Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 25 Febbraio Attenzione:

Transcript

1 Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 25 Febbraio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare un documento di identità. Non voltare la pagina finché non sarà dato il via. Dal via avrete 90 minuti di tempo per rispondere alle domande. La prova consta di 12 domande a risposta multipla e 4 domande aperte, per un totale di 100 punti al massimo. Per le domande a risposta multipla occorre rispondere inserendo la lettera scelta nell apposito quadratino accanto al numero della domanda (o in quadratino da voi disegnato accanto se non fosse chiaro altrimenti) e inoltre: ogni risposta esatta vale 3 punti; ogni risposta errata vale 1 punto; ogni domanda lasciata in bianco vale 0 punti. Le 4 domande aperte valgono in tutto al massimo 64 punti. Si è ammessi all orale se si totalizzano almeno 45/100 punti di cui almeno 10 punti nelle domande a risposta multipla. Gli appunti e i calcoli vanno scritti negli spazi vuoti delle prossime pagine. voto/36 voto/64 voto/100 Gli orali si svolgeranno fra il 3 e il 6 marzo. COGNOME:... Nome:... Numero di matricola:...

2 Domande a risposta multipla 1) 1 Qual è la rappresentazione esadecimale dell intero decimale 63? A. FFFFFF B. 3F C. FC 2) 2 La rappresentazione del numero decimale ( - 25) 10 in complemento a due su 5 bit è: A B C ) 3 La funzione f(x,y,z) in uscita alla seguente rete combinatoria è: A. ( x y ) XOR z B. ( x + y ) XOR z C. (x + y) z x y z 4) 4 Lo Schema 1 in basso a sinistra rappresenta: A. Un decoder B. Un demultiplexer C. Un Array Logico Programmabile (PLA) Schema 1: Schema 2: 5) 5 Lo Schema 2, in alto a destra, rappresenta: A. Una ALU a 32-bit per le operazioni di and, or, somma e sottrazione. B. Una ALU a 32-bit per le operazioni di and, or, somma. C. Una ALU a 1-bit per le operazioni di and, or, somma.

3 6) 6 Un flip-flop master-slave (come studiato) : A. E abilitato durante la fase positiva del clock B. E abilitato solo sul fronte in discesa del clock C. E abilitato solo sul fronte in salita del clock 7) 7 Qual è il tempo di esecuzione di un processore che esegue 200 istruzioni con frequenza di clock 2,5 GHz e CPI=1,25? A. 0, sec. B sec C sec 8) 8 Nel caso di un istruzione bne, nel formato a 32 bit, gli indirizzi dei registri, di cui bisogna confrontare il contenuto, vengono ottenuti dai seguenti campi: A. [25-21] e [20-16] B. [25-21] e [15-11] C. [25-21], [20-16] e [15-11] 9) 9 Nello schema di implementazione studiata per il processore MIPS, il mutiplexer posto all uscita della memoria dati permette di scegliere fra: A. Il secondo dato scritto nel banco dei registri e l estensione del segno dei 16 bit più significativi dell istruzione B. Il secondo dato letto dal banco dei registri e l estensione del segno dei 16 bit meno significativi dell istruzione C. Il dato letto dalla memoria dati e l uscita della ALU. 10) 10 Nella esecuzione di una istruzione sw il segnale di controllo RegWrite: A. è 1 e permette la scrittura nel register file B. è 1 e permette la scrittura nella memoria dati C. è 0 ed evita la scrittura nella memoria dati 11) 11 Si consideri l implementazione del processore con pipeline studiata. Cosa fa l istruzione sw $s1,12($s2) nello stadio WB (Write Back)? A. Esegue la somma del contenuto del registro $s2 con 12 B. Preleva il dato dall indirizzo $s2+12 della memoria dati C. Scrive il dato prelevato nel registro $s1 12) 12 In una memoria cache a mappatura diretta se il campo offset dell istruzione contiene i bit 5-0 allora: A. Ogni blocco della memoria cache contiene 1 parola B. Ogni blocco della memoria cache contiene 2 6 parole C. La memoria della cache ha 2 6 byte

4 Domande a risposta aperta Domanda 1. (16 punti) Si consideri il numero reale rappresentato in binario da: 0, a) Qual è il numero decimale corrispondente? b) Rappresentare -0,001 2 in virgola mobile nello standard IEEE754 come studiato. Domanda 2. (16 punti) Si consideri una funzione con tre variabili A, B, C e due valori D, E. La funzione è così definita: D vale 1, se almeno una variabile vale 1; E vale 1 se il numero di variabili uguali a 1 è dispari. a) Scrivere la tavola di verità di tale funzione. b) Disegnare un array logico programmabile (PLA) che la implementa.

5 Domanda 3. (16 punti) Si consideri lo schema implementativo studiato dell unità di elaborazione di un processore a singolo ciclo. Si disegni soltanto la parte necessaria ad eseguire le istruzione di accesso alla memoria lw e sw. Domanda 4. (16 punti) Si scriva l istruzione in C corrispondente al seguente codice assembler MIPS. Si supponga che le variabili i,k siano assegnate rispettivamente ai registri $s0, $s1, e che l indirizzo base del vettore A sia contenuto nel registro $s2. Qui: sll $t1, $s0, 2 add $t1, $t1, $s2 lw $t0, 0($t1) bne $t0, $s1, Esci addi $s0, $s0, 2 j Qui Esci: