Corso di Laurea in Informatica

Transcript

1 Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 13 dicembre 2006 Si ricorda che non è possibile usare appunti, calcolatrici, e nessun altro materiale cartaceo o elettronico. Per ogni esercizio il massimo punteggio conseguibile è indicato nella prima riga. La somma di tutti i punteggi conseguibili è uguale a 33. Se la risposta è un numero è possibile indicare anche il procedimento per ottenerlo per distinguere gli errori di calcolo da quelli concettuali. Per gli esercizi a risposte multiple vero/falso, per ogni risposta lo studente può fare una croce su V, se ritiene che l affermazione sia corretta, su F se ritiene che l affermazione sia errata, oppure non rispondere. Se l esercizio vale N punti e ci sono K risposte possibili allora: ogni risposta corretta apporta un punteggio di N/K; ogni risposta errata comporta una diminuzione di punteggio compresa tra 0 e N/K a seconda della gravità dell errore; ogni mancata risposta lascia il punteggio invariato. Esercizio 1 (punti 3) Scrivere una sequenza di istruzioni IJVM che sia la traduzione corretta del frammento di codice Java seguente, sapendo che le variabili x e y sono memorizzate nelle posizioni 0 e 1 del frame di allocazione delle variabili locali: if (x > y) x = x - y; else if (x < y) y = y - x; else { y = 0; x = 0; } 1

2 Esercizio 2 (punti 3) Data una stringa a 8 bit, questa (a) è un numero positivo se la rappresentazione usata è il complemento a 2; (b) è un numero negativo se la rappresentazione usata e il complemento a 1; (c) vale 110 se la rappresentazione usata è il complemento a 2; (d) vale 146 se la rappresentazione usata è il complemento a 2; (e) vale 146 se la rappresentazione usata è il complemento a 2; (f) vale 109 se la rappresentazione usata è il complemento a 1. Esercizio 3 (punti 3) Dati i contenuti di memoria riportati qui sotto (in binario) e una macchina a un indirizzo dotata di accumulatore acc (in tutti le operazioni l operando implicito è l accumulatore), qual è il valore finale dell accumulatore (in binario) dopo l esecuzione delle seguenti istruzioni? LOAD INDIRECT 0x40 ADD DIRECT 0x20 ADD IMMEDIATE 0x60 Contenuto della memoria: indirizzo valore 0x x x x x x Esercizio 4 (punti 2) Data la microistruzione MAL invokevirtual16 MDR = SP + H + 1; wr nella microarchitettura Mic-1, fornire la corrispondente configurazione dei bit del MIR, supponendo che invokevirtuale17 si trovi all indirizzo 0xA3, che i registri sul bus B sono codificati nel seguente modo: MDR (0), PC (1), MBR (2), MBRU (3), SP (4), LV (5), CPP (6), TOS (7), OPC (8) e che i segnali di controllo dell ALU sono dati dalla seguente tabella: F 0 F 1 ENA ENB INV A INC F unzione A B A B A + B A + B A B B A B A A AND B A OR B

3 Esercizio 5 (punti 2) Le seguenti microistruzioni realizzano l istruzione IJVM IF ICMPEQ offset che fornisce il branch condizionato basato sull uguaglianza delle due parole sul top dello stack di esecuzione. Completare le parti mancanti. MAR = SP = SP - 1; MAR = SP = SP - 1 H = MDR; rd OPC = TOS TOS = Z = OPC H; if ( ) goto T; else goto F Esercizio 6 (punti 3) Si consideri l architettura Mic-1. (a) Nel registro MBR vengono memorizzate, tra le altre cose, gli opcode delle istruzioni da interpretare. b) Nel registro MAR vengono memorizzati gli indirizzi da utilizzare durante l esecuzione di una fetch. c) Nel registro MDR vengono memorizzati, tra le altre cose, i dati provenienti dalla memoria a seguito di una istruzione di read. d) Nel registro MAR vengono vengono memorizzate istruzioni nella fase di fetch. e) Nel registro MBR vengono memorizzate istruzioni nella fase di fetch. f) L ALU svolge attività di sincronismo dei vari dispositivi. Esercizio 7 (punti 3) Si completino i collegamenti mancanti nel circuito riportato in figura nel modulo risposte in modo da realizzare un multiplexer. Esercizio 8 (punti 3) Data un informazione memorizzata su n + r bits (n bits per i dati e r per il controllo: (a) con r = 1 e tecnica del bit di parità, solo 2 n configurazioni sono valide; (b) con il bit di parità si rilevano tutti gli errori di un bit; (c) con il bit di parità si rilevano tutti gli errori che sono in numero dispari; (d) se l errore è di un solo bit, con il bit di parità posso correggerlo; (e) in un codice con n = 12, in cui le sole 4 configurazioni che rappresentano codici validi sono 0x000, Ox03F, OxF C0, 0xF F F, se arriva la parola 0x00F e si sono verificati al più errori doppi, la parola inviata era 0x03F. 3

4 Esercizio 9 (punti 3) Con riferimento alla notazione a virgola mobile (floating point), in particolare rispetto all IEEE 754: (a) è definita una sequenza di bit che viene interpretata come non è un numero (not a number); (b) è definita una sequenza di bit che viene interpretata come infinito ; (c) è possibile rappresentare qualunque numero razionale superiore a 128; (e) aumentando i bit della mantissa a scapito dei bit per l esponente, diminuisco il range dei numeri rappresentabili, ma aumento la precisione; (f) aumentando i bit della mantissa a scapito dei bit per l esponente, diminuisco la precisione, ma aumento il range dei numeri rappresentabili; (g) viene usata la rappresentazione in eccesso sia per la mantissa che per l esponente; (h) viene usata la rappresentazione in eccesso solo per l esponente; Esercizio 10 (punti 3) Si supponga che la memoria principale di un elaboratore abbia dimensione di 256 Kbyte organizzata in parole di 4 byte ciascuna. Dire: 1. quante sono le parole di cui è costituita tale memoria; 2. quanti bit sono necessari per indirizzare ogni parola di tale memoria; 3. quanti bit sono necessari per indirizzare ogni byte di tale memoria; Supponendo di aggiugere un nuovo banco di memoria supplementare di 256 Kbyte, rispondere nuovamente alle tre domande di sopra. Esercizio 11 (punti 2) In un disco a più piatti il tempo di seek è: (a) il tempo necessario per spostarsi da un piatto all altro; (b) il tempo necessario per spostarsi da una superficie ad un altra; (c) il tempo di lettura di un settore; (d) il tempo necessario affinchè il braccio arrivi sulla traccia giusta; (e) il tempo di attesa del settore giusto, una volta che il braccio sia posizionato sulla traccia giusta; (f) la somma del tempo necessario affinchè il braccio arrivi sulla traccia giusta e del tempo di attesa del settore; (g) è dell ordine dei ms; (h) è dell ordine dei µs Esercizio 12 (punti 3) Si descriva il protocollo di comunicazione fra master e slave per il trasferimento dati su bus asincroni (protocollo di full handshake) Punti totali: 33/30. 4

5 Scritto di Architetture degli Elaboratori del 13/12/2006 MODULO RISPOSTE Cognome: Matricola: Nome: Corso: (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F 3. Valore finale accumulatore acc: 5

6 4. NEXT ADDRESS (in binario, 9 bit): JMPC, JAMN, JAMZ: SLL8, SRA1: F 0, F 1, ENA, ENB, INVA, INC: H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR: WRITE, READ, FETCH: Bus B: 5. MAR = SP = SP - 1; MAR = SP = SP - 1 H = MDR; rd TOS = Z = OPC H; if ( ) goto T; else goto F 6. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F (a) V F (b) V F (c) V F (d) V F (e) V F 6

7 9. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F (g) V F 10. (1) (2) (3) (1 bis) (2 bis) (3 bis) (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F (g) V F (h) V F 7

8 Scritto di Architetture degli Elaboratori del 13/12/2006 SOLUZIONI Cognome: Matricola: Nome: Corso: 1. ILOAD 0 ILOAD 1 ISUB IFLT L0 ILOAD 0 ILOAD 1 ISUB ISTORE 0 GOTO L1 L0 ILOAD 0 ILOAD 1 ISUB IFLT L2 GOTO L3 L2 ILOAD 1 ILOAD 0 ISUB ISTORE 1 GOTO L1 L3 BIPUSH 0 ISTORE 0 BIPUSH 0 ISTORE 1 L (a) V F (b) V F (c) V F (d) V F (e) V F (e) V F 3. Valore finale accumulatore acc: = NEXT ADDRESS (in binario, 9 bit): JMPC, JAMN, JAMZ: 000 SLL8, SRA1: 00 F 0, F 1, ENA, ENB, INVA, INC: H, OPC, TOS, CPP, LV, SP, PC, MDR, MAR:

9 WRITE, READ, FETCH: 100 Bus B: MAR = SP = SP - 1; rd MAR = SP = SP - 1 OPC = TOS H = MDR; rd TOS = MDR Z = OPC - H; if (Z) goto T; else goto F 6. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F 7. Si deva Figura 3.11 a pag. 144 del libro di testo, versione italiana. 8. (a) V F (b) V F (c) V F (d) V F (e) V F 9. (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F (g) V F (1) 2 16 (2) 16 (3) 18 (1 bis) 2 17 (2 bis) 17 (3 bis) 19 (a) V F (b) V F (c) V F (d) V F (e) V F (f) V F (g) V F (h) V F 12. Si veda il libro di testo (pag. 177 e 178 della versione italiana, con riferimento alla figura 3.39) 9