Laboratorio di Architettura degli Elaboratori Laurea A.A

Transcript

1 Laboratorio di Architettura degli Elaboratori Laurea A.A

2 Dati del docente Docente: Prof. Rossano Gaeta Home Page: Tel Ricevimento: Ufficio 42, Primo piano, primo corridoio a sinistra, secondo ufficio a sinistra - Martedì 14:00 16:00

3 Dati del docente Docente: Prof. Matteo Sereno

4 Orario delle lezioni Lunedì 14:00-16:00, AULA A Mercoledì 9:00-11:00, Laboratorio NT Giovedì 9:00-11:00, Laboratorio NT Termine lezioni (indicativo) 21/06/2001

5 Informazioni sul corso Pagina WEB del corso Avvisi urgenti Testi d esame Software emulatore Modalità d esame Versione PDF dei lucidi usati a lezione

6 Modalità d esame Progetto di laboratorio da discutere Primo testo d esame con scadenza a fine Luglio Secondo testo d esame con scadenza a metà Settembre

7 Organizzazione Gruppi di due (in casi speciali tre) persone Iscrizione del gruppo al laboratorio Suddivisione in due classi: La prima andrà in laboratorio il Mercoledì La seconda andrà in laboratorio il Giovedì Il Lunedì (di solito) ci sarà lezione in aula Possibilità di usare altri giorni della settimana per il laboratorio

8 Dettagli sul progetto I progetti saranno costituiti da esercizi di Microprogrammazione (usando il linguaggio MAL) e da esercizi di programmazione in IJVM Si userà un emulatore (scritto in Java) dell architettura proposta nel testo di Architetture II ( Architettura dei Computer un approccio strutturato A.S.Tanenbaum, Versione 4)

9 Caratteristiche ed obiettivi Il corso di Laboratorio di Architettura degli Elaboratori ha come scopo l'approfondimento, attraverso lo sviluppo di esempi pratici, di tematiche sviluppate nei corsi di Architettura degli elaboratori I e II. La comprensione degli argomenti trattati nei corsi di Architettura I e II è fondamentale.

10 Pre-requisiti In particolare è indispensabile la conoscenza di: Il data-path dell architettura proposta nel testo Il linguaggio MAL Il funzionamento dettagliato del microinterprete che implementa il set di istruzioni IJVM Il modello della memoria IJVM Il linguaggio IJVM

11 Come procederemo Ripasso 1. Microarchitettura 2. Linguaggio MAL e IJVM 3. Microinterprete Emulatore sw Esercizi del progetto in MAL Estensione di IJVM con modifica del microinterprete Esercizi del progetto in IJVM

12 Ultima avvertenza Quando possibile, i lucidi saranno in INGLESE

13 Circuiti elementari per il data-path REGISTER PC ALU N Z SHIFTER BUS ARITHMETIC-LOGIC UNIT (ALU) SHIFTER

14 MAR TO AND FROM MAIN MEMORY MDR PC MEMORY CONTROL REGISTERS MBR SP LV CONTROL SIGNALS CPP ENABLE ONTO BUS B WRITE C BUS TO REGISTER TOS OPC C BUS H BBUS A B ALU CONTROL 6 ALU N Z Shifter 2 SHIFTER CONTROL

15 Riepilogo componenti 10 registri di 32 bit Due bus di 32 bit Un ALU con due ingressi ed una uscita a 32 bit + 6 bit di controllo Uno shifter di 32 bit con 2 segnali di controllo

16 Circuiti elementari per il data-path + il controllo Un decoder 4 a 16 Una ROM (chiamata Control Store) Flip-flop Porte logiche

17 MAR 3 MEMORY CONTROL SIGNALS (RD, WR,FETCH) 4-TO-16 DECODER 4 MDR MPC 9 PC MBR SP 8 8 O 512 x 36-BIT CONTROL STORE FOR HOLDING THE MICROPROGRAM LV CPP JMPC MIR ADDR J ALU C M B TOS OPC JAMN/JAMZ 6 H ALU CONTROL B BUS N ALU Z SHIFTER C BUS HIGH BIT BIT FLIP-FLOP - CONTROL SIGNALS ENABLE ONTO B BUS WRITE C BUS TO REGISTER

18 CYCLE 1 STARTS HERE SHIFTER OUTPUT STABLE CLOCK CYCLE 1 REGISTERS LOADED INSTANTANEOUSLY FROM C BUS AND MEMORY ON RISING EDGE OF CLOCK CLOCK CYCLE 2 w x y z NEW MPC USED TO LOAD MIR WITH NEXT MICROINSTRUCTION HERE SET UP SIGNALS TO DRIVE DATA PATH ALU AND SHIFTER MPC AVAILABLE HERE DRIVE H AND B BUS PROPAGATION FROM SHIFTER TO REGISTERS

19 MEMORY CONTROL SIGNALS (RD, WR,FETCH) 4 MAR MDR PC MBR SP LV CPP TO-16 DECODER 8 MPC 8 O x 36 bit CONTROL STORE FOR HOLDING THE MICROPROGRAM 4 1 JMPC MIR ADDR J ALU C M B SI RICOMINCIA TOS OPC JAMN/JAMZ H ALU ALU CONTROL SHIFTER C BUS B BUS 3 N Z 3 HIGH BIT BIT FLIP-FLOP CYCLE 1 STARTS HERE SHIFTER OUTPUT STABLE w x y z 5 REGISTERS LOADED INSTANTANEOUSLY FROM C BUS AND MEMORY ON RISING EDGE OF CLOCK CLOCK CYCLE 1 CLOCK CYCLE 2 NEW MPC USED TO LOAD MIR WITH NEXT MICROINSTRUCTION HERE SET UP SIGNALS TO DRIVE DATA PATH 1 DRIVE H AND B BUS 2 ALU AND SHIFTER 3 PROPAGATION FROM SHIFTER TO REGISTERS 4 MPC AVAILABLE HERE