Livello microarchitettura. Corso di. Architetture degli Elaboratori. Central Processing Unit (richiamo) Esempio: una microarchitettura per IJVM

Transcript

1 Corso di Architettura degli Elaboratori Livello microarchitettura Il livello della microarchitettura: data path e formato delle microistruzioni Studio del Livello 1: ha il compito di interpretare il livello soprastante della macchina standard ISA (Istruction Set Architecture) 1 2 Esempio: una microarchitettura per IJVM Central Processing Unit (richiamo) Consideriamo come livello ISA un sottoinsieme della Java Virtual Machine che contiene solo istruzioni su numeri interi: IJVM (Integer Java Virtual Machine) Il microprogramma avrà il compito di leggere (fetch), decodificare ed eseguire le istruzioni IJVM mediante cicli di data-path Assumeremo che l'interprete risieda in una ROM dedicata. IJVM Data Path: organizzazione interna di una CPU (registri, ALU, bus interno) Registro: memorie veloci per dati temporanei Registri A e B, input dell'alu, e A+B output dell'alu Istruzioni registro-registro e registro-memoria Ciclo del data path 3 4

2 Esecuzione delle istruzioni (richiamo) 1.Prendi l'istruzione seguente dalla memoria e mettila nel registro delle istruzioni 2.Cambia il program counter per indicare l'istruzione seguente 3.Determina il tipo dell'istruzione appena letta 4.Se l'istruzione usa una parola in memoria, determina dove si trova 5. Metti la parola, se necessario, in un registro della CPU 6.Esegui l istruzione 7.Torna al punto 1 e inizia a eseguire l'istruzione successiva Un interprete per l'isa (richiamo) Interprete: un programma per eseguire le istruzioni di un altro programma Control Store: le microistruzioni controllano un ciclo di data-path Ogni istruzione è dotata di diversi campi: opcode, operando/i Ciclo fetch-execute public class Interp { static int PC, AC; static int instr, instr_type; static int data_loc, data; static boolean run_bit = true; public static void interpret(int memory[], int starting_address) { PC = starting_address; while (run_bit) { instr = memory[pc]; PC = PC + 1; instr_type = get_instr_type(instr); data_loc = find_data(instr, instr_type); if (data_loc >= 0) data = memory[data_loc]; execute(instr_type, data); } } 5 6 Il data path del nostro esempio Registri a 32 bit con nomi simbolici (PC,SP, ) Bus B per i dati verso l'alu dai registri Bus C per i dati in output verso i registri dallo shifter ALU con 6 bit di controllo Registro speciale H per l'input di sinistra dell'alu Stesso registro sia per l'input che per l'output dell'alu Shifter con 2 bit di controllo 7 I 6 bit di controllo dell'alu Vi ricordo che la tabella della Figura 4-2 a pagina 204 del libro di testo contiene due errori (evidenziati con cerchi rossi) Si veda la pagina del corso per le spiegazioni F 0 F 1 ENA ENB INVA INC Funzione A B A A + B A + B A B B A A AND B A OR B B B A 8

3 Sincronizzazione del data path (I) Sincronizzazione del data path (II) 1) I segnali di controllo si stabilizzano 2) I registri vengono scritti sul bus B w x 9 10 Sincronizzazione del data path (III) 3) L'ALU e lo shifter calcolano Sincronizzazione del data path (IV) 1) I risultati si propagano lungo il bus C e ritornano ai registri 2) Scrittura nei registri sul fronte di salita 5 y 4 z 11 12

4 Data Path del nostro esempio È possibile attivare un solo registro per volta come output verso il bus B (9 possibili registri sono necessari 4 bit di controllo, un decoder 4-16) È possibile (e a volte utile) memorizzare l'output dello shifter anche su più di un registro contemporaneamente (sono necessari 9 bit di abilitazione) I registri MAR e MDR Porta di memoria a 32 bit MAR = Memory Address Register MDR = Memory Data Register Scrittura e lettura a livello ISA Bus C Bus B MAR ha un solo segnale di controllo (sono input dal bus C ma non output verso il bus B) Moltiplica per 4! Particolare mappatura tra valore in MAR e indirizzo in memoria: MAR conta le parole la memoria fisica conta in byte Accesso alla memoria (I) Se viene inviata una richiesta di lettura di memoria nel ciclo k i dati saranno disponibili in MDR solo nel ciclo k + 2 MAR è Bus C accesso alla memoria: entro un ciclo Bus B MDR è Accesso alla memoria (II) Durante il tempo di accesso alla memoria: si può fare altro che non utilizzi i dati che aspettiamo i dati letti da MDR sono quelli vecchi (ciò non è un male se si desidera proprio questo) Si possono anche effettuare due richieste di lettura consecutiva 2 segnali per la lettura e scrittura da e per la memoria MAR è accesso alla memoria: entro un ciclo MDR è I dati sono disponibili in MDR (un ciclo di data path tra l'avvio della lettura e l'utilizzo dei dati) 15 16

5 I registri MBR e PC Porta di memoria a 8 bit MBR = Memory Buffer Register PC = Program Counter Lettura del programma del livello ISA da eseguire MBR: due bit di controllo per l'output sul Bus B (signed e unsigned) Valgono anche per MBR le considerazioni sui tempi di accesso alla memoria fatti per MDR Serve 1 segnale per avviare il fetch da memoria su MBR Bus C Bus B Rappresenta l'input di sinistra dell'alu Un solo bit di controllo per l'abilitazione dell'input dal bus C, l'output verso l'alu è sempre attivo Registro H C bus Formato di una microistruzione Diviso in 6 gruppi, contiene 36 segnali data path Architettura del Mic-1 MPC=Micro Program Counter controllo Indirizzo microistruzione seguente Determina come selezionare la microistruzione seguente Determina le funzioni eseguite dall ALU e dallo shifter Controlla la memoria Seleziona quali registri verranno scritti a partire dal contenuto del bus C Seleziona la sorgente del bus B contiene l'insieme delle microistruzioni MIR=Micro Instruction Register Contiene l'istruzione corrente i cui bit controllano il data path 19 20

6 Organizzazione dei sottocicli MIR viene caricato in base al valore di MPC caricamento del MIR w I segnali si propagano nel data path: un registro viene scritto sul bus B e l ALU sa che operazione eseguire x stabilizzazione degli input dell ALU y z stabilizzazione degli output dell ALU, di N,Z e shifter I registri ed i flip-flop vengono caricati stabilizzazione dell output dello shifter e trasferimento ai registri attraverso il bus C Le microistruzioni non sono memorizzate nella ROM come compaiono sul testo Addr è copiato su MPC Se J è 000 non si fa altro e MPC contiene l indirizzo della microistruzione successiva Se J assume altri valori è necessario effettuare il calcolo dell istruzione successiva in base al valore di J e di N e Z (memorizzati su opportuni flip-flop per garantire la correttezza dei valori utilizzati) (JAMZ AND Z) OR (JAMN AND N) OR Addr[8] Se JAMN o JAMZ hanno valore diverso da zero si procede High bit : si imposta il bit più alto di MPC con il risultato della seguente espressione booleana (JAMZ AND Z) OR (JAMN AND N) OR Addr[8] Ciò significa che MPC: Ha il valore di Addr oppure Ha il valore di Addr con il bit più significativo in OR con 1 Esempio supponiamo: Addr <= 0xFF (altrimenti abbiamo come risultato ADDR stesso in ogni caso!) JAMZ = 1 (analogo per JAMN) allora MPC è uguale a: Addr + 0x100 (es. 0x92 + 0x100=0x192) Nota: 0x100 = 256 (notazione esadecimale) 23 24

7 Perchè? 1) Ogni microistruzione contiene l'indirizzo dell'istruzione successiva 2) Un'istruzione di salto condizionato solitamente viene interpretata come: istruzione successiva se la condizione non è vera, salto ad un certo indirizzo se la condizione è vera 3) Quindi una microistruzione di salto condizionato dovrebbe specificare 2 indirizzi: uno è l'indirizzo dell'istruzione successiva (vedi punto 1) se la condizione non è vera, l'altro è l'indirizzo dell'istruzione a cui saltare se la condizione è vera (vedi punto 2) 4) Le microistruzioni di salto condizionato necessiterebbero di bit (i 9 sono dati dal punto 3) Perchè? 1) Per questioni di efficienza questo non è accettabile perchè si preferiscono microistruzioni tutte con lo stesso formato 2) Non sarebbe accettabile in termini di costi uniformare tutte le istruzioni a contenere sempre due indirizzi (dove la maggior parte delle volte is secondo non sarebbe utilizzato) Soluzione: i due indirizzi vengono specificati come 'X' e 'X + costante', nel nostro caso X è Addr e costante = Se JMPC vale zero allora Addr è copiato in MPC Se JMPC ha valore 1 allora si esegue OR tra gli 8 bit meno significativi di Addr con MBR, il risultato è inviato a MPC In generale quando JMPC vale 1 in Addr è memorizzato 0x000 oppure 0x100 Implementa un salto a più vie: viene usato per saltare all indirizzo contenuto in MBR (opcode dell istruzione) Cioè le microistruzioni sono memorizzate a partire dalla posizione data dal loro opcode Esempio l istruzione ISA BIPUSH è codificata dal byte 0x10 Nel Control Store la sequenza delle microistruzioni che interpretano BIPUSH inizia all indirizzo 0x10 E quindi importante che MPC venga caricato solo dopo che MBR, N e Z siano pronti (cioè dopo il fronte di salita del ciclo successivo 0x