Esegue la sommatral'accumulatoreac e Se I=1, ilcontenutodellacelladi memoriailcui indirizzoè

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Esegue la sommatral'accumulatoreac e Se I=1, ilcontenutodellacelladi memoriailcui indirizzoè"

Transcript

1 Parte II

2 AND 104 I, micro-operazioni c 0 t 0 : MAR PC c 0 t 1 : MBR M, PC PC+1 c 0 t 2 : OPR MBR(OP), I MBR(I) q 7 Ic 0 t 3 : R 1 Ciclo di fetch (q 7 +I )c 0 t 3 : F 1 c 1 t 0 : MAR MBR(AD); / 104 da Hex a Bin c 1 t 1 : MBR M; c 1 t 2 : Ciclo di Indirizzamento c 1 t 3 : F 1, R 0; indiretto q 0 c 2 t 0 : MAR MBR(AD); q 0 c 2 t 1 : MBR M; q 0 c 2 t 2 : AC ACAND MBR; c 2 t 3 : F 0; CiclodiExecute

3 ADD I 001 ADDRESS Esegue la sommatral'accumulatoreac e Se I=0: ilcontenutodellacelladi memoriailcui indirizzoè specificatodaaddress Se I=1, ilcontenutodellacelladi memoriailcui indirizzoè contenutonellacelladi memoriaspecificatadalcampo ADDRESS (indirizzamento indiretto) Il risultatoè salvatoin AC e l'eventualeriportoin E Ciclo di execute: q 1 c 2 t 0 : MAR MBR(AD); trasferiscela parte indirizzodell'istruzione q 1 c 2 t 1 : MBR M; leggel'operando q 1 c 2 t 2 : E-AC AC + MBR; eseguela sommatrambr e AC c 2 t 3 : F 0; passaallafasedi fetch

4 LDA (Load in AC) I 010 ADDRESS Caricanell'accumulatoreAC Se I=0: ilcontenutodellacelladimemoriailcui indirizzoè specificatodaaddress Se I=1, ilcontenutodellacelladimemoriailcui indirizzoè contenutonellacelladimemoriaspecificatadalcampo ADDRESS (indirizzamento indiretto) Ciclo di execute: q 2 c 2 t 0 : MAR MBR(AD); trasferiscela parte indirizzodell'istruzione q 2 c 2 t 1 : MBR M, AC 0;leggel'operandoe azzeral'accumulatore q 2 c 2 t 2 : AC AC+ MBR; copiambr in AC tramiteunasomma c 2 t 3 : F 0; passa alla fase di fetch

5 Cosacontiene AC a fine esecuzione? ORG 100/ memorizza il programma a partire dalla cella la prima istruzione sarà caricata nella cella di memoria con indirizzo (notazione esadecimale) LDA A / carica A in AC -- viene caricato in AC il contenuto della cella di memoria etichettata A ADD 104 I / aggiunge ad AC la cella indirizzata dalla cella viene sommato ad AC il contenuto della cella di memoria il cui indirizzo è -- contenuto nella cella di memoria 104 HLT / termina l'esecuzione -- termina l'esecuzione del programma A, DEC 412 / 412 in decimale, notazione modulo e segno -- cella di memoria etichettata con A contenente il numero decimale 412 HEX 101 / notazione esadecimale in modulo e segno -- cella di memoria contenente l'indirizzo di memoria dove reperire il dato, da -- notare che la cella di memoria 101 contiene l'istruzione "ADD 104 I" che --corrisponde al numero binario = = compl. 2 END

6 STA (Store AC) I 011 ADDRESS Memorizza il contenuto dell'accumulatore AC nella Se I=0: celladi memoriailcui indirizzoè specificatoda ADDRESS Se I=1, celladi memoriailcui indirizzoè contenutonellacella di memoria specificata dal campo ADDRESS (indirizzamento indiretto) Ciclo di execute: q 3 c 2 t 0 : MAR MBR(AD); trasferiscela parte indirizzodell'istruzione q 3 c 2 t 1 : MBR AC; trasferisceildatonelmbr q 3 c 2 t 2 : M MBR; memorizzaildato c 3 t 3 : F 0; passaallafasedi fetch

7 DEC (Decrease) v.1 Vogliamo realizzare l'istruzione che decrementa di 1 il contenutodiunacelladimemoriadenominatain e salviil risultato in una cella di memoria denominata OUT Tale istruzionenon è presentenelset diistruzionidel PDP8 ORG 100 LDA IN ADD X STA OUT HLT X, DEC -1 IN, HEX A OUT, DEC 0 END / aggiungex ad AC, cioèlo decrementadi1 / ilrisultatoè salvatoin OUT / termina l'esecuzione

8 Linguaggi: macchina e Assembly Label Istruzione Commenti ORG 100 GO, LDA IN /caria IN ADD X /decrementa STA OUT /salva in OUT HLT X, DEC-1 IN, HEX A OUT, DEC 0 END

9 L Assemblatore In realtà per parlare con il PDP8 dovremmo scrivere i programmi in binario. Su un elaboratore più avanzato, Il linguaggio simbolico Assemblysarà memorizzato in termini di codice ASCII. Supponendo parole di memoria di 16 bit, possiamo memorizzare 2 caratteri per ogni parola. es.: GO, LDA IN sarà memorizzata come: G O 47 4F , <spazio> 2C L D 4C A <spazio> I N 49 4E <spazio> <CR> 20 0D Un semplice assemblatore lavora in due passi

10 Codice ASCII

11 L Assemblatore: passo 1 Nella prima passata viene generata una tabella che mette in corrispondenza gli indirizzi simbolici definiti dall utente con i loro equivalenti binari Viene utilizzato il location counter(lc), una particolare parola di memoria per tener traccia della locazione di memoria assegnata all istruzione o operando che si sta considerando Per convenzione LC vale zero inizialmente Se c e la pseudo istruzione ORG, LC viene modificato Per ogni riga del programma LC viene incrementato La vera e propria transcodifica avviene al passo 2

12 L Assemblatore: passo 1

13 L Assemblatore: passo 1 Tabella dei simboli: G O 474F , <spazio> 2C (LC) X, 582C <spazio><spazio>2o2o (LC) I N 494E , <spazio> 2C (LC) O U 4F T, 542C (LC) Tre locazioni di memoria per ogni etichetta

14 L Assemblatore: passo 2 Le istruzioni vengono tradotte da linguaggio Assemblyin linguaggio macchina. L assemblatore utilizza quattro tabelle: tabella pseudo istruzioni (4 entries: ORG, END, DEC, HEX) tabella istruzioni MRI (8 entries) tabella istruzioni non MRI (16 entries) tabella simboli-indirizzi (ottenuta al passo 1) L assemblatore svolge anche operazioni di controllo della correttezza del codice codice operativo inesistente riferimenti non dichiarati

15 passo 2

16 BUN (Uncoditioned Bound) I 100 ADDRESS Trasferisce il flusso del programma all indirizzo specificato Se I=0: dallacelladi memoriailcui indirizzoè specificatoda ADDRESS Se I=1, dallacelladi memoriailcui indirizzoè contenuto nellacelladi memoriaspecificatadalcampo ADDRESS (indirizzamento indiretto) Ciclo di execute: q 4 c 2 t 0 : PC MBR(AD); trasferiscela parte indirizzodell'istruzione q 4 c 2 t 1 : q 4 c 2 t 2 : c 2 t 3 : F 0; passaallafasedi fetch

17 BSA (Bound Saving Address) I 101 ADDRESS Salva il contenuto del PC nella cella di memoria m il cui indirizzo Se I=0: è specificatodaaddress Se I=1, è contenutonellacelladi memoriaspecificatadalcampo ADDRESS (indirizzamento indiretto) Trasferisce il flusso del programma alla cella di memoria m+1 Ciclo di execute: q 5 c 2 t 0 : MAR MBR(AD), trasferiscel'indirizzom in MAR MBR(AD) PC, trasferisce PC nella cella di memoria m PC MBR(AD) q 5 c 2 t 1 : M MBR; salvambr nellacelladi memoriam q 5 c 2 t 2 : PC PC+1; IncrementaPC, ovverom c 2 t 3 : F 0; passaallafasedi fetch

18 BSA (Bound Saving Address) Il circuito così schematizzato permette la realizzazione delle prime tre operazioni in parallelo In combinazione con l istruzione BUN, la BSA può essere utilizzata per la realizzazione di chiamate a sottoprogrammi

19 DEC (Decrease) v.2 ORG 100 LDA ADDRESS / carica ADDRESS in AC BSA ADDRESS / salva PC e salta in ADDRESS --Il contenuto del PC (ovvero l'indirizzo della cella di memoria che contiene l'istruzione HLT) viene salvato in ADDRESS. Contestualmente, il flusso di programma si sposta alla cella di memoria successiva a quella etichettata con ADDRESS HLT ADDRESS, DEC -1 --Inizialmente in ADDRESS è memorizzato il numero -1. Successivamente l'esecuzione dell'istruzione BSA, ADDRESS conterrà l'indirizzo della cella di memoria contenente l'istruzione HLT ADD IN BUN ADDRESS I / salto indiretto --INDIRIZZAMENTO INDIRETTO: viene prima eseguito un ciclo di indirizzamento indiretto, dopodichè il flusso del programma si sposta all'indirizzo di memoria contenuto in ADDRESS IN, DEC 10 END

20 Chiamataallasubroutine in DEC v.2

21 ISZ (Increment and Skip on Zero) I 110 ADDRESS Incrementa il contenuto della cella di memoria il cui indirizzo Se I=0: è specificatodaaddress Se I=1, è contenuto nella cella di memoria specificata dal campo ADDRESS (indirizzamento indiretto) Se il risultato è 0, salta l'istruzione successiva Ciclo di execute: q 6 c 2 t 0 : MAR MBR(AD); trasferiscela parte indirizzodell'istruzione q 6 c 2 t 1 : MBR M; leggeilcontenutodellacelladi memoriaindirizzata q 6 c 2 t 2 : MBR MBR+1; incrementailcontenutodi MBR q 6 c 2 t 3 : M MBR, salvanellacellaindirizzatailcontenutodi MBR If (MBR=0) then PC PC+1, incrementapc se MBR è nullo F 0; passaallafasedi fetch

22 Come simulare un ciclo DO -WHILE START, ORG 100 LDA OUT INC STA OUT ISZ IN BUN START --l'istruzione BUN viene eseguita soltanto se il valore contenuto nella cella di memoria etichettata X è negativo, altrimenti il flusso del programma si sposta direttamente all'istruzione successiva che termina il programma HLT IN, DEC -10 OUT, DEC 0 END

23 CLA (Clear AC) o Azzera il contenuto dell'accumulatore AC Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 5 : AC 0, azzera AC F 0; passa alla fase di fetch B 5 denota il primo bit di MBR(5-16) che è pari a 1

24 CLE (Clear E) o Azzerailcontenutodel registroe Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 6 : E 0, azzerae F 0; passaallafasedi fetch

25 CMA (Complement AC) o Complementa logicamente il contenuto dell'accumulatore AC Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 7 : AC AC', complementalogicamenteilcontenutodi AC F 0; passaallafasedi fetch

26 DEC (Decrease) v.3 ORG 100 CLA / cancella il contenuto di AC --Il contenuto di AC viene annullato, cioè AC=0. In tal modo si evitano 'sorpese' dovute a valori precedentemente caricati in AC. Ciò si può verificare, per esempio, se l'istruzione DEC che stiamo definendo viene usata all'interno di un altro programma CMA / complementa il contenuto di AC --Il contenuto di AC complementato, ovvero AC=FFFF 16 = =-1 10 dato che ci si riferisce alla notazione in complemento ADD IN STA OUT --Il risultato stavolta è salvato in una cella di memoria etichettata con OUT anziché lasciato semplicemente in AC HLT IN, DEC 10 OUT, DEC 0 END

27 CME (Complement E) o Complementa logicamente il contenuto del registro E Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 8 : E E', complementalogicamenteilcontenutodi E F 0; passaallafasedi fetch

28 CIR (Circulate Right) o Ruota verso destra(cioè verso il bit meno significativo) il contenuto combinato del registro E e dell'accumulatore AC Il bit meno significativo diventa passa al registro E Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 9 : E-AC bit1-e-(ac \bit1), ruotaverso destrae-ac F 0; passaallafasedi fetch

29 CIL (Circulate Left) o Ruota verso sinistra(cioè verso il bit più significativo) il contenuto combinato del registro E e dell'accumulatore AC Il bit più significativo diventa il nuovo contenuto del registro E Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 10 : E-AC AC-E, ruotaverso sinistrae-ac F 0; passaallafasedi fetch

30 MUL2, DIV2 ORG 100 LDA IN CIL --Il contenutodell'accumulatore(intesoin binario) vieneruotatodiun bit verso sinistra. Cio' equivale ad effettuare una moltiplicazione per Se invece dell'istruzione CIL avessimo utilizzato CIR, allora il contenuto dell'accumulatore(intesoin binario) verrebberuotatodiun bit verso destra. Cio' equivale ad effettuare una divisione per 2 (senza considerare l'eventuale resto). Attenzione al contenuto del registro E. Potrebbe essere opportuno effettuare prima un CLE STA OUT HLT IN, HEX 5 OUT, DEC 0 END

31 INC (Increase) o Incrementailcontenutoilcontenutocombinatodel registro E e dell'accumulatore AC Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 11 : E-AC E-AC+1, incrementadi 1 E-AC F 0; passaallafasedi fetch

32 SPA (Skip on Positive AC) o Salta l'istruzione successiva se il contenuto dell'accumulatore AC è positivo Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 12 : If (AC>0) then PC PC+1,incrementaPC se AC > 0 F 0; passaallafasedi fetch

33 SNA (Skip on Negative AC) o Salta l'istruzione successiva se il contenuto dell'accumulatore AC è negativo Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 13 : If (AC<0) then PC PC+1,incrementaPC se AC < 0 F 0; passaallafasedi fetch

34 SZA (Skip on Zero AC) o Salta l'istruzione successiva se il contenuto dell'accumulatore AC è 0 Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 14 : If (AC=0) then PC PC+1,incrementaPC se AC = 0 F 0; passaallafasedi fetch

35 SZE (Skip on Zero E) o Salta l'istruzione successiva se il contenuto del registro E è 0 Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 15 : If (E=0) then PC PC+1,incrementaPC se E = 0 F 0; passaallafasedi fetch

36 HLT (Halt) o Arrestailsistemaponendoa o ilflag di sistema Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 I c 2 t 3 B 15 : S 0; arrestailsistema F 0; passa alla fase di fetch

37 INP (Input di un carattere) Carica in AC un carattere dal buffer di tastiera Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 Ic 2 t 3 B 5 : AC ASCII(keyboard), mettein AC ilcodiceascii del carattere digitato da tastiera :F 0; passaallafasedi fetch

38 OUT (Output di un carattere) Visualizzasulterminalepredefinitoilcontenutodi AC interpretato come codice ASCII Ciclo di execute: q 7 c 2 t 0 : q 7 c 2 t 1 : q 7 c 2 t 2 : q 7 Ic 2 t 3 B 6 : Terminal AC, visualizzasu Terminal ilcarattere rappresentatoin ASCII in AC F 0; passaallafasedi fetch

39 I/O-I SKI Salta l'istruzione successiva se il flag di ingresso è positivo SKO Salta l'istruzione successiva se il flag di uscita è positivo ION Abilita Interrupt IOF Disabilita Interrupt

40 ISA del PDP 8 Memory Reference Instructions Simbolo Ind. D/I OPR Descrizione AND 0/1 000 And logico tra AC e cella indirizzata ADD 0/1 001 Somma tra AC e cella indirizzata LDA 0/1 010 Carica in AC il contenuto della cella indirizzata STA 0/1 011 Salva nella cella indirizzata il contenuto di AC BUN 0/1 100 Salto incondizionato alla cella indirizzata BSA 0/1 101 Salvataggiodel PC nella cella indirizzata e salto alla cella successiva a quella indirizzata ISZ 0/1 110 Incremento di 1 del contenuto della cella indirizzata e se 0, allora salta l istruzione successiva

41 ISA del PDP 8 Register Reference Instructions Simbolo Codice Descrizione CLA Azzerail contenuto di AC CLE Azzera il contenuto del registro E CMA Complementa logicamente il contenuto di AC CME Complementa logicamente il contenuto di E CIR Sposta verso dersoi bit in E-AC CIL Sposta verso sinistra i bit in E-AC INC Incrementa di 1 il contenuto diac SPA Salta l istruzione successiva se AC>0 SNA Salta l istruzione successiva se AC<0 SZA Salta l istruzione successiva se AC=0 SZE Salta l istruzione successiva se E=0 HLT Arresta il sistema

42 ISA del PDP 8 -I/O Instructions Simbolo Codice Descrizione INP Carica in AC il codice ASCII di un carattere in input OUT Output di un carattere il cui codice ASCII è in AC SKI Salta l istruzione successiva se flag di input =1 SKO Salta l istruzione successiva se flag di output =1 ION Abilita interrupt IOF Disabilita interrupt

Memorizza il contenuto dell'accumulatore AC nella Se I=0: celladi memoriailcui indirizzoè specificatoda

Memorizza il contenuto dell'accumulatore AC nella Se I=0: celladi memoriailcui indirizzoè specificatoda Parte II STA (Store AC) I 011 ADDRESS Memorizza il contenuto dell'accumulatore AC nella Se I=0: celladi memoriailcui indirizzoè specificatoda ADDRESS Se I=1, celladi memoriailcui indirizzoè contenutonellacella

Dettagli

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro Schema a blocchi di una CPU Arithmetic Logic Unit Control Unit Register File BUS Control

Dettagli

Lezione 16: L architettura LC-3

Lezione 16: L architettura LC-3 Lezione 16: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 15 Maggio 2013 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014

Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014 Lezione 1: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 10 Marzo 2014 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

Programmazione dello Z80

Programmazione dello Z80 Il microprocessore si incarica di: gestire il programma e i suoi dati di eseguire i calcoli richiesti. Le azioni appena elencate rendono necessario che il microprocessore abbia da qualche parte, al suo

Dettagli

Von Neumann. John Von Neumann (1903-1957)

Von Neumann. John Von Neumann (1903-1957) Linguaggio macchina Von Neumann John Von Neumann (1903-1957) Inventore dell EDVAC (Electronic Discrete Variables AutomaFc Computer), la prima macchina digitale programmabile tramite un soiware basata su

Dettagli

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE

ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE ARCHITETTURA DI UN SISTEMA A MICROPROCESSORE 1. INTRODUZIONE In questo capitolo viene presentata la struttura, sia interna che esterna, di un microprocessore generico riprendendo i concetti esposti nella

Dettagli

Esempio di moltiplicazione come somma e spostamento

Esempio di moltiplicazione come somma e spostamento Esempio di moltiplicazione come somma e spostamento Implementare una moltiplicazione coinvolge algoritmi di shift e somma Istruzioni di Shift:movimento di bit: ROL Rd ROR Rd LSL Rd LSR ASR Rd Rd 22 x 35

Dettagli

E una notazione per descrivere gli algoritmi.

E una notazione per descrivere gli algoritmi. Linguaggio di Programmazione E una notazione per descrivere gli algoritmi. Programma:: e la rappresentazione di un algoritmo in un particolare linguaggio di programmazione. In generale, ogni linguaggio

Dettagli

Struttura del calcolatore

Struttura del calcolatore Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione

Dettagli

Linguaggio macchina e linguaggio assembler

Linguaggio macchina e linguaggio assembler FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Linguaggio macchina e linguaggio assembler 2000 Pier Luca Montessoro (si veda la nota di copyright

Dettagli

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune

Dettagli

Parte II.2 Elaboratore

Parte II.2 Elaboratore Parte II.2 Elaboratore Elisabetta Ronchieri Università di Ferrara Dipartimento di Economia e Management Insegnamento di Informatica Dicembre 1, 2015 Elisabetta Elisabetta Ronchieri II Software Argomenti

Dettagli

AXO Achitettura dei Calcolatori e Sistema Operativo. Instruction Set Architecture (ISA) e 68000

AXO Achitettura dei Calcolatori e Sistema Operativo. Instruction Set Architecture (ISA) e 68000 AXO Achitettura dei Calcolatori e Sistema Operativo Instruction Set Architecture (ISA) e 68000 introduzione a ISA ISA - Instruction Set Architecture insieme delle istruzioni (instruction set) che possono

Dettagli

Lezione n.9. Introduzione al linguaggio macchina

Lezione n.9. Introduzione al linguaggio macchina Lezione n.9 Autore:Luca Orrù 1 Sommario Esecuzione delle istruzioni Architettura interna ed esterna Linguaggio assembler e modi d indirizzamento Consideriamo ora la singola istruzione e la scomponiamo

Dettagli

Laboratorio di architettura degli elaboratori Progetto finale AA 2005/2006

Laboratorio di architettura degli elaboratori Progetto finale AA 2005/2006 Laboratorio di architettura degli elaboratori Progetto finale AA 2005/2006 Esercizio 1 - Heapsort Si consideri la seguente struttura dati, chiamata heap. Essa è un albero binario semi-completo (ossia un

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

Programmi per la macchina di Mano addizione di due numeri

Programmi per la macchina di Mano addizione di due numeri Programmi per la macchina di Mano addizione di due numeri Indi Codici simbolici esadecimale binario rizzo 000 LDA 004 2004 0010 0000 0000 0100 001 ADD 005 1005 0001 0000 0000 0101 002 STA 006 3006 0011

Dettagli

Architettura degli elaboratori (A)

Architettura degli elaboratori (A) Laurea in Informatica a.a. 2010-2011 Laboratorio del corso di Architettura degli elaboratori (A) Modulo 1: l Architettura dell 8086 Valeria Carofiglio Linguaggi a vari livelli e loro relazioni Programma

Dettagli

Architettura di un Elaboratore

Architettura di un Elaboratore Architettura di un Elaboratore Fabio Massimo Zanzotto Ricapitoliamo puntate precedenti Cosa abbiamo a disposizione: Concetto di algoritmo (con eventuale parametrizzazione) Rappresentazione dell informazione

Dettagli

Elaborazione dei dati

Elaborazione dei dati Elaborazione dei dati Architettura dei computer Esploreremo i fondamenti dell architettura dei computer. Vedremo come un computer elabora i dati e comunica con periferiche come stampanti e tastiere. Linguaggio

Dettagli

Aritmetica dei Calcolatori 2

Aritmetica dei Calcolatori 2 Laboratorio di Architettura 13 aprile 2012 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1

Dettagli

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine. Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere

Dettagli

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO

INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO INFORMATICA CORSO DI INFORMATICA DI BASE ANNO ACCADEMICO 2015/2016 DOCENTE: SARRANTONIO ARTURO PROGRAMMA Descrizione funzionale di un calcolatore elementare, COS'E' UN ELETTRONICO HARDWARE SOFTWARE HARDWARE

Dettagli

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.6. Unità di controllo microprogrammata Lezione n.6 Unità di controllo microprogrammata 1 Sommario Unità di controllo microprogrammata Ottimizzazione, per ottimizzare lo spazio di memoria occupato Il moltiplicatore binario Esempio di architettura

Dettagli

CPU. Maurizio Palesi

CPU. Maurizio Palesi CPU Central Processing Unit 1 Organizzazione Tipica CPU Dispositivi di I/O Unità di controllo Unità aritmetico logica (ALU) Terminale Stampante Registri CPU Memoria centrale Unità disco Bus 2 L'Esecutore

Dettagli

I sistemi di elaborazione

I sistemi di elaborazione 2 I sistemi di elaborazione 2.0 I sistemi di elaborazione c Diego Calvanese Fondamenti di Informatica Corso di Laurea in Ingegneria Elettronica A.A. 2001/2002 2.0 0 2 I sistemi di elaborazione Architettura

Dettagli

11010010 = 1*2^7 + 1*2^6 + 0*2^5 + 1*2^4 + 0*2^3 + 0*2^2 + 1*2^1 + 0*2^0 = 210

11010010 = 1*2^7 + 1*2^6 + 0*2^5 + 1*2^4 + 0*2^3 + 0*2^2 + 1*2^1 + 0*2^0 = 210 Il sistema BINARIO e quello ESADECIMALE. Il sistema di numerazione binario è particolarmente legato ai calcolatori in quanto essi possono riconoscere solo segnali aventi due valori: uno alto e uno basso;

Dettagli

I.T.I. A. RIGHI e VIII Napoli Specializzazione Informatica Tradizionale Corso D Materia: Sistemi. Elementi di Assembly 8086

I.T.I. A. RIGHI e VIII Napoli Specializzazione Informatica Tradizionale Corso D Materia: Sistemi. Elementi di Assembly 8086 I.T.I. A. RIGHI e VIII Napoli Specializzazione Informatica Tradizionale Corso D Materia: Sistemi Elementi di Assembly 8086 1 Assembly 8086 I registri Per poter elaborare le informazioni ricevute dall esterno,

Dettagli

Macchina di von Neumann

Macchina di von Neumann Il processore PD32 Macchina di von Neumann Unità di Ingresso Memoria di lavoro Unità di Uscita Unità di Calcolo Unità di Controllo Suddivisione SCA-SCO Unità di Ingresso Memoria di lavoro Unità di Uscita

Dettagli

L Assembler 8086. Istruzioni Aritmetiche. M. Rebaudengo - M. Sonza Reorda. Politecnico di Torino Dip. di Automatica e Informatica

L Assembler 8086. Istruzioni Aritmetiche. M. Rebaudengo - M. Sonza Reorda. Politecnico di Torino Dip. di Automatica e Informatica L Assembler 8086 M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Si suddividono in: istruzioni per il calcolo binario istruzioni

Dettagli

La Macchina RAM Shepherdson e Sturgis (1963)

La Macchina RAM Shepherdson e Sturgis (1963) La Macchina RAM Shepherdson e Sturgis (963) Nastro di ingresso.......... PROGRAM COUNTER Nastro di uscita PROGRAMMA ACCUMULATORE UNITA' ARITMETICA............... 2 3 4 M E M O R I A Formato delle Istruzioni

Dettagli

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6

Ciclo di Istruzione. Ciclo di Istruzione. Controllo. Ciclo di Istruzione (diagramma di flusso) Lezione 5 e 6 Ciclo di Istruzione Può essere suddiviso in 4 tipi di sequenze di microoperazioni (cioè attività di calcolo aritmetico/logico, trasferimento e memorizzazione dei dati), non tutte necessariamente da realizzare

Dettagli

SISTEMI DI NUMERAZIONE E CODICI

SISTEMI DI NUMERAZIONE E CODICI SISTEMI DI NUMERAZIONE E CODICI Il Sistema di Numerazione Decimale Il sistema decimale o sistema di numerazione a base dieci usa dieci cifre, dette cifre decimali, da O a 9. Il sistema decimale è un sistema

Dettagli

La Macchina Virtuale

La Macchina Virtuale Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Elaborazione di Immagini e Suoni / Riconoscimento e Visioni Artificiali 12 c.f.u. Anno Accademico 2008/2009 Docente: ing. Salvatore

Dettagli

Architettura di un computer

Architettura di un computer Architettura di un computer Modulo di Informatica Dott.sa Sara Zuppiroli A.A. 2012-2013 Modulo di Informatica () Architettura A.A. 2012-2013 1 / 36 La tecnologia Cerchiamo di capire alcuni concetti su

Dettagli

Parte 1. Vettori di bit - AA. 2012/13 1.1

Parte 1. Vettori di bit - AA. 2012/13 1.1 1.1 Parte 1 Vettori di bit 1.2 Notazione posizionale Ogni cifra assume un significato diverso a seconda della posizione in cui si trova Rappresentazione di un numero su n cifre in base b: Posizioni a n

Dettagli

Corso di Sistemi di Elaborazione delle informazioni

Corso di Sistemi di Elaborazione delle informazioni Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2 Calcolatore MACCHINA

Dettagli

Corso di Laurea Ingegneria Informatica Fondamenti di Informatica

Corso di Laurea Ingegneria Informatica Fondamenti di Informatica Corso di Laurea Ingegneria Informatica Fondamenti di Informatica Dispensa 05 La rappresentazione dell informazione Carla Limongelli Ottobre 2011 http://www.dia.uniroma3.it/~java/fondinf/ La rappresentazione

Dettagli

Codifica binaria dei numeri relativi

Codifica binaria dei numeri relativi Codifica binaria dei numeri relativi Introduzione All interno di un calcolatore, è possibile utilizzare solo 0 e 1 per codificare qualsiasi informazione. Nel caso dei numeri, non solo il modulo ma anche

Dettagli

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU

CALCOLATORI ELETTRONICI A cura di Luca Orrù. Lezione n.7. Il moltiplicatore binario e il ciclo di base di una CPU Lezione n.7 Il moltiplicatore binario e il ciclo di base di una CPU 1 SOMMARIO Architettura del moltiplicatore Architettura di base di una CPU Ciclo principale di base di una CPU Riprendiamo l analisi

Dettagli

Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri

Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri Architettura degli Elaboratori I Esercitazione 1 - Rappresentazione dei numeri 1 Da base 2 a base 10 I seguenti esercizi richiedono di convertire in base 10 la medesima stringa binaria codificata rispettivamente

Dettagli

Aritmetica dei Calcolatori 1

Aritmetica dei Calcolatori 1 Architettura degli Elaboratori e Laboratorio 1 Marzo 2013 1 Sistema di numerazione sistema posizionale 2 rappresentazione binaria cambio di base basi potenze di 2 3 Rappresentazione binaria con segno Sistema

Dettagli

Esercitazione sulle CPU pipeline

Esercitazione sulle CPU pipeline Esercitazione sulle CPU pipeline Una CPU a ciclo singolo come pure una CPU multi ciclo eseguono una sola istruzione alla volta. Durante l esecuzione parte dell hardware della CPU rimane inutilizzato perché

Dettagli

(71,1), (35,1), (17,1), (8,1), (4,0), (2,0), (1,0), (0,1) 0, 7155 2 = 1, 431 0, 431 2 = 0, 862 0, 896 2 = 1, 792 0, 724 2 = 1, 448 0, 448 2 = 0, 896

(71,1), (35,1), (17,1), (8,1), (4,0), (2,0), (1,0), (0,1) 0, 7155 2 = 1, 431 0, 431 2 = 0, 862 0, 896 2 = 1, 792 0, 724 2 = 1, 448 0, 448 2 = 0, 896 2 Esercizio 2.2 La rappresentazione esadecimale prevede 16 configurazioni corrispondenti a 4 bit. Il contenuto di una parola di 16 bit può essere rappresentato direttamente con 4 digit esadecimali, sostituendo

Dettagli

Calcolatori Elettronici Parte X: l'assemblatore as88

Calcolatori Elettronici Parte X: l'assemblatore as88 Anno Accademico 2013/2014 Calcolatori Elettronici Parte X: l'assemblatore as88 Prof. Riccardo Torlone Università Roma Tre L'assemblatore as88 Disponibile presso: CD-ROM allegato al libro di testo del corso

Dettagli

Elementi di Informatica e Programmazione

Elementi di Informatica e Programmazione Elementi di Informatica e Programmazione La Codifica dell informazione (parte 1) Corsi di Laurea in: Ingegneria Civile Ingegneria per l Ambiente e il Territorio Università degli Studi di Brescia Docente:

Dettagli

CALCOLATORI ELETTRONICI

CALCOLATORI ELETTRONICI CALCOLATORI ELETTRONICI Giuseppe Coldani Tel. 0382 985678 e-mail: giuseppe.coldani@unipv.it giuseppe.coldani@tin.it orario delle lezioni: Mercoledì 14.00-18.00 orario di ricevimento: su appuntamento 1

Dettagli

Integer Java Virtual Machine (IJVM)

Integer Java Virtual Machine (IJVM) Integer Java Virtual Machine (IJVM) Calcolatori Elettronici II Prof. Antonino Mazzeo mazzeo@unina.it Ing. Luigi Romano Ing. Alessandro Cilardo Ing. Luigi Coppolino lrom@unina.it acilardo@unina.it lcoppoli@unina.it

Dettagli

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica

I componenti di un Sistema di elaborazione. Memoria centrale. È costituita da una serie di CHIP disposti su una scheda elettronica I componenti di un Sistema di elaborazione. Memoria centrale Memorizza : istruzioni dati In forma BINARIA : 10001010101000110101... È costituita da una serie di CHIP disposti su una scheda elettronica

Dettagli

Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa. Sistemi Operativi e Reti A.A. 2014/2015 prof.

Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa. Sistemi Operativi e Reti A.A. 2014/2015 prof. Università degli Studi G. d'annunzio C.L. Economia e Informatica per l'impresa Sistemi Operativi e Reti A.A. 2014/2015 prof. Gianluca Amato Architettura degli elaboratori Architettura Hardware Architettura

Dettagli

Capitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali

Capitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali Capitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali 1 Modelli imperativi: le RAM (Random Access Machine) I modelli di calcolo imperativi sono direttamente collegati al modello Von Neumann,

Dettagli

Risolvere un problema significa individuare un procedimento che permetta di arrivare al risultato partendo dai dati

Risolvere un problema significa individuare un procedimento che permetta di arrivare al risultato partendo dai dati Algoritmi Algoritmi Risolvere un problema significa individuare un procedimento che permetta di arrivare al risultato partendo dai dati Il procedimento (chiamato algoritmo) è composto da passi elementari

Dettagli

La macchina programmata Instruction Set Architecture (1)

La macchina programmata Instruction Set Architecture (1) Corso di Laurea in Informatica Architettura degli elaboratori a.a. 2014-15 La macchina programmata Instruction Set Architecture (1) Schema base di esecuzione Istruzioni macchina Outline Componenti di un

Dettagli

Sistemi di Numerazione

Sistemi di Numerazione Sistemi di Numerazione un sistema di numerazione è definito da il numero di differenti simboli utilizzati per rappresentare i numeri (BASE) i Sumeri usavano un sistema sessagesimale, basato su 60 simboli

Dettagli

AMBIENTE DI SIMULAZIONE ASIM

AMBIENTE DI SIMULAZIONE ASIM LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 10 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 AMBIENTE DI SIMULAZIONE ASIM Digitazione

Dettagli

ESERCIZI di FONDAMENTI DI INFORMATICA RAPPRESENTAZIONE DEI NUMERI

ESERCIZI di FONDAMENTI DI INFORMATICA RAPPRESENTAZIONE DEI NUMERI ESERCIZI di FONDAMENTI DI INFORMATICA RAPPRESENTAZIONE DEI NUMERI Esercizio 1 Indicare come un elaboratore effettua la seguente operazione, supponendo di operare con numeri interi rappresentati in complemento

Dettagli

JPD132. Microprocessore e assembly

JPD132. Microprocessore e assembly JPD132 Microprocessore e assembly Il processore JPD132 Il JPD132 è un ipotetico processore che estende le possibilità del PD32 principalmente con un linguaggio assembly comprendente nuovi metodi di indirizzamento,

Dettagli

L architettura del calcolatore (Prima parte)

L architettura del calcolatore (Prima parte) L architettura del calcolatore (Prima parte) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Calcolatore astratto e reale Concetto astratto

Dettagli

Capitolo 3 Operazioni di ingresso e uscita

Capitolo 3 Operazioni di ingresso e uscita Capitolo 3 Operazioni di ingresso e uscita 3.1. Per assicurare che i dati siano letti solo una volta. 3.2. Assumendo i registri dell interfaccia dello schermo in Figura 3.3, si può usare il seguente programma:

Dettagli

4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0

4 3 4 = 4 x 10 2 + 3 x 10 1 + 4 x 10 0 aaa 10 2 10 1 10 0 Rappresentazione dei numeri I numeri che siamo abituati ad utilizzare sono espressi utilizzando il sistema di numerazione decimale, che si chiama così perché utilizza 0 cifre (0,,2,3,4,5,6,7,8,9). Si dice

Dettagli

PROVA INTRACORSO TRACCIA A Pagina 1 di 6

PROVA INTRACORSO TRACCIA A Pagina 1 di 6 PROVA INTRACORSO DI ELEMENTI DI INFORMATICA MATRICOLA COGNOME E NOME TRACCIA A DOMANDA 1 Calcolare il risultato delle seguenti operazioni binarie tra numeri interi con segno rappresentati in complemento

Dettagli

Appunti del corso di Informatica 1. 6 Introduzione al linguaggio C

Appunti del corso di Informatica 1. 6 Introduzione al linguaggio C Università di Roma Tre Dipartimento di Matematica e Fisica Corso di Laurea in Matematica Appunti del corso di Informatica 1 (IN110 Fondamenti) 6 Introduzione al linguaggio C Marco Liverani (liverani@mat.uniroma3.it)

Dettagli

Prelievo di un istruzione. Istruzioni macchina. Tipi di istruzioni. Registri principali della CPU e loro ruolo

Prelievo di un istruzione. Istruzioni macchina. Tipi di istruzioni. Registri principali della CPU e loro ruolo Registri principali della CPU e loro ruolo CPU e linguaggio macchina domande ed esercizi PC: indirizzo prossima IR: corrente MAR: indirizzo cella di M da leggere/scrivere MBR: contenuto cella di M letta

Dettagli

Architettura del calcolatore

Architettura del calcolatore Architettura del calcolatore La prima decomposizione di un calcolatore è relativa a due macro-componenti: Hardware Software Architettura del calcolatore L architettura dell hardware di un calcolatore reale

Dettagli

Classe 3a INF - Esecuzione di un interrupt: ricostruzione delle operazioni al calcolatore con Turbo Debugger

Classe 3a INF - Esecuzione di un interrupt: ricostruzione delle operazioni al calcolatore con Turbo Debugger Classe 3a INF - Esecuzione di un interrupt: ricostruzione delle operazioni al calcolatore con Turbo Debugger Turbo debugger è un potente strumento di sviluppo pensato, anni fa, come complemento agli strumenti

Dettagli

Architettura di tipo registro-registro (load/store)

Architettura di tipo registro-registro (load/store) Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche

Dettagli

Rappresentazione delle informazioni

Rappresentazione delle informazioni Rappresentazione delle informazioni Abbiamo informazioni (numeri, caratteri, immagini, suoni, video... ) che vogliamo rappresentare (e poter elaborare) in un calcolatore. Per motivi tecnologici un calcolatore

Dettagli

Versione A: caricamento ed esecuzione del codice

Versione A: caricamento ed esecuzione del codice Versione A: caricamento ed esecuzione del codice «Nella sua prima versione, la CPU si compone soltanto di registri utili ad accedere alla memoria per leggere il codice operativo da eseguire, come di vede

Dettagli

INFORMATICA E COMPUTER : INTRODUZIONE

INFORMATICA E COMPUTER : INTRODUZIONE INFORMATICA E COMPUTER : INTRODUZIONE! Informatica: dal francese, informatique informat(ion) (automat)ique [termine coniato dall'ingegnere francese Philippe Dreyfus nel 1962] è la scienza che studia i

Dettagli

Architettura hardware

Architettura hardware Architettura dell elaboratore Architettura hardware la parte che si può prendere a calci Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

Powered by: Relators:

Powered by: Relators: Powered by: Hacking Group Como www.hgcomo.org Relators: Beretta Matteo, matteo@hgcomo.org Pizzagalli Diego Ulisse ulisse@hgcomo.org Atmel AVR Studio 4 integra al suo interno un ambiente di programmazione

Dettagli

ARCHITETTURA DI UN CALCOLATORE ELETTRONICO

ARCHITETTURA DI UN CALCOLATORE ELETTRONICO Lezione di informatica del 31 marzo 2008 (appunti prelevati sulla rete) - Paolo Latella ARCHITETTURA DI UN CALCOLATORE ELETTRONICO Per architettura di un calcolatore elettronico si intende l'insieme delle

Dettagli

Informatica. Rappresentazione dei numeri Numerazione binaria

Informatica. Rappresentazione dei numeri Numerazione binaria Informatica Rappresentazione dei numeri Numerazione binaria Sistemi di numerazione Non posizionali: numerazione romana Posizionali: viene associato un peso a ciascuna posizione all interno della rappresentazione

Dettagli

Appunti del corso di Informatica 1 (IN110 Fondamenti) 6 Introduzione al linguaggio C

Appunti del corso di Informatica 1 (IN110 Fondamenti) 6 Introduzione al linguaggio C Università di Roma Tre Facoltà di Scienze M.F.N. Corso di Laurea in Matematica Appunti del corso di Informatica 1 (IN110 Fondamenti) 6 Introduzione al linguaggio C Marco Liverani (liverani@mat.uniroma3.it)

Dettagli

Funzionalità di un calcolatore

Funzionalità di un calcolatore Funzionalità di un calcolatore Il calcolatore: modello concettuale 1. Elaborazione 2. Memorizzazione Interconnessione 3. Comunicazione (interfaccia) Architettura di un computer componenti per elaborare

Dettagli

L architettura di riferimento

L architettura di riferimento Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27

Dettagli

Informazione analogica e digitale

Informazione analogica e digitale L informazione L informazione si può: rappresentare elaborare gestire trasmettere reperire L informatica offre la possibilità di effettuare queste operazioni in modo automatico. Informazione analogica

Dettagli

[http://www.di.univaq.it/muccini/labarch]

[http://www.di.univaq.it/muccini/labarch] [http://www.di.univaq.it/muccini/labarch] Modulo di Laboratorio di Architettura degli Elaboratori Corso di Architettura degli Elaboratori con Laboratorio Docente: H. Muccini Lecture 3: Introduzione a SPIM

Dettagli

90.1 Sistemi di numerazione. 90.1.1 Sistema decimale. 605 Capitolo 90 Dai sistemi di numerazione all organizzazione della memoria

90.1 Sistemi di numerazione. 90.1.1 Sistema decimale. 605 Capitolo 90 Dai sistemi di numerazione all organizzazione della memoria 605 Capitolo 90 Dai sistemi di numerazione all organizzazione della memoria 90.1 Sistemi di numerazione.................................................... 605 90.1.1 Sistema decimale..................................................

Dettagli

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione dell informazione negli elaboratori

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione dell informazione negli elaboratori Informazione e computer Si può rappresentare l informazione attraverso varie forme: Numeri Testi Suoni Immagini 0001010010100101010 Computer Cerchiamo di capire come tutte queste informazioni possano essere

Dettagli

Il corso di INFORMATICA

Il corso di INFORMATICA Docente: Maurizio QUARTA Il corso di INFORMATICA BIOTECNOLOGIE 25/6 6 CFU E-mail: maurizio.quarta@unisalento.it m.quarta@alice.it Tel: 832-297532 Ricevimento: martedi dalle 9.3 alle.3 altri giorni per

Dettagli

2.12 Esercizi risolti

2.12 Esercizi risolti Codifica dell'informazione 55 Lo standard IEEE prevede cinque cause di eccezione aritmetica: underflow, overflow, divisione per zero, eccezione per inesattezza, e eccezione di invalidità. Le eccezioni

Dettagli

3. Programmazione strutturata (testo di riferimento: Bellini-Guidi)

3. Programmazione strutturata (testo di riferimento: Bellini-Guidi) Corso di Fondamenti di Informatica Corso di Laurea in Ingegneria Meccanica (A-K) 3. (testo di riferimento: Bellini-Guidi) Ing. Agnese Pinto 1 di 28 Linguaggi di programmazione Un programma è un algoritmo

Dettagli

Interpreti e compilatori La macchina di Von Neumann

Interpreti e compilatori La macchina di Von Neumann Interpreti e compilatori La macchina di Von Neumann Informatica@Matematica Simone Martini a.a. 2014-2015 1 / 38 Parte I Interpreti e compilatori 2 / 38 Macchine astratte Una macchina astratta è un esecutore

Dettagli

Sottosistema di Ingresso/Uscita (I/O)

Sottosistema di Ingresso/Uscita (I/O) Corso di Calcolatori Elettronici I A.A. 2013-2014 Sottosistema di Ingresso/Uscita (I/O) ing. Alessandro Cilardo Corso di Laurea in Ingegneria Biomedica allievi J-Z Calcolatore: sottosistemi Processore

Dettagli

Architetture dei Calcolatori (Lettere. Installazione di SPIM. Interfaccia Grafica

Architetture dei Calcolatori (Lettere. Installazione di SPIM. Interfaccia Grafica SPIM Architetture dei Calcolatori (Lettere A-I) SPIM Ing.. Francesco Lo Presti Simulatore che esegue programmi assembler per architetture RISC MIPS R2000/R3000 Legge programmi in assembler MIPS e li traduce

Dettagli

Architettura di un sistema di calcolo

Architettura di un sistema di calcolo Richiami sulla struttura dei sistemi di calcolo Gestione delle Interruzioni Gestione della comunicazione fra processore e dispositivi periferici Gerarchia di memoria Protezione. 2.1 Architettura di un

Dettagli

Lez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2

Lez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2 Lez. 3 L elaborazione (II parte) Prof. Pasquale De Michele Gruppo 2 1 Dott. Pasquale De Michele Dipartimento di Matematica e Applicazioni Università di Napoli Federico II Compl. Univ. Monte S.Angelo Via

Dettagli

Programma ARCHITETTURA DI UN ELABORATORE MACCHINA DI VON NEUMANN CPU & MEMORIA UNITÀ DI ELABORAZIONE (CPU) Questa settimana:

Programma ARCHITETTURA DI UN ELABORATORE MACCHINA DI VON NEUMANN CPU & MEMORIA UNITÀ DI ELABORAZIONE (CPU) Questa settimana: Progma La settimana scorsa: cos è l informatica? cos è un algoritmo? cos è un progma? come si descrive un algoritmo? di cosa si compone un? che cos è il software? a cosa serve? Questa settimana: qual è

Dettagli

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione in virgola mobile

Corso di Informatica Generale (C. L. Economia e Commercio) Ing. Valerio Lacagnina Rappresentazione in virgola mobile Problemi connessi all utilizzo di un numero di bit limitato Abbiamo visto quali sono i vantaggi dell utilizzo della rappresentazione in complemento alla base: corrispondenza biunivoca fra rappresentazione

Dettagli

Informatica Generale 02 - Rappresentazione numeri razionali

Informatica Generale 02 - Rappresentazione numeri razionali Informatica Generale 02 - Rappresentazione numeri razionali Cosa vedremo: Rappresentazione binaria dei numeri razionali Rappresentazione in virgola fissa Rappresentazione in virgola mobile La rappresentazione

Dettagli

Informatica di Base - 6 c.f.u.

Informatica di Base - 6 c.f.u. Università degli Studi di Palermo Dipartimento di Ingegneria Informatica Informatica di Base - 6 c.f.u. Anno Accademico 2007/2008 Docente: ing. Salvatore Sorce Architettura dei calcolatori I parte Introduzione,

Dettagli

CPU pipeline 4: le CPU moderne

CPU pipeline 4: le CPU moderne Architettura degli Elaboratori e delle Reti Lezione 25 CPU pipeline 4: le CPU moderne Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/16

Dettagli

STACK, istruzioni PUSH e POP; PROCEDURE, istruzioni CALL e RET

STACK, istruzioni PUSH e POP; PROCEDURE, istruzioni CALL e RET Lo stack STACK, istruzioni PUSH e POP; PROCEDURE, istruzioni CALL e RET Lo stack (tradotto talvolta in italiano con pila o catasta) è un'area di memoria privilegiata, dove il microprocessore può salvare

Dettagli

Lezione 3: Architettura del calcolatore

Lezione 3: Architettura del calcolatore Lezione 3: Architettura del calcolatore Architettura di Von Neumann BUS, CPU e Memoria centrale Ciclo di esecuzione delle istruzioni Architettura del calcolatore Il calcolatore è: uno strumento programmabile

Dettagli

Indice. 1 Rappresentazione dei dati... 3

Indice. 1 Rappresentazione dei dati... 3 INSEGNAMENTO DI INFORMATICA DI BASE LEZIONE II CODIFICA DELL'INFORMAZIONE PROF. GIOVANNI ACAMPORA Indice 1 Rappresentazione dei dati... 3 1.1. Rappresentazione dei numeri... 3 1.1.1 Rappresentazione del

Dettagli

Lezione 7 Sommatori e Moltiplicatori

Lezione 7 Sommatori e Moltiplicatori Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!

Dettagli