Corso di Sistemi di Elaborazione delle informazioni

Transcript

1 Corso di Sistemi di Elaborazione delle informazioni LEZIONE 2 (HARDWARE) a.a. 2011/2012 Francesco Fontanella

2 Tre concetti Fondamentali Algoritmo; Automa (o anche macchina); Calcolo; 2

3 Calcolatore MACCHINA HARDWARE struttura fisica del calcolatore, definita dall insieme delle unità funzionali che la compongono e dalle loro interconnessioni ALGORITMO SOFTWARE insieme di istruzioni da eseguire secondo un ordine preciso, il cui effetto è la realizzazione di uno specifico compito calcolatore = hardware + software 3

4 Caratteristiche fondamentali di un calcolatore Riceve dati in ingresso (INPUT); Elabora i dati sulla base di istruzioni memorizzate e memorizza i risultati; Fornisce in uscita i risultati (OUTPUT). PROGRAMMA INPUT Calcolatore OUTPUT 4

5 Modellare un Sistema di Calcolo controllo esecuzione Scambio dati con l esterno lista di istruzioni dati in ingresso risultati temporanei risultati finali C + - x / 5

6 Il Modello di Von Neumann Unità di controllo Unità logicoaritmetica Unità centrale istruzioni dati Unità di memoria Unità di ingresso/ uscita Il modello di Von Neumann è un modello logico, in cui vengono definite le singole componenti del sistema e il flusso di dati e istruzioni tra i vari componenti 6

7 Un implementazione del modello di Von Neumann Bus di sistema CPU Memoria Centrale Memoria di Massa Interfaccia Periferica 1 Interfaccia Periferica 2 Dati di input Dati di output 7

8 Implementazione del Modello di Von neumann

9 Una Scheda Madre

10 Una Scheda Madre

11 Insiemi di Bit Con un solo bit è possibile gestire un informazione binaria, cioè un informazione che può specificare uno tra due valori possibili (es. un punto di un immagine bianco o nero). Quanti stati possibili può assumere un insieme di bit? bit 4 stati bit 8 stati bit 16 stati

12 Il problema della codifica Un calcolatore può trattare diversi tipi di dati: numeri (interi, reali), testo, immagini, suoni, ecc. che vanno comunque memorizzati su registri di memoria. È quindi necessario adottare una codifica del tipo di dato considerato: occorre, cioè, mettere in corrispondenza biunivoca i valori del tipo con gli stati che può assumere il registro. 12

13 Alcuni Esempi di Codifica registro da un byte 2 8 = 256 stati possibili. Che cosa è possibile codificare? Numeri naturali [0,255] Numeri interi [-128,127] Numeri reali [0,1[ Caratteri A a La codifica implica una rappresentazione dei dati limitata e discreta 13

14 Codifica delle Istruzioni Oltre ai dati, è necessario memorizzare anche le istruzioni, cioè le singole azioni elementari che l unità centrale può eseguire. Nello specificare un istruzione, bisogna precisare l operazione da compiere e i dati coinvolti nell operazione. Esempio: operazione somma 3 e 4 Come rappresentare le operazioni? L insieme delle diverse operazioni che l unità centrale è in grado di eseguire è finito e quindi è possibile codificarlo con un certo numero di bit (codice operativo). somma 0000 sottrai 0001 moltiplica 0010 dividi 0011 dati 14

15 Formato delle Istruzioni Una istruzione sarà quindi rappresentabile da una sequenza di bit divisa in due parti: un codice operativo un campo operandi (1, 2 o più operandi) Codice operativo Operando 1 Operando 2 8 bit 8 bit 8 bit 15

16 CPU (Central Processing Unit) Funzione: eseguire i programmi immagazzinati in memoria principale prelevando le istruzioni (e i dati relativi), interpretandole ed eseguendole una dopo l altra E formata da: unità di controllo unità logico aritmetica registri Unità di controllo Unità logicoaritmetica Memoria principale registri 16

17 L'Unità di Controllo E l unità che si occupa di dirigere e coordinare le attività interne alla CPU che portano all esecuzione di una istruzione Ciclo del processore L esecuzione di una istruzione avviene attraverso alcune fasi: Fetch L istruzione da eseguire viene prelevata dalla memoria e trasferita all interno della CPU Decode L istruzione viene interpretata e vengono avviate le azioni interne necessarie per la sua esecuzione Operand Assembly Vengono prelevati dalla memoria i dati su cui eseguire l operazione prevista dalla istruzione Execute Viene portata a termine l esecuzione dell operazione prevista dalla istruzione Store Viene memorizzato il risultato dell operazione prevista dalla istruzione 17

18 L'Unità di Controllo Fetch Decode Operand Assembly L unità di controllo realizza in ciclo le fasi per eseguire la sequenza di istruzioni che costituiscono il programma Execute Store 18

19 L Unità Logico Aritmetica E l unità che si occupa di realizzare le operazioni logiche ed aritmetiche eventualmente richieste per eseguire un istruzione Operazioni Aritmetiche ADD SUB MUL DIV REM SET Operazioni Logiche CMP AND OR NOT 19

20 I Registri Hanno la funzione di memorizzare all interno della CPU dati e istruzioni necessari all esecuzione Registri generali Registri speciali Program Counter (PC) Mem. Address Reg. (MAR) I registri speciali non sono accessibili dalle istruzioni Mem. Data Register (MDR) Istrunction Register (IR) 20

21 Connessione della CPU con il sistema I vari componenti interni della CPU sono comunicanti tramite connessioni interne. La CPU è connessa al resto del sistema tramite il BUS (linee indirizzi, dati e controllo). Memoria Unità di Controllo Program Counter Register A Unità Logico Aritmetica Instruction Register Register B Mem.Addr. Register indirizzi Read/ Write BUS Mem. Data Register dati 21

22 Trasferimento CPU-memoria Qualunque sia il trasferimento da realizzare, la CPU (master) deve precisare l indirizzo del dato da trasferire. In queste operazioni, la memoria è comunque uno slave e subisce l iniziativa della CPU, ricevendo da questa l indirizzo del dato da trasferire e l informazione sull operazione da realizzare (lettura o scrittura) 22

23 Trasferimento memoria CPU (lettura) 1) la CPU scrive l indirizzo del dato da trasferire sul MAR che lo propagherà alle linee indirizzi del bus. Contemporaneamente, segnala sulle linee di controllo che si tratta di una lettura. 2) la memoria riceve, tramite il bus, l indirizzo e l indicazione dell operazione da effettuare. Copia il dato dal registro individuato sulle linee dati del bus. 3) il dato richiesto, tramite le linee dati del bus, arriva al MDR della CPU. Da qui sarà spostato verso gli altri registi interni. 23

24 Unità di Controllo Unità Logico Aritmetica Program Counter Register A Instruction Register Register B Mem. Addr. Register Mem. Data Register Read Read indirizzi dati 24

25 Unità di Controllo Unità Logico Aritmetica Program Counter Register A Instruction Register Register B Mem. Addr. Register Mem. Data Register Read Read BUS indirizzi dati 25

26 Trasferimento CPU memoria (scrittura) 1) la CPU scrive l indirizzo del dato da trasferire sul MAR, mentre il dato viene copiato sul MDR. Il contenuto dei due registri viene propagato sulle linee indirizzi e dati del bus. Contemporaneamente, la CPU segnala sulle linee di controllo che si tratta di una scrittura. 2) la memoria riceve, tramite il bus, l indirizzo, il dato e l indicazione dell operazione da effettuare. Copia il dato dalle linee dati del bus al registro individuato dall indirizzo. 26

27 Unità di Controllo Unità Logico Aritmetica Program Counter Register A Instruction Register Register B Mem. Addr. Register Mem. Data Register Write Write BUS indirizzi dati 27

28 Unità di Controllo Unità Logico Aritmetica Program Counter Register A Instruction Register Register B Mem. Addr. Register Mem. Data Register BUS indirizzi dati 28

29 Esempio di Esecuzione di una istruzione Consideriamo un istruzione del tipo: ADD (1021),(1022),1023 Il cui significato è: somma i valori che trovi nei registri di memoria di indirizzo 1021 e di indirizzo 1022 e memorizza il risultato nel registro di indirizzo Supponiamo inoltre che l istruzione si trovi memorizzata nel registro di memoria di indirizzo 3. Consideriamo le varie fasi necessarie per l esecuzione di questa istruzione 29

30 Fase FETCH Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati Read 30

31 Fase FETCH Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati 31

32 Fase OPERAND ASSEMBLY Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati Read 32

33 Fase OPERAND ASSEMBLY Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati 33

34 Fase OPERAND ASSEMBLY Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati Read 34

35 Fase OPERAND ASSEMBLY Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati 35

36 Fase EXECUTE Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati 36

37 Fase STORE Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati Write 37

38 Fase STORE Unità di Controllo Unità Logico Aritmetica PC IR A B MAR MDR BUS indirizzi dati Write 38

39 Organizzazione della memoria principale La memoria principale è organizzata come un insieme di registri di uguale dimensione, ognuno dei quali è identificato tramite un numero progressivo ad esso associato, detto indirizzo. Che rappresenta la posizione di quel registro rispetto al primo registro. Il contenuto dei registri non è immediatamente riconoscibile: non c è distinzione esplicita tra istruzioni e dati e tra dati di tipo diverso. Una istruzione o un dato possono risiedere su più registri consecutivi, se la dimensione del registro di memoria non è sufficiente. Il parallelismo di accesso è definito dall ampiezza del registro

40 Organizzazione della memoria principale Il modulo di memoria principale è connesso al resto del sistema tramite il BUS. In particolare, sono presenti tre gruppi di linee: linee indirizzi linee dati linee Read/Write indirizzi BUS dati Read/ Write 40

41 Codificare gli Indirizzi Se la memoria contiene N registri abbiamo bisogno di N indirizzi diversi. Di quanti bit ho bisogno per rappresentare N indirizzi diversi? Es. Risposta: Log 2 N 1024 registri 10 bit (Log = 10, 2 10 = 1024) registri 16 bit (Log = 16, 2 16 = 65536) registri (4 Giga) 32 bit 41

42 Decodifica degli indirizzi Ogni singolo registro attiva le uscite quando viene attivato l ingresso select. select select select Il circuito di decodifica è un circuito elettronico che Ha Log 2 N ingressi e N Uscite (Viene anche chiamato demultiplexer) select select N-1 N Maggiore è il numero di indirizzi, maggiore è il tempo di decodifica Circuito di decodifica Bus indirizzi Bus dati 42

43 Operazioni sulla memoria principale Le operazioni possibili sul modulo di memoria principale sono orientate ai registri: scrittura di un valore in un registro lettura del valore di un registro In ogni operazione è quindi necessario specificare: su quale registro si intende compiere l operazione indirizzo che tipo di operazione si intende realizzare Read/Write in caso di scrittura, quale sia il valore da memorizzare 43

44 Parametri della Memoria Principale Capacità Fornisce una misura della quantità di informazione che è possibile memorizzare. Questa dipende dall ampiezza dei singoli registri e dal numero di registri contenuti. La capacità delle memoria si misura in termini di byte (Megabyte = 2 20 byte Gigabyte = 2 30 byte Terabyte = 2 40 byte) Tempo di accesso E il tempo minimo che intercorre tra due operazioni (accessi) in memoria. Dipende dalla tecnologia di realizzazione della memoria. Si misura in termini di secondi (nanosecondi = 10-9 secondi). 44

45 Tipologie di memorie Memorie RAM RAM è l acronimo di Random Access Memory. Che sta ad indicare che il tempo di accesso è costante per ogni locazione di memoria. Hanno le seguenti caratteristiche: Si possono realizzare operazioni sia di lettura che di scrittura; Mantengono il loro contenuto finchè è presente l alimentazione (sone dette memorie volatili) Memorie ROM ROM è l acronimo di Read Only Memory. Che sta ad indicare che il suo contenuto è inserito una volta per sempre all atto della costruzione e non può più essere modificato o cancellato. Hanno le seguenti caratteristiche: Sono NON volatili; Anche in questo caso il tempo di accesso è costante; 45

46 Le Memorie RAM Esistono due tipi di memoria RAM: RAM dinamica o DRAM (Dynamic Random Access Memory) Alta densità di integrazione, economica, lenta, bassa potenza alimentazione Dynamic: è necessario rigenerare i contenuti periodicamente (refresh) RAM statica o SRAM (Static Random Access Memory) Bassa densità di integrazione, costosa, veloce, alta potenza alimentazione Static: il contenuto viene mantenuto finché è presente l alimentazione 46

47 Il Packaging delle memorie Fino all inizio degli anno 90 le memorie venivano realizzate su chip singoli Oggi si monta un gruppo di chip, tipicamente 8 o 16, su una piccola scheda stampata. Si parla di: SIMM (Single Inline Memory Module): la fila di connettori si trova da un solo lato della scheda DIMM (Dual Inline Memory Module): i connettori si trovano su ambedue i lati della scheda 47

48 Le Memorie ROM Le memorie ROM vengono usate all interno del calcolatore, per memorizzare i programmi per l avvio all accensione (bootstrap), i quali devono rimanere memorizzati anche quando l alimentazione viene a mancare. Questi sono, inoltre, programmi e dati che, una volta memorizzati, non devono essere più modificati. I generale queste tipo di memorie su usano per memorizzare il firmware, programmi e dati che sono memorizzati in maniera permanente su un qualunque dispositivo: Cellulari; Lettore/masterizzatori DVD, Navigatori; Allo stato attuale si usano si usano le ROM programmabili, le EEPROM (Electrically Erasable Programmable Read-Only Memory), dette anche memorie FLASH 48

49 Organizzazione di un Sistema di Memoria Requisiti ideali di un sistema di memoria: capacità infinita velocità infinita Ma la situazione reale è: le memorie capienti ed economiche (DRAM) sono lente le memorie veloci (SRAM) sono costose e meno integrabili Come realizzare un sistema di memoria che sia capiente, economico e veloce? Un sistema basato su una gerarchia di memoria 49

50 Sistema di memoria in un calcolatore attuale Unità di controllo Unità logicoaritmetica registri Cache di primo livello (on chip cache) Cache di secondo livello (SRAM) Memoria Principale (DRAM) 50

51 Realizzazione del Sistema di Memoria 51

52 Piccolo è veloce Il tempo di propagazione del segnale (è un vincolo per il tempo di accesso) è minore; Una memoria grande ha bisogno di indirizzi grandi (maggiori tempi di decodifica); 52

53 La memoria cache Il sistema di memoria è composto da moduli di memoria con caratteristiche diverse e organizzati a livelli. Tra CPU e memoria principale viene posto un modulo di memoria intermedio (cache), ad accesso veloce, ma di capienza limitata. I dati memorizzati sono distribuiti sui vari moduli e possono essere trasferiti tra moduli adiacenti. La distribuzione è realizzata in maniera da cercare di memorizzare i dati e le istruzioni richiesti più frequentemente nella cache, in modo che la CPU possa accedervi velocemente. 53

54 Il principio della località del riferimento Il miglioramento delle prestazioni dovuto alla memoria cache si basa sul principio di località del riferimento: i dati usati più di recente saranno utilizzati ancora nel recente, cioè nel prossimo futuro 54

55 Il Funzionamento della Cache Algoritmo seguito per la cache è il seguente: Il dato viene cercato prima nella cache Se è presente abbiamo finito (cache hit) Se non è presente si legge in RAM e si mette una copia nella cache (cache miss); se non c è spazio di solito si sovrascrive la posizione con dati utilizzati meno di recente (strategia LRU Least Recently Used). Per le scritture generalmente si scrive la RAM e si aggiorna la copia se c è. 55