Circuiti Sequenziali

Transcript

1 Circuiti Sequenziali I circuiti combinatori sono in grado di calcolare funzioni che dipendono solo dai dati in input I circuiti sequenziali sono invece in grado di calcolare funzioni che dipendono anche da uno stato, cioè che dipendono anche da informazioni memorizzate in elementi di memoria interni In generale, la funzione calcolata dal circuito sequenziale ad un dato istante dipende dalla sequenza temporale dei valori in input al circuito La sequenza temporale determina infatti il valore memorizzato nello stato

2 SR Latch L SR Latch è un circuito, composto da 2 porte NOR concatenate, che costituisce l elemento base per costruire elementi di memoria più complessi Anche se (S,R)=(0,0), gli output del latch possono comunque essere diversi L output è il valore memorizzato nel latch Verificare infatti che il latch a sinistra memorizza il valore 0, mentre quello a destra memorizza il valore 1 Non c è clock

3 SR Latch Poniamo (S,R)=(1,0) per effettuare il setting del latch a sinistra il valore memorizzato passa da 0 a 1 (e viene poi mantenuto riportando S=0) Poniamo (S,R)=(0,1) per effettuare il resetting del latch a destra il valore memorizzato passa da 1 a 0 (e viene poi mantenuto riportando R=0) La combinazione (S,R) = (0,0) viene detta combinazione di riposo, perché semplicemente mantiene il valore memorizzato in precedenza La combinazione di valori (S,R)=(1,1) non deve mai esser presentata al latch

4 SR Latch L SR Latch è un circuito, composto da 2 porte NOR concatenate, che costituisce l elemento base per costruire elementi di memoria più complessi Anche se (S,R)=(0,0), gli output del latch possono comunque essere diversi L output è il valore memorizzato nel latch Verificare infatti che il latch a sinistra memorizza il valore 0, mentre quello a destra memorizza il valore 1 Non c è clock

5 Clock Il clock serve per decidere quando un elemento che contiene uno stato deve essere aggiornato Ci occuperemo di clock edge-triggered: tutti i cambiamenti di stato avvengono sui fronti di salita o discesa del segnale di clock Fronte in discesa Periodo di clock Fronte in salita I segnali in input devono essere validi (stabili) quando si incontra il fronte Il periodo di clock deve essere lungo a sufficienza per permettere ai segnali elettrici dei circuiti di andare a regime

6 Clock Se il periodo di clock T è espresso in sec Frequenza di clock: F = 1/T Hz (numero di cicli al secondo) Se T = 10 nsec, qual è la frequenza del clock? 1 nsec = 10-9 sec 1 µsec = 10-6 sec 1 msec = 10-3 sec Freq = 1/T = 1 / ( 10 x 10-9 ) = 10 8 Hz = 10 2 x 10 6 Hz = 100 MHz Se T = 1 nsec, qual è la frequenza del clock? 1 nsec = 10-9 sec Freq = 1/T = 1/10-9 = 10 9 Hz = 1 GHz

7 D Latch D =1 corrisponde al setting: S=1 e R=0 D = 0 corrisponde al resetting: S=0 e R=1 La combinazione S=1 e R=1 non può mai verificarsi A causa delle 2 porte AND, quando il clock è deasserted abbiamo che nel latch non viene memorizzato alcun valore: S=0 e R=0 (viene mantenuto il valore precedentemente memorizzato) Viene memorizzato un valore (in dipendenza del valore di D) solo quando il clock è asserted Se il segnale C fosse invertito (porta NOT aggiuntiva), il latch memorizzerebbe sul valore basso del clock (cioè quando il clock è deasserted) Quando il clock è asserted, qualsiasi cambiamento di D viene propagato in uscita (trasparenza) Un elemento di memoria edge-triggered è chiamato flip-flop. Come realizzarlo?

8 D Flip-Flop D C Q Q Q Serie 2 D-latch: il primo viene detto master e il secondo slave Falling triggered: per semplicità, possiamo pensare che la memorizzazione avvenga in maniera istantanea su fronte di discesa del clock C D setup time C ritardo hold time Q Q

9 Circuito con memoria Durante ogni periodo di clock il circuito combinatorio dovrebbe calcolare una funzione sulla base dell attuale valore dell elemento di memoria (stato del circuito) l output calcolato dovrebbe diventare il nuovo valore da memorizzare nell elemento di memoria (nuovo stato del circuito) il nuovo valore memorizzato dovrebbe essere usato come input del circuito durante il ciclo di clock successivo l elemento di memoria deve essere usato sia come input che come output durante lo stesso ciclo di clock elemento di memoria circuito combinatorio

10 Registri Ogni registro è costituito da n flipflop, dove n è il numero bit che costituiscono una word D 32 D C Q 32 Q Più registri sono organizzati in una componente nota come register file Il clock non entra direttamente nei vari flip-flop, ma viene messo in AND D 0 D C Q Q 0 con un segnale di controllo: write Il segnale determina se, in D 2 D C Q Q 1 corrispondenza del fronte di discesa del clock, il valore di D debba (o meno) essere memorizzato nel registro D n-1 D C Q Q n-1

11 Register File

12 Lettura dal Register File Il Register file fornisce sempre in output una coppia di registri Non significativi, se i controlli non lo sono In tal caso, i circuiti che potenzialmente potrebbero usarli, devono ignorali

13 Scrittura nel Register File Decoder 5 a 32 per il segnale di scelta del registro Il segnale Write (in AND con il clock) abilita solo uno dei 32 registri Se il segnale di Write è non affermato, i possibili valori spuri in input non verranno memorizzati nel Register file

14 Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O

15 Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo per memorizzare dati strutturati e codice di programma, sono tipicamente necessari diversi KB o MB Memoria principale (RAM - Random Access Memory) meno veloce della memoria dei registri, ma molto più capiente è detta Random Access Memory perché i tempi di accesso sono indipendenti dal valore dell indirizzo della cella di memoria acceduta Static RAM per la sua realizzazione vengono usati dei latch è usata per realizzare memorie veloci, come le memorie cache tempi di accesso (2008) intorno a 0,5 2,5 ns Dynamic RAM non è realizzata tramite latch è usata per realizzare memorie capienti come quella principale tempi di accesso (2008) intorno a ns è necessario rinfrescare il contenuto delle DRAM a intervalli di tempo prefissati

16 Static RAM Una SRAM è realizzata come matrice di latch H x W larghezza W = numero di latch per ogni cella altezza H = numero di celle indirizzabili Singolo indirizzo per lettura o scrittura H SRAM H W Non è possibile scrivere e leggere contemporaneamente Numero di bit dell indirizzo: log2 H h-2 h-1 W

17 Static RAM Chip select: da affermare per poter leggere o scrivere Output enable: da affermare per poter abilitare l uscita del chip su un bus condiviso serve a poter collegare molti chip di memoria ad un singolo bus Write enable: impulso che, quando attivato, registra nella linea di latch individuati da Address il valore presentato in Din

18 Dynamic RAM La DRAM è meno costosa, perché è realizzata con un solo transistor per bit, e un condensatore I condensatori mantengono i valori memorizzati solo per alcuni ms Necessario il refresh dinamico delle DRAM, effettuato leggendo, e subito riscrivendo i valori appena letti

19 Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O

20 Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock ad ogni ciclo, si esegue uno micropasso (microistruzione) dell istruzione Lo stato interno al circuito sequenziale determina lo specifico micropasso da eseguire Gli output della Parte Controllo sono inviati alla Parte Operativa, che li interpreta come comandi controlli dei multiplexer, controlli per le ALU, segnali per abilitare la scrittura in registri, ecc. Gli input della Parte Controllo giungono dalla Parte Operativa campi del registro che contiene l istruzione corrente (IR), risultati di operazioni di confronto, ecc.

21 Parte di Controllo Esistono diverse ISA (MIPS, x86, ARM) Abbiamo visto vari componenti di base comuni alla realizzazione dei processori Un progettista deve implementare una ISA usando blocchi funzionali e logiche di controllo Vedremo come implementare una versione molto semplice dell ISA MIPS. Collegamenti della parte operativa (datapath) Identificazione dei segnali della parte di controllo (control)

22 Istruzioni di memory-reference: lw, sw Istruzioni Istruzioni arithmetic-logic: add, sub, and, or, slt Istruzioni di control-flow: beq, j Tutte le istruzioni sono lunghe 32 bit R-Type op rs rt rd shamt funct 6 bit 5 bit 5 bit 5 bit 5 bit 6 bit I-Type op rs rt immediate 6 bit 5 bit 5 bit 16 bit J-Type op op: codice operativo dell istruzione target address 6 bit 26 bit rs, rt, rd: dei registri sorgente (rs, rt) e destinazione (rd) shamt: shift amount (è diverso da 0 solo per istruz. di shift) funct: seleziona le varianti dell operazione specificata in op immediate: offset dell indirizzo (load/store) o valore immediato (op. aritmetiche) target address: indirizzo target di un istruzione di jump

23 Progetto 1. Analizzare il set di istruzioni verificare i requisiti del datapath il datapath deve includere gli elementi di memoria corrispondenti ai registri dell ISA tipicamente sono necessari altri registri, usati internamente o non referenziabili direttamente attraverso l ISA es.: PC (Program counter) analizzare la semantica di ogni istruzione, data in termini di trasferimenti tra registri, ed eventuali operazioni tra i registri ll datapath deve fornire i cammini per permettere tutti i register transfer necessari, e gli accessi alla memoria 2. Selezionare i vari componenti del datapath (es. ALU) e stabilisci la metodologia di clocking 3. Assemblare il datapath in accordo ai requisiti, aggiungendo i segnali di controllo 4. Analizzare l implementazione di ogni istruzione per determinare il setting dei segnali di controllo che provocano i vari register transfer 5. Assemblare la logica di controllo in accordo al punto 4 Proviamo a progettare una CPU in cui ogni istruzione viene eseguita all interno di un singolo ciclo di clock

24 Analisi dell ISA L implementazione delle istruzioni è abbastanza simile: 1. Prelevare l istruzione dalla memoria usando il contenuto del registro PC 2. Leggere l istruzione da eseguire dalla memoria (fetch) 3. Interpretare i campi dell istruzione per decidere esattamente cosa fare (decode) 4. Eseguire l istruzione (execute) a. Leggere uno o due registri b. Usare l ALU c. Scrivere in memoria o in un registro 5. Aggiornare il contenuto del registro PC e ricominciare Quindi ALU, Register File e PC devono essere inclusi nella Parte Operativa Per comodità rappresenteremo la memoria assieme agli altri elementi della Parte Operativa, ma essa non fa logicamente parte della CPU

25 Analisi dell ISA Per tutte le istruzioni, dobbiamo come prima cosa effettuare il fetch op rs rt rd shamt funct = M[ PC ] op rs rt imm16 = M[ PC ] op 26bit address = M[ PC ] istruzioni trasferimenti tra registri ADD SUB R[rd] R[rs] + R[rt]; PC PC + 4; R[rd] R[rs] R[rt]; PC PC + 4; LOAD R[rt] M[ R[rs] + sign_ext(imm16) ]; STORE BEQ PC PC + 4; M[ R[rs] + sign_ext(imm16) ] R[rt]; PC PC + 4; if ( R[rs] == R[rt] ) then else PC PC (sign_ext(imm16) << 2); PC PC + 4; BEQ adotta un indirizzamento di tipo PC-relative Al momento dell aggiornamento il PC contiene già l indirizzo dell istruzione successiva a quella corrente

26 Possibile implementazione Gestione PC Dati da scrivere in un registro Dati letti (LOAD) Fetch Campi rs, rt, rd dell istruzione Campo immediate dell istruzione Dati da memorizzare (STORE)

27 Gestione Program Counter Necessario realizzare, all interno dello stesso ciclo di clock, il fetch dell istruzione e l incremento del PC Non possiamo usare l ALU principale, perché questa è già utilizzata per eseguire le istruzioni Stiamo implementando una CPU a singolo ciclo risorse replicate Nota che dalla memoria istruzioni viene letta una nuova istruzione ad ogni ciclo di clock

28 Estensione di segno I 16 bit del campo immediato dell istruzione (es. istruzioni di LOAD/STORE) sono estesi di segno (16 bit 32 bit) prima di essere sommati con il registro R[rs] L indirizzo così calcolato (R[rs] + sign_ext(imm16)) viene usato per accedere alla Memoria Dati in lettura/scrittura M[R[rs] + sign_ext(imm16)]

29 Calcolo del branch Necessario per realizzare il calcolo dell indirizzo di salto dei branch PC PC (sign_ext(imm16) << 2) Non possiamo usare l ALU, perché viene già utilizzata per eseguire l operazione di confronto (sottrazione)

30 Linee di controllo e multiplexer Registro da scrivere in istruzioni R-Type o I-Type Brach o incremento Scrittura registro da ALU o LOAD Secondo ingresso ALU R-Type o I-Type