Domande di Reti Logiche compito del 14/02/2019

Transcript

1 ADD $0b , %AL JO dopo Il codice scritto sopra salta all etichetta dopo: Solo se contenuto di AL è Se il contenuto di AL è diverso da Se il contenuto di AL è NUOVO PROGRAMMA (a.a. 2018/19) Barrare una sola risposta per ogni domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Per scambiare il contenuto di due registri generali è indispensabile usare un terzo registro di appoggio è indispensabile passare dalla pila sono necessarie due istruzioni Assembler nessuna delle precedenti Il circuito di estensione di campo non richiede logica: per i naturali in qualunque base, e per gli interi (in Complemento alla Radice) in base 2 per naturali ed interi in CR, in qualunque base per interi in CR, in qualunque base NOT 0 S latch Q SR R Nel circuito sopra disegnato, l uscita z: Oscilla indefinitamente Si stabilizza ad un valore che dipende da quello impostato al reset iniziale Si stabilizza ad 1 z S0:[ ] OUT<=elaborazione; WAIT<=10; STAR<=S1; [ ] S1:[ ] WAIT<=WAIT-1; STAR<=(WAIT==0)?S0:S1; [ ] Il registro OUT sostiene un uscita della rete. Nella porzione di descrizione scritta sopra, tale uscita resta costante per: 10 clock 11 clock 12 clock Nella scomposizione di una rete in parte operativa (PO) e parte controllo (PC) vista a lezione: Sia la PO che la PC sono reti di Mealy Sia la PO che la PC sono reti di Moore La PO è di Mealy, la PC è di Moore In modalità utente, si possono usare: Sia la INT che la IRET La IRET, ma non la INT La INT, ma non la IRET Né la INT, né la IRET Un chip di RAM 1Mx8 deve essere montato in uno spazio di indirizzamento a 32 bit, a partire dall indirizzo 0x00F La maschera che genera il segnale /s di selezione per il chip ha in ingresso i fili di indirizzo del bus: a 31-a 20 a 23-a 20 a 31-a = Il tempo che un sommatore ad n cifre impiega a completare una somma cresce con n in maniera: lineare quadratica logaritmica Data la tabella di flusso di una RSA riportata in figura, detto Ta il tempo di attraversamento della rete combinatoria che produce il nuovo stato interno, il tempo minimo per cui uno stato di ingresso deve restare stabile è Ta 2Ta 3Ta Per rendere priva di alee del primo ordine una sintesi a costo minimo in forma SP, gli eventuali implicanti da aggiungere saranno: Soltanto essenziali Soltanto assolutamente eliminabili Soltanto semplicemente eliminabili VECCHIO PROGRAMMA

2 Cognome e nome: Matricola: Consegna: Sì No

3 Domande di Reti Logiche - compito del 14/02/2019 Barrare una sola risposta per domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve NUOVO PROGRAMMA (a.a. 2018/19) ADD $0b , %AL JO dopo Il codice scritto sopra salta all etichetta dopo: Solo se contenuto di AL è Se il contenuto di AL è diverso da Se il contenuto di AL è Per scambiare il contenuto di due registri generali è indispensabile usare un terzo registro di appoggio è indispensabile passare dalla pila sono necessarie due istruzioni Assembler nessuna delle precedenti Il circuito di estensione di campo non richiede logica: per i naturali in qualunque base, e per gli interi (in Complemento alla Radice) in base 2 per naturali ed interi in CR, in qualunque base per interi in CR, in qualunque base NOT 0 S latch Q SR R Nel circuito sopra disegnato, l uscita z: Oscilla indefinitamente Si stabilizza ad un valore che dipende da quello impostato al reset iniziale Si stabilizza ad 1 z S0:[ ] OUT<=elaborazione; WAIT<=10; STAR<=S1; [ ] S1:[ ] WAIT<=WAIT-1; STAR<=(WAIT==0)?S1:S0; [ ] Il registro OUT sostiene un uscita della rete. Nella porzione di descrizione scritta sopra, tale uscita resta costante per: 10 clock 11 clock 12 clock Nella scomposizione di una rete in parte operativa (PO) e parte controllo (PC) vista a lezione: Sia la PO che la PC sono reti di Mealy Sia la PO che la PC sono reti di Moore La PO è di Mealy, la PC è di Moore In modalità utente, si possono usare: Sia la INT che la IRET La IRET, ma non la INT La INT, ma non la IRET Né la INT, né la IRET Un chip di RAM 1Mx8 deve essere montato in uno spazio di indirizzamento a 32 bit, a partire dall indirizzo 0x00F La maschera che genera il segnale /s di selezione per il chip ha in ingresso i fili di indirizzo del bus: a 31-a 20 a 23-a 20 a 31-a = Il tempo che un sommatore ad n cifre impiega a completare una somma cresce con n in maniera: lineare quadratica logaritmica Data la tabella di flusso di una RSA riportata in figura, detto Ta il tempo di attraversamento della rete combinatoria che produce il nuovo stato interno, il tempo minimo per cui uno stato di ingresso deve restare stabile è Ta 2Ta 3Ta Per rendere priva di alee del primo ordine una sintesi a costo minimo in forma SP, gli eventuali implicanti da aggiungere saranno: Soltanto essenziali Soltanto assolutamente eliminabili Soltanto semplicemente eliminabili VECCHIO PROGRAMMA

4 Cognome e nome: Matricola: Consegna: Sì No

5 NUOVO PROGRAMMA (a.a. 2018/19) Domande di Reti Logiche - compito del 14/02/2019 Barrare una sola risposta per domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve ADD $0b , %AL JO dopo Il codice scritto sopra salta all etichetta dopo: Solo se contenuto di AL è Se il contenuto di AL è diverso da Se il contenuto di AL è Per scambiare il contenuto di due registri generali è indispensabile usare un terzo registro di appoggio è indispensabile passare dalla pila sono necessarie due istruzioni Assembler nessuna delle precedenti Il circuito di estensione di campo non richiede logica: per i naturali in qualunque base, e per gli interi (in Complemento alla Radice) in base 2 per naturali ed interi in CR, in qualunque base per interi in CR, in qualunque base NOT 0 S latch Q SR R Nel circuito sopra disegnato, l uscita z: Oscilla indefinitamente Si stabilizza ad un valore che dipende da quello impostato al reset iniziale Si stabilizza ad 1 z S0:[ ] OUT<=elaborazione; WAIT<=10; STAR<=S1; [ ] S1:[ ] WAIT<=WAIT-1; STAR<=(WAIT==0)?S1:S0; [ ] Il registro OUT sostiene un uscita della rete. Nella porzione di descrizione scritta sopra, tale uscita resta costante per: 10 clock 11 clock 12 clock Nella scomposizione di una rete in parte operativa (PO) e parte controllo (PC) vista a lezione: Sia la PO che la PC sono reti di Mealy Sia la PO che la PC sono reti di Moore La PO è di Mealy, la PC è di Moore In modalità utente, si possono usare: Sia la INT che la IRET La IRET, ma non la INT La INT, ma non la IRET Né la INT, né la IRET Un chip di RAM 1Mx8 deve essere montato in uno spazio di indirizzamento a 32 bit, a partire dall indirizzo 0x00F La maschera che genera il segnale /s di selezione per il chip ha in ingresso i fili di indirizzo del bus: a 31-a 20 a 23-a 20 a 31-a = Il tempo che un sommatore ad n cifre impiega a completare una somma cresce con n in maniera: lineare quadratica logaritmica Data la tabella di flusso di una RSA riportata in figura, detto Ta il tempo di attraversamento della rete combinatoria che produce il nuovo stato interno, il tempo minimo per cui uno stato di ingresso deve restare stabile è Ta 2Ta 3Ta Per rendere priva di alee del primo ordine una sintesi a costo minimo in forma SP, gli eventuali implicanti da aggiungere saranno: Soltanto essenziali Soltanto assolutamente eliminabili Soltanto semplicemente eliminabili VECCHIO PROGRAMMA

6 Cognome e nome: Matricola: Consegna: Sì No

7 NUOVO PROGRAMMA (a.a. 2018/19) ADD $0b , %AL JO dopo Il codice scritto sopra salta all etichetta dopo: Solo se contenuto di AL è Se il contenuto di AL è diverso da Se il contenuto di AL è Domande di Reti Logiche - compito del 14/02/2019 Barrare una sola risposta per domanda Il punteggio finale è -1 (n. di risposte errate + n. domande lasciate in bianco) Usare lo spazio bianco sul retro del foglio per appunti, se serve Per scambiare il contenuto di due registri generali è indispensabile usare un terzo registro di appoggio è indispensabile passare dalla pila sono necessarie due istruzioni Assembler nessuna delle precedenti Il circuito di estensione di campo non richiede logica: per i naturali in qualunque base, e per gli interi (in Complemento alla Radice) in base 2 per naturali ed interi in CR, in qualunque base per interi in CR, in qualunque base NOT 0 S latch Q SR R Nel circuito sopra disegnato, l uscita z: Oscilla indefinitamente Si stabilizza ad un valore che dipende da quello impostato al reset iniziale Si stabilizza ad 1 z S0:[ ] OUT<=elaborazione; WAIT<=10; STAR<=S1; [ ] S1:[ ] WAIT<=WAIT-1; STAR<=(WAIT==0)?S1:S0; [ ] Il registro OUT sostiene un uscita della rete. Nella porzione di descrizione scritta sopra, tale uscita resta costante per: 10 clock 11 clock 12 clock Nella scomposizione di una rete in parte operativa (PO) e parte controllo (PC) vista a lezione: Sia la PO che la PC sono reti di Mealy Sia la PO che la PC sono reti di Moore La PO è di Mealy, la PC è di Moore In modalità utente, si possono usare: Sia la INT che la IRET La IRET, ma non la INT La INT, ma non la IRET Né la INT, né la IRET Un chip di RAM 1Mx8 deve essere montato in uno spazio di indirizzamento a 32 bit, a partire dall indirizzo 0x00F La maschera che genera il segnale /s di selezione per il chip ha in ingresso i fili di indirizzo del bus: a 31-a 20 a 23-a 20 a 31-a = Il tempo che un sommatore ad n cifre impiega a completare una somma cresce con n in maniera: lineare quadratica logaritmica Data la tabella di flusso di una RSA riportata in figura, detto Ta il tempo di attraversamento della rete combinatoria che produce il nuovo stato interno, il tempo minimo per cui uno stato di ingresso deve restare stabile è Ta 2Ta 3Ta Per rendere priva di alee del primo ordine una sintesi a costo minimo in forma SP, gli eventuali implicanti da aggiungere saranno: Soltanto essenziali Soltanto assolutamente eliminabili Soltanto semplicemente eliminabili VECCHIO PROGRAMMA

8 Cognome e nome: Matricola: Consegna: Sì No