Microelettronica Corso introduttivo di progettazione di sistemi embedded
|
|
- Eleonora Pagani
- 5 anni fa
- Visualizzazioni
Transcript
1 Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori A.A. 2015/2016 Eccetto dove diversamente specificato, i contenuti di questo documento sono rilasciati sotto Licenza Creative Commons Attribuzione 3.0 Italia. S. Salvatori - Microelettronica marzo 2015 (1 di 61)
2 Sommario CPU come sistema schema a blocchi Registri Macchine sequenziali Mealy Moore diagramma degli stati S. Salvatori - Microelettronica marzo 2015 (2 di 61)
3 Macchina di calcolo automatica la CPU esegue le diverse istruzioni attuando una sequenza di operazioni elementari fetch ADD M3, M2, M1 decode execute essa stessa sarà una macchina di tipo sequenziale vediamo i blocchi fondamentali di cui sarà composta S. Salvatori - Microelettronica marzo 2015 (3 di 61)
4 Schema a blocchi di una generica CPU S. Salvatori - Microelettronica marzo 2015 (4 di 61)
5 Elementi fondamentali di una CPU AI BUS ESTERNI incrementer SR FUNZ PC MAR MDR REG ALU BUS INTERNO SEGNALI DI CONTROLLO... DECODER IR R0 R1 BANCO DI REGISTRI Rn REG S. Salvatori - Microelettronica marzo 2015 (5 di 61)
6 Elementi fondamentali di una CPU Unità di calcolo operazioni logiche, aritmetiche e shift di operandi Unità di controllo decoder multiplexer Registri per i dati per l'istruzione incrementer per puntare PC all'istruzione succ. AI BUS ESTERNI MAR MDR... DECODER IR SR FUNZ REG ALU R0 R1 BANCO DI REGISTRI Rn REG S. Salvatori - Microelettronica marzo 2015 (6 di 61)
7 Concentriamoci sui registri Unità di calcolo operazioni logiche, aritmetiche e shift di operandi Unità di controllo decoder multiplexer Registri per i dati per l'istruzione incrementer per puntare PC all'istruzione succ. AI BUS ESTERNI MAR MDR... DECODER IR SR FUNZ REG ALU R0 R1 BANCO DI REGISTRI Rn REG S. Salvatori - Microelettronica marzo 2015 (7 di 61)
8 Concentriamoci sui registri Come minimo Program Counter Registro per il codice operativo dell'istruzione registri per la ALU interfaccia per i bus esterni con buffer incrementer PC... DECODER AI BUS ESTERNI MAR MDR IR SR FUNZ REG ALU R0 R1 BANCO DI REGISTRI Rn REG S. Salvatori - Microelettronica marzo 2015 (8 di 61)
9 Registri S. Salvatori - Microelettronica marzo 2015 (9 di 61)
10 Registri Un registro è un elemento di memoria in grado di memorizzare un insieme di n bit composto da una serie di elementi bistabili l'informazione memorizzata in un registro prende il nome di parola 4 bit: nibble 8 bit: byte D in 16 bit: half word 32 bit: word enable clock 64 bit: double word... register E' spesso necessario avere un ingresso di abilitazione perché il clock è comune D out S. Salvatori - Microelettronica marzo 2015 (10 di 61)
11 Registri Modalità di lettura e scrittura dei dati parallelo seriale Operazioni sui dati scorrimento a destra scorrimento a sinistra rotazione scrittura scrittura lettura lettura S. Salvatori - Microelettronica marzo 2015 (11 di 61)
12 Registro parallelo Un registro parallelo è composto da più flip/flop di tipo D a cui giunge il medesimo segnale di clock clock D Q tempo di risposta S. Salvatori - Microelettronica marzo 2015 (12 di 61)
13 Registro parallelo Ricordiamo i principali parametri dinamici di un flip/flop clock Data in Data out generalmente 0 tempo di risposta S. Salvatori - Microelettronica marzo 2015 (13 di 61)
14 Registro parallelo Abilitazione per la lettura Se è necessario il segnale di abilitazione basterà usare una AND quale interruttore logico enable clock clock-out S. Salvatori - Microelettronica marzo 2015 (14 di 61)
15 Registro a scorrimento In uno shift register l'ingresso di un flip/flop dipende dall'uscita del precedente scorrimento a destra S. Salvatori - Microelettronica marzo 2015 (15 di 61)
16 Registro a scorrimento scorrimento bidirezionale per rotazione (e programmabilità) lo schema si complica ulteriormente S. Salvatori - Microelettronica marzo 2015 (16 di 61)
17 Operazione di shift Gli operandi in ingresso alla ALU possono essere elaborati con operazioni di shift (moltiplicazione o divisione per potenze di 2) ALU shifter incrementer PC... DECODER AI BUS ESTERNI MAR MDR IR SR FUNZ REG ALU REG R0 R1 Rn BANCO DI REGISTRI S. Salvatori - Microelettronica marzo 2015 (17 di 61)
18 Shift logico e shift aritmentico Logical Shift Left: LSL C b7 b6 b5 b4 b3 b2 b1 b0 0 a sinistra Logical Shift Right: LSR 0 b7 b6 b5 b4 b3 b2 b1 b0 C a destra S. Salvatori - Microelettronica marzo 2015 (18 di 61)
19 Shift logico e shift aritmentico Arithmetic Shift Left: LSL C b7 b6 b5 b4 b3 b2 b1 b0 0 a sinistra Arithmetic Shift Right: ASR b7 b6 b5 b4 b3 b2 b1 b0 C a destra conserva il segno S. Salvatori - Microelettronica marzo 2015 (19 di 61)
20 Rotazione Senza carry: b7 b6 b5 b4 b3 b2 b1 b0 a sinistra b7 b6 b5 b4 b3 b2 b1 b0 a destra Con carry: C a sinistra b7 b6 b5 b4 b3 b2 b1 b0 C b7 b6 b5 b4 b3 b2 b1 b0 a destra S. Salvatori - Microelettronica marzo 2015 (20 di 61)
21 La soluzione col Barrel shifter S. Salvatori - Microelettronica marzo 2015 (21 di 61)
22 Barrel shifter Q 3 Q 2 Q 1 Q 0 D 3 D 2 right 3 bit D 1 right 2 bit D 0 D 3 D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0 left 3 bit left 2 bit left 1 bit right 1 bit no shift (copy) S. Salvatori - Microelettronica marzo 2015 (22 di 61)
23 Barrel shifter Q 3 Q 2 Q 1 Q 0 D 3 D 2 right 3 bit D 1 right 2 bit D 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 shift left 1 bit left 3 bit left 2 bit left 1 bit right 1 bit no shift (copy) S. Salvatori - Microelettronica marzo 2015 (23 di 61)
24 Barrel shifter Q 3 Q 2 Q 1 Q 0 D 3 D 2 right 3 bit D 1 right 2 bit D 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 shift right 2 bit left 3 bit left 2 bit left 1 bit right 1 bit no shift (copy) S. Salvatori - Microelettronica marzo 2015 (24 di 61)
25 Barrel shifter D 3 D 2 Q 3 Q 2 Q 1 Q 0 come vanno scelte le diagonali per una rotazione? right 3 bit D 1 right 2 bit D 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 rotate 1 bit left 3 bit left 2 bit left 1 bit right 1 bit no shift (copy) S. Salvatori - Microelettronica marzo 2015 (25 di 61)
26 Un esempio ADD r1, r0, r0 LSL#2 r1 := r0 + r0 * 4 r0 r0 shifter come vanno scelte le diagonali per una rotazione? LSL 2 bit r1 := 5 x r0 ALU ADD Moltiplicazione per 5! Che istruzione aggiungiamo per avere x10? S. Salvatori - Microelettronica marzo 2015 (26 di 61)
27 Un esempio Con un Cortex-M (istruz. a 2 indirizzi) : ADD r0, r0 LSL#2 r0 r0 shifter come vanno scelte le diagonali per una rotazione? LSL 2 bit r0 := r0 + r0 * 4 ALU ADD r0 := 5 x r0 S. Salvatori - Microelettronica marzo 2015 (27 di 61)
28 Interfacciamento su bus S. Salvatori - Microelettronica marzo 2015 (28 di 61)
29 Interfacciamento su bus Diversi registri devono essere interfacciati in scrittura ai bus sia esterni che interni att.ne al conflitto incrementer PC... DECODER AI BUS ESTERNI MAR MDR IR SR FUNZ REG ALU R0 R1 BANCO DI REGISTRI Rn REG S. Salvatori - Microelettronica marzo 2015 (29 di 61)
30 Buffer Tristate TM è un marchio della National Semiconductors (oggi acquisita da TI) enable IN OUT stato L o H stato ad alta impedenza stato L o H tempo S. Salvatori - Microelettronica marzo 2015 (30 di 61)
31 Buffer Output Enable OE BUS OE clock OE OE S. Salvatori - Microelettronica marzo 2015 (31 di 61)
32 Interfacciamento su bus D D D D Q Q Q Q D Q OE S. Salvatori - Microelettronica marzo 2015 (32 di 61)
33 Schema buffer Occorre modificare il pilotaggio di un inverter CMOS V DD OE OUT data V SS S. Salvatori - Microelettronica marzo 2015 (33 di 61)
34 Schema buffer bidirezionale V DD OE IN/OUT data data in V SS non serve il buffer: è la logica di controllo ad acquisire o meno il dato S. Salvatori - Microelettronica marzo 2015 (34 di 61)
35 Macchine sequenziali S. Salvatori - Microelettronica marzo 2015 (35 di 61)
36 Macchine sequenziali Il valore dell'uscita dipende dalla sequenza di ingressi ricevuti fino all'istante corrente a) serve una memoria (stato) b) l'uscita è ottenuta elaborando gli ingressi unitamente allo stato della macchina S. Salvatori - Microelettronica marzo 2015 (36 di 61)
37 Esempio: sommatore seriale bit a bit Stato: riporto d'uscita (all'inizio '0') a 0 a 1 a 2 a 3 a 4 a 5 a i sommatore s i s 0 s 1 s 2 s 3 s 4 s 5 b 0 b 1 b 2 b 3 b 4 b 5 b i 1 bit c out M ck c in ck All'i-esimo fronte di clock, arriva in ingresso una coppia di bit del numero da sommare; l uscita è pari al bit i-esimo della somma S. Salvatori - Microelettronica marzo 2015 (37 di 61)
38 Schema di una macchina generica La rete combinatoria calcola l'uscita e lo stato futuro La macchina cambia stato ad ogni fronte di clock sincrona x 0..n y 0..k rete combinatoria y' 0..k M z 0..m stato attuale stato futuro ck S. Salvatori - Microelettronica marzo 2015 (38 di 61)
39 Macchina di Mealy Con questo tipo, in pratica la rete combinatoria sarà composta da due sezioni di calcolo : uscita stato calcolo stato calcolo uscita L'uscita cambia immediatamente al variare dell'ingresso x 0..n y' 0..k M z 0..m Macchina di Mealy y 0..k ck S. Salvatori - Microelettronica marzo 2015 (39 di 61)
40 Macchina di Mealy Caratteristiche: x 0..n reazione rapida agli ingressi l'uscita si ha nel medesimo ciclo di clock senza dover attendere la sua fine questo può causare problemi quando si z pensa a circuiti sincroni 0..m connessi in reazione y 0..k C L C L y' 0..k M ck S. Salvatori - Microelettronica marzo 2015 (40 di 61)
41 Macchine di Moore Per questo possiamo pensare a una macchina in cui l'uscita dipenda solo dallo stato Macchina di Moore calcolo stato x 0..n C L y' 0..k M calcolo uscita C L z 0..m y 0..k ck S. Salvatori - Microelettronica marzo 2015 (41 di 61)
42 Mealy versus Moore Una macch. di Mealy tende ad avere meno stati diverse uscite (che dipendono dall'ingresso) a parità di stato Una macch. di Moore tende ad essere più sicura le uscite cambiano solo al fronte di clock buono per connessioni in retroazione Una macch. di Mealy reagisce più prontamente agli ingressi non bisogna attendere il fronte di clock di sincronismo la macch. di Moore richiede più logica per l'elaborazione dell'uscita in funzione dello stato e si avrà un ritardo ulteriore dovuto a tale logica S. Salvatori - Microelettronica marzo 2015 (42 di 61)
43 Macchina di Mealy sincronizzata C L y' 0..k M z 0..m x 0..n C L y' 0..k M y 0..k ck In realtà abbiamo una macch. di Moore ma spesso quest'ottica semplifica il progetto S. Salvatori - Microelettronica marzo 2015 (43 di 61)
44 Diagramma degli stati S. Salvatori - Microelettronica marzo 2015 (44 di 61)
45 Diagramma degli stati Simbologia: stato transizione ingressi & uscite sulle transizioni e/o stati a seconda della macchina S. Salvatori - Microelettronica marzo 2015 (45 di 61)
46 Riassumendo Le macch. di Mealy hanno, per ogni arco, un simbolo di entrata e uno di uscita. Nelle macch. di Moore l uscita è invece già codificata nel valore dello stato in cui si trova la macchina. È possibile trasformare una macchina di Mealy in una di Moore e viceversa, solitamente quelle di Moore hanno più stati. In una macch. di Mealy si ha una uscita durante ciascuna transizione. In una macch. di Moore si ha una uscita dopo che è avvenuta la transizione e questa uscita dipende solo dal nuovo stato della macchina. Moore produce quindi un primo output, associato allo stato iniziale, non presente in un automa di Mealy S. Salvatori - Microelettronica marzo 2015 (46 di 61)
47 Un esempio Automa in grado di riconoscere una sequenza di simboli: a b c : esce 1 altrimenti esce 0 reset S0 attesa stato fondamentale Cerchiamo una soluzione di tipo Mealy ing. / usc. S. Salvatori - Microelettronica marzo 2015 (47 di 61)
48 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: S0 a b c : esce 1 altrimenti esce 0 ing. / usc. Mealy Se arriva 'a' potrei avere l'inizio della sequenza ho un cambiamento di stato S1 è arrivato 'a' S. Salvatori - Microelettronica marzo 2015 (48 di 61)
49 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: S0 b c / 0 a b c : esce 1 altrimenti esce 0 ing. / usc. Mealy S1 Viceversa, se arriva 'b' o 'c' aspetto la sequenza rimango nello stesso stato S. Salvatori - Microelettronica marzo 2015 (49 di 61)
50 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: S0 b c / 0 a b c : esce 1 altrimenti esce 0 ing. / usc. Mealy Se in S1 arriva 'b' ho già parte della sequenza cambio stato S2 S1 b / 0 è arrivato 'a-b' S. Salvatori - Microelettronica marzo 2015 (50 di 61)
51 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: S0 b c / 0 a b c : esce 1 c / 0 S1 altrimenti esce 0 ing. / usc. Mealy Con 'c' la sequenza è rotta ritorno in quello di attesa S2 b / 0 S. Salvatori - Microelettronica marzo 2015 (51 di 61)
52 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: a b c : esce 1 S0 b c / 0 c / 0 S1 a / 0 altrimenti esce 0 ing. / usc. Mealy o rimango con un nuovo 'a' (la sequenza può essere ricominciata) S2 b / 0 S. Salvatori - Microelettronica marzo 2015 (52 di 61)
53 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: a b c : esce 1 S0 b c / 0 c / 0 S1 a / 0 altrimenti esce 0 ing. / usc. Mealy c / 1 Se in S2 arriva 'c': sequenza OK: esce '1' e torno in attesa di una nuova S2 b / 0 S. Salvatori - Microelettronica marzo 2015 (53 di 61)
54 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: a b c : esce 1 S0 b c / 0 c / 0 S1 a / 0 altrimenti esce 0 c / 1 b / 0 ing. / usc. S2 b / 0 Mealy Con 'b' la sequenza è interrotta S. Salvatori - Microelettronica marzo 2015 (54 di 61)
55 Un esempio reset a / 0 Automa in grado di riconoscere una sequenza di simboli: a b c : esce 1 altrimenti esce 0 ing. / usc. Mealy S0 b / 0 b c / 0 c / 0 Con 'a' torno a S1 a / 0 c / 1 S2 a / 0 S1 b / 0 FINE! S. Salvatori - Microelettronica marzo 2015 (55 di 61)
56 Un esempio reset Possiamo passare alla macchina equivalente di Moore c b stato usc. S3 1 S0 0 c a b a b c c a S2 0 S1 0 S. Salvatori - Microelettronica marzo 2015 (56 di 61) b a Moore: 4 stati
57 Secondo esempio Automa che riceve 3 possibili simboli: a, b, c. Esce '1' se il simbolo attuale coincide col precedente; Mealy '0' altrimenti. Fare per esercizio S. Salvatori - Microelettronica marzo 2015 (57 di 61)
58 Secondo esempio reset Automa che riceve 3 possibili simboli: a, b, c. Esce '1' se il simbolo attuale coincide col precedente; '0' altrimenti. c / 1 Sf a / 0 b / 0 c / 0 a / 0 c / 0 C a / 0 b / 0 B c / 0 Mealy a / 1 A b / 0 b / 1 S. Salvatori - Microelettronica marzo 2015 (58 di 61)
59 Secondo esempio Automa che riceve 3 possibili simboli: a, b, c. Esce '1' se il simbolo attuale coincide col precedente; '0' altrimenti. Quale sarebbe la soluzione di tipo Moore? S. Salvatori - Microelettronica marzo 2015 (59 di 61)
60 Secondo esempio con Moore Automa che riceve 3 possibili simboli: a, b, c. Esce '1' se il simbolo attuale coincide col precedente; '0' altrimenti. reset Sf 0 B0 0 a b ho bisogno di cadere in uno stato che mi dia l'uscita pari a 0 A0 0 esercizio: completare il diagramma b A1 1 a a S. Salvatori - Microelettronica marzo 2015 (60 di 61)
61 Domande? S. Salvatori - Microelettronica marzo 2015 (61 di 61)
Microelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Richiami di elettronica digitale per i sistemi a microprocessore Dentro la CPU: registri e macchine sequenziali prof. Stefano Salvatori
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2014/2015 Eccetto dove diversamente specificato, i contenuti
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2017/2018 Eccetto dove diversamente specificato, i contenuti
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Organizzazione hardware del processore ARM prof. Stefano Salvatori A.A. 2017/2018 Eccetto dove diversamente specificato, i contenuti
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Elementi per il progetto di un microprocessore prof. Stefano Salvatori A.A. 2018/2019 Eccetto dove diversamente specificato, i contenuti
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Elementi per il progetto di un microprocessore prof. Stefano Salvatori A.A. 2016/2017 Eccetto dove diversamente specificato, i contenuti
DettagliStruttura di un elaboratore
Struttura di un elaboratore Fondamenti di Informatica 1 Modello architetturale di un computer Ogni computer è costituito da un insieme di blocchi funzionali tra loro interconnessi da sistemi di comunicazioni,
DettagliLe operazioni. di somma. e sottrazione
Le operazioni di somma e sottrazione S. Salvatori marzo 2016 (36 di 171) L'unità aritmetico-logica La ALU rappresenta l'elemento principale di una CPU quale dispositivo di elaborazione. ALU AI BUS ESTERNI
DettagliLivello logico digitale
Livello logico digitale circuiti combinatori di base e circuiti sequenziali Half Adder - Semisommatore Ingresso 2 bit, uscita 2 bit A+ B= ------ C S C=AB S=AB + AB=A B A B In Out HA A B C S S HA A C S
DettagliSomma 3-bit. somma 3-bit con I/O sequenziale. somma 3-bit con I/O sequenziale. Osservazione
RETI COMBINATORIE In una rete combinatoria l uscita è funzione dei soli ingressi u = f () ADDIZIONATORE PARALLELO Addizionatore parallelo (a propagazione di riporto - ripple carry) per numeri binari di
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Elementi per il progetto di un microprocessore prof. Stefano Salvatori A.A. 2017/2018 Eccetto dove diversamente specificato, i contenuti
DettagliPinout PD32. Memoria di lavoro esterna. tramite l indirizzo ad esse associato. e possono essere lette o scritte: Le singole celle sono distinguibili
PD-32,prima parte Struttura a blocchi del sistema di calcolo MEMORIA KB Memory Address Bus Memory Data Bus Memory Control Bus PD32 I/O Address Bus I/O Data Bus I/O Control Bus IACK Device Device 7 Pinout
DettagliA cosa servono i moltiplicatori? Tanti algoritmi prevedono l utilizzo di moltiplicazioni!
Moltiplicatori A cosa servono i moltiplicatori? Tanti algoritmi prevedono l utilizzo di moltiplicazioni! Algoritmo di Moltiplicazione Algoritmo di moltiplicazione = = 1 0 2 N i i x i X = = 1 0 2 M i i
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Elementi per il progetto di un microprocessore prof. Stefano Salvatori A.A. 2015/2016 Eccetto dove diversamente specificato, i contenuti
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliLOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita
LOGICA SEQUENZIALE Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi in un certo
DettagliCalcolatori Elettronici
Calcolatori Elettronici RETI LOGICHE: RETI SEQUENZIALI Massimiliano Giacomin 1 LIMITI DELLE RETI COMBINATORIE Nelle reti combinatorie le uscite dipendono solo dall ingresso Þ impossibile far dipendere
DettagliLa macchina di Von Neumann. UNIVERSITÀ DEGLI STUDI DEL SANNIO Benevento DING DIPARTIMENTO DI INGEGNERIA CORSO DI "PROGRAMMAZIONE I"
23/11/218 UNIVERSITÀ DEGLI STUDI DEL SANNIO Benevento DING DIPARTIMENTO DI INGEGNERIA La macchina di Von Neumann Unità periferiche Memoria Centrale CPU CORSO DI "PROGRAMMAZIONE I" Bus Dati Bus Indirizzi
DettagliSISTEMI DIGITALI COMPLESSI
SISTEMI DIGITALI COMPLESSI dati d'ingresso SCA (slave) dati di uscita X TASK o comandi condizioni esterne SCO (master) comandi all'esterno Sistema digitale complesso suddiviso in SCO-SCA Il procedimento
DettagliIntroduzione all'architettura dei Calcolatori. Maurizio Palesi
Introduzione all'architettura dei Calcolatori Maurizio Palesi 1 Agenda Architettura generale di un Sistema di Elaborazione La memoria principale Il sottosistema di comunicazione La CPU Miglioramento delle
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliMacchina di von Neumann
Il processore PD32 Macchina di von Neumann Unità di Ingresso Memoria di lavoro Unità di Uscita Unità di Calcolo Unità di Controllo Suddivisione SCA-SCO Unità di Ingresso Memoria di lavoro Unità di Uscita
DettagliPag. 1. Informatica Facoltà di Medicina Veterinaria a.a. 2012/13 prof. Stefano Cagnoni. Architettura del calcolatore (parte II)
1 Università degli studi di Parma Dipartimento di Ingegneria dell Informazione Informatica a.a. 2012/13 La inserita nella architettura dell elaboratore Informatica Facoltà di Medicina Veterinaria a.a.
DettagliArchitettura del Calcolatore
Francesco Folino FUNZIONI DI UN CALCOLATORE Elaborazione Memorizzazione Trasferimento Controllo MACCHINA DI VON NEUMANN TRASFERIMENTO Obiettivo: permettere lo scambio di informazioni tra le varie componenti
DettagliA.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be
A.S. 2017/2018 PIANO DI LAVORO PREVENTIVO CLASSE 4Be Docenti Disciplina Cinzia Brunetto, Antonino Cacopardo SAE Sistemi Automatici Elettronici Competenze disciplinari di riferimento Il percorso formativo
DettagliArchitettura di von Neumann
Fondamenti di Informatica per la Sicurezza a.a. 2003/04 Architettura di von Neumann Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari Università
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliArchitettura del calcolatore (Seconda parte)
Architettura del calcolatore (Seconda parte) Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin LINGUAGGIO E ORGANIZZAZIONE DEL CALCOLATORE Linguaggio assembly
DettagliArchitettura del Calcolatore
Giuseppe Manco Lezione 3 17 Ottobre 2003 Architettura del calcolatore Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle informazioni un calcolatore
DettagliIl processore. Istituzionii di Informatica -- Rossano Gaeta
Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
DettagliComponenti di un processore
Componenti di un processore Unità di Controllo Bus Interno REGISTRI Program Counter (PC) Registro di Stato (SR) Registro Istruzioni (IR) Registri Generali Unità Aritmetico- Logica Registro Indirizzi Memoria
DettagliArchitettura di un calcolatore e ciclo macchina. Appunti per la classe 3 Dinf
Architettura di un calcolatore e ciclo macchina Appunti per la classe 3 Dinf Il Sistema di Elaborazione Computer Hardware Software 2 Hardware Struttura fisica del calcolatore formata dai circuiti elettronici
DettagliI bistabili ed il register file
I bistabili ed il register file Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/32 Sommario I problemi dei latch trasparenti sincroni
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE Massimiliano Giacomin 1 DUE ASPETTI Progettare circuiti per permettano di: 1. Trasferire l informazione da un punto a un
DettagliFondamenti di Informatica A. A / 1 9
Fondamenti di Informatica Prof. Marco Lombardi A. A. 2 1 8 / 1 9 Architettura di Von Neumann Architettura di Von Neumann: l Unità di Elaborazione L Unità di Elaborazione L unità di elaborazione (CPU) contiene
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliMacchine Sequenziali
Macchine Sequenziali CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Tassonomia dei circuiti digitali Circuiti combinatori» Il valore
DettagliRivediamo alcuni concetti fondamentali: note sulla periferica GPIO
Introduzione alla progettazione di sistemi embedded a microcontrollore Rivediamo alcuni concetti fondamentali: note sulla periferica GPIO prof. Stefano Salvatori A.A. 2016/2017 Eccetto dove diversamente
DettagliARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).!
ARCHITETTURA DI UN ELABORATORE! Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40).! MACCHINA DI VON NEUMANN! UNITÀ FUNZIONALI fondamentali! Processore
DettagliArchitettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
DettagliArchitettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
DettagliMacchine sequenziali. Automa a Stati Finiti (ASF)
Corso di Calcolatori Elettronici I Macchine sequenziali Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso
DettagliOgni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale.
Ogni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale. Campo Codice Operativo Campo Operandi K bit n-k bit n bit 1 Istruzione
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliCenni sull architettura del calcolatore
Programmazione M-Z Ingegneria e Scienze Informatiche - Cesena A.A. 2016-2017 Cenni sull architettura del calcolatore Pietro Di Lena - pietro.dilena@unibo.it hard-ware /h :dwe9 r / n. The part of the computer
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Organizzazione hardware del processore ARM prof. Stefano Salvatori A.A. 2018/2019 Eccetto dove diversamente specificato, i contenuti
DettagliCalcolatore: sottosistemi
Calcolatore: sottosistemi Processore o CPU (Central Processing Unit) Memoria centrale Sottosistema di input/output (I/O) CPU I/O Memoria Calcolatore: organizzazione a bus Il processore o CPU Unità di controllo
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
DettagliFONDAMENTI DI INFORMATICA Lezione n. 10
FONDAMENTI DI INFORMATICA Lezione n. 10 CPU-MEMORIA CICLO PRINCIPALE CPU ARCHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI CONTROLLO In questa lezione viene analizzata l'architettura di base di un sistema
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali
AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop
DettagliIl calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica
Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione
DettagliFONDAMENTI DI INFORMATICA Lezione n. 10
FONDAMENTI DI INFORMATICA Lezione n. 10 CPU-MEMORIA CICLO PRINCIPALE CPU ARCHITETTURA BASE UNITÀ DI ESECUZIONE E UNITÀ DI CONTROLLO In questa lezione viene analizzata l'architettura di base di un sistema
DettagliElementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
I circuiti elettronici capaci di memorizzare un singolo bit sono essenzialmente di due tipi: LATCH FLIP-FLOP. Elementi di memoria Ciascuno di questi circuiti è caratterizzato dalle seguenti proprietà:
DettagliAutoma a Stati Finiti (ASF)
Automa a Stati Finiti (ASF) E una prima astrazione di macchina dotata di memoria che esegue algoritmi Introduce il concetto fondamentale di STATO che informalmente può essere definito come una particolare
DettagliFlip flop: tempificazione latch ed edge-triggered
Corso di Calcolatori Elettronici I A.A. 2010-2011 Flip flop: tempificazione latch ed edge-triggered Lezione 23-26 Università degli Studi di Napoli Federico II Facoltà di Ingegneria I flip flop - 1 Generalità
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliMacchine sequenziali
Macchine sequenziali Dal circuito combinatorio al sequenziale (effetto di una retroazione) x z x j Y i, Rete Comb. Y i-, z h Y i,k M Y i-,k abilitazione a memorizzare M memorizza lo stato La nozione di
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2010-2011 Architettura di un calcolatore: introduzione Lezione 18 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso
DettagliArchitettura del. Calcolatori (1) Calcolatori (2) L architettura di Von Neumann. CPU RAM Memoria I/O. secondaria. bus
Architettura del calcolatore Calcolatori (1) Introdotti all'inizio degli anni 1940 Costruiti assemblano componenti elettronici elementari per memorizzare informazioni ed eseguire programmi informazioni
DettagliL ARCHITETTURA DEI CALCOLATORI. Il processore La memoria centrale La memoria di massa Le periferiche di I/O
L ARCHITETTURA DEI CALCOLATORI Il processore La memoria centrale La memoria di massa Le periferiche di I/O Caratteristiche dell architettura 2 Flessibilità adatta a svolgere diverse tipologie di compiti
DettagliCalcolatori Elettronici B a.a. 2004/2005
Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in
DettagliInformatica B a.a 2005/06 (Meccanici 4 squadra) PhD. Ing. Michele Folgheraiter
Informatica B a.a 2005/06 (Meccanici 4 squadra) Scaglione: da PO a ZZZZ PhD. Ing. Michele Folgheraiter Funzionamento macchina di von Neumann clock Memoria Centrale: Tutta l informazione prima di essere
DettagliI registri A, B, T contengono dati su cui è possibile eseguire operazioni elementari da parte dell ALU;
Il microprocessore La prima e più importante componente della scheda madre è sicuramente il microprocessore, ovvero la cosiddetta CPU (central processing unit). A dire il vero, microprocessore e CPU non
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliMicroelettronica Corso introduttivo di progettazione di sistemi embedded
Microelettronica Corso introduttivo di progettazione di sistemi embedded Organizzazione hardware del processore ARM prof. Stefano Salvatori A.A. 2016/2017 Eccetto dove diversamente specificato, i contenuti
DettagliLinguaggio macchina. 3 tipi di istruzioni macchina. Istruzioni per trasferimento dati. Istruzioni logico/aritmetiche
3 tipi di istruzioni macchina Linguaggio macchina e assembler 1) trasferimento tra RAM e registri di calcolo della CPU 2) operazioni aritmetiche: somma, differenza, moltiplicazione e divisione 3) operazioni
DettagliCapitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
DettagliElementi di informatica
Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come
DettagliArchitettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2012-2013 Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e
DettagliArchitetture Digitali
Corso di Lezione 3 Sintesi RTL Federico Pedersini Laboratorio di (DALab) Dipartimento di Scienze dell Informazione Università degli Studi di Milano Riferimenti bibliografici: [1] F. Fummi, M. Sami, C.
DettagliL architettura del calcolatore (Seconda parte)
L architettura del calcolatore (Seconda parte) Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin ORGANIZZAZIONE DEL CALCOLATORE: RICHIAMI
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliMisure e Sistemi Microelettronici (MSM) Sistemi
Misure e Sistemi Microelettronici (MSM) Sistemi Prof. Stefano Bertazzoni I semestre II emisemestre dal 24-11-08 al 29-01-09 Lunedì ore 13.30 15.45 Giovedì ore 14.00 16.15 Aula 4 NE Aula 2 NE Ricevimento
DettagliARCHITETTURA DI UN ELABORATORE
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchiana di Von Neumann: Non distingueva fra RAM
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 1/8 Sommario! I problemi
DettagliReti Logiche T. Esercizi reti sequenziali sincrone
Reti Logiche T Esercizi reti sequenziali sincrone ESERCIZIO N. Si esegua la sintesi di una rete sequenziale sincrona caratterizzata da un unico segnale di ingresso (X) e da un unico segnale di uscita (Z),
Dettagli6: Macchina di Von Neumann
Data: 8-10-2017 Pag: 6 6: Macchina di Von Neumann 1. Lo Schema di Von Neumann John Von Neumann, un ricercatore che in USA realizzò uno dei primi computer l'eniac: faceva 300 moltiplicazioni al secondo
DettagliLaboratorio di Informatica L-A 1
ARCHITETTURA DI UN ELABORATORE Unità funzionali Ispirata al modello della Macchina di Von Neumann (Princeton, Institute for Advanced Study, anni 40). La macchina di Von Neumann: Non distingueva fra RAM
DettagliCircuiti sequenziali. Circuiti sequenziali e applicazioni
Circuiti sequenziali Circuiti sequenziali e applicazioni Circuiti sequenziali Prima di poter parlare delle memorie è utile dare un accenno ai circuiti sequenziali. Per circuiti sequenziali intendiamo tutti
DettagliRappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliStruttura del calcolatore
Struttura del calcolatore Proprietà: Flessibilità: la stessa macchina può essere utilizzata per compiti differenti, nessuno dei quali è predefinito al momento della costruzione Velocità di elaborazione
DettagliCircuiti sequenziali e latch
Circuiti sequenziali e latch Prof. Alberto Borghese ipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni C.7 & C.8. 1/32 Sommario
DettagliAB=AB. Porte logiche elementari. Livello fisico. Universalità delle porte NAND. Elementi di memoria: flip-flop e registri AA= A. Porta NAND.
1 Elementi di memoria: flip-flop e registri Porte logiche elementari CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II Livello fisico
DettagliReti logiche (2) Circuiti sequenziali
Reti logiche (2) Circuiti sequenziali 1 Un ripasso Algebra booleana: operatori, postulati, identità, operatori funzionalmente completi Circuiti combinatori: tabelle di verità, porte logiche Decodificatore
DettagliCircuiti sequenziali
Circuiti sequenziali - I circuiti sequenziali sono caratterizzati dal fatto che, in un dato istante tn+1 le uscite dipendono dai livelli logici di ingresso nell'istante tn+1 ma anche dagli stati assunti
DettagliEsercitazione 11. Control-Unit. Data-Path
Esercitazione 11 Sommario Unità di controllo cablate 1. Unità di controllo L architettura interna di una CPU può essere modellata attraverso una struttura costituita da 2 unità interagenti: percorso dati
DettagliI Indice. Prefazione. Capitolo 1 Introduzione 1
I Indice Prefazione xi Capitolo 1 Introduzione 1 Capitolo 2 Algebra di Boole e di commutazione 7 2.1 Algebra di Boole.......................... 7 2.1.1 Proprietà dell algebra.................... 9 2.2
DettagliIl Processore: l unità di controllo
Il Processore: l unità di controllo La frequenza con cui vengono eseguiti i cicli di esecuzione è scandita da una componente detta clock Ad ogni impulso di clock la UC esegue un ciclo di esecuzione di
Dettagli