Instruzione Opcode Effetto

Transcript

1 datapath l esecuzione dell istruzione prevede un un numero di di cicli di di clock pari agli agli accessi in in memoria necessari 2 accessi accesso Instruzione Opcode Effetto LDA S 0000 := mem 6 [S] STO S 000 mem 6 [S] := ADD S 000 := + mem 6 [S] SUB S 00 := - mem 6 [S] JMP S 000 := S JGE S 00 if >= 0 := S JNE S 00 if!=0 := S STP 0 stop S. Salvatori - Microelettronica marzo 208 (57)

2 datapath 2 6 S. Salvatori - Microelettronica marzo 208 (58)

3 datapath 2 L'incremento del può essere svolto dalla stessa ALU (più avanti i dettagli) 6 S. Salvatori - Microelettronica marzo 208 (59)

4 datapath 2 6 S. Salvatori - Microelettronica marzo 208 (60)

5 datapath design assunto che l istruzione sia stata caricata, il progetto a livello di datapath prevede due passi fondamentali:. accesso all operando in memoria esce l indirizzo da l operando e l'accumulatore giungono alla ALU il risultato fornito dalla ALU è caricato nell accumulatore stesso oppure il contenuto dell accumulatore è scritto in memoria 2. fetch della nuova istruzione ( o 2 hanno l indirizzo della locazione per la nuova istruzione) il contenuto è incrementato dalla ALU il nuovo valore è salvato in Comunque: inizializzazione (il processore deve iniziare da uno stato noto) input di RESET per esempio: azzerata l uscita della ALU, caricarne poi il valore in S. Salvatori - Microelettronica marzo 208 (6)

6 Progetto a livello RTL (Register Transfer Level) S. Salvatori - Microelettronica marzo 208 (62)

7 Organizzazione RTL MEMrq MEMrq RnW RnW ce ce buffer per la connessione su data-bus Segnali di selezione Segnali di controllo ce ce ALU B ALU B A A Bsel Bsel 0 mux 0 mux segnali di abilitazione per i registri Stabiliamo che il dato venga caricato nel registro in corrispondenza del fronte negativo di clock S. Salvatori - Microelettronica marzo 208 (63)

8 Progetto della logica di controllo Decodifica dell'istruzione corrente; Generare i segnali di controllo all'interno del datapath; Si intuisce che il progetto prevede quello di una FSM: la rappresentazione mediante il diagramma degli stati è superflua vi sono solo due stati: Fetch e Execute solo bit di stato Progetto FSM S. Salvatori - Microelettronica marzo 208 (64)

9 Progetto della FSM ce ce Bsel Bsel 0 mux 0 mux ce ce ALU B ALU A B A Bit di stato Ex/ft: execute = 0 fetch = tabella degli stati: input output instruction Op-code Ex/ft 5 Reset Bsel ce ce MEMrq EX/ft R/nW S. Salvatori - Microelettronica marzo 208 (65)

10 FSM: istruzione LDA S ce ce ce ce ALU B ALU A B A fase di execute preparo memorizz. nell accumulatore Bsel Bsel 0 mux 0 mux instruction input Op-code Ex/ft 5 Reset LDA S x x output Bsel ce ce MEMrq EX/ft R/nW = B La prossima è il fetch dell'istruzione succ. S. Salvatori - Microelettronica marzo 208 (66)

11 FSM: istruzione LDA S ce ce + B B ce ce ALU ALU A A Bsel Bsel 0 mux 0 mux fase di fetch della successiva <- + instruction input Op-code Ex/ft 5 Reset LDA S x x output Bsel ce ce MEMrq EX/ft R/nW B+ preparo memorizzazione dell istruzione S. Salvatori - Microelettronica marzo 208 (67)

12 FSM: istruzione STO S ce ce ce ce R / W ALU B ALU A B A Bsel Bsel 0 mux 0 mux preparo memorizz. in memoria instruction input Op-code Ex/ft 5 Reset output Bsel ce ce MEMrq EX/ft R/nW STO S x x x x 0 STO S x x B+ 0 S. Salvatori - Microelettronica marzo 208 (68)