ESERCIZIO 1 Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTER-STADIO

Transcript

1 ESERCIZIO 1 Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTER-STADIO Sono dati il seguente frammento di codice assemblatore che comincia all indirizzo indicato, e i valori iniziali specificati per alcuni registri. indirizzo codice assemblatore registro contenuto iniziale 0x add $t1, $zero, $a0 a0 0x 005F E371 add $t0, $t0, $t2 t0 0x 000F 4821 lw $t0, ($a0) t2 0x 0003 ABCD Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID lw $t0, ($a0) EX add $t0, $t0, $t2 MEM add $t1, $zero, $a0 WB non di interesse Si noti che le istruzioni precedenti a quelle indicate non hanno modificato il contenuto dei registri riportato. Si chiede di compilare le seguenti Tabelle.

2 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso 0x) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB.WB.MemToReg.WB.MemToReg.WB.MemToReg.WB.RegWrite.WB.RegWrite.WB.RegWrite.PC.PC.PC.Istruzione.(Rs).Rt.R.R.Rd.Imm/offset esteso.alu_out.alu_out.ex.alusrc.zero.datoletto.ex.regdest Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett1 RF.regScritt RF.DatoLetto1 RF.regLett2 RF.daScrivere RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MEM.indirizzo PCSrc MEM.datoScrivere

3 ESERCIZIO 1 variante Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO Dato il seguente frammento di codice assembler che comincia all indirizzo indicato e i valori iniziali specificati per alcuni registri indirizzo codice assemblatore registro contenuto iniziale 0x addi $a0, $a0, 5 $a0 0x 005F E371 add $t1, $zero, $t2 $t0 0x 000F 4821 add $t0, $t0, $t2 $t2 0x 0003 ABCD lw $t0, 0xF000($a0) Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID lw $t0, 0xF000($a0) EX add $t0, $t0, $t2 MEM add $t1, $zero, $t2 WB addi $a0, $a0, 5 Si chiede di compilare le seguenti tabelle.

4 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso 0x, ) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB.WB.MemToReg.WB.MemToReg.WB.MemToReg.WB.RegWrite.WB.RegWrite.WB.RegWrite.PC.PC.PC.Istruzione.(Rs).Rt.R.R.Rd.Imm/offset esteso.alu_out.alu_out.ex.alusrc.zero.datoletto.ex.regdest Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett1 RF.regScritt RF.DatoLetto1 RF.regLett2 RF.daScrivere RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MEM.indirizzo PCSrc MEM.datoScrivere ALUmain_in1 ALUSrc

5 ESERCIZIO 2 - Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO (esempio con conflitto di dato) Dato il seguente frammento di codice assembler che comincia all indirizzo indicato, i valori iniziali specificati per alcuni registri e il contenuto (e relativo indirizzo) di alcune parole della memoria dati indirizzo codice assemblatore registro contenuto iniziale 0x add $t0, $t0, $t2 $a0 0x 000F E371 sw $t0, 0x7002($a0) $t0 0x 000F 4821 add $t1, $t2, $a0 $t2 0x 0003 ABCD indirizzo Memoria dati parola 0x x AAAA x x FFFF x x FFFF x x AAAA FFFF Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID non di interesse EX add $t1, $t2, $a0 MEM sw $t0, 0x7002($a0) WB add $t0, $t0, $t2 Si chiede di compilare le seguenti tabelle e si evidenzi il segnale associato al valore errato che si genera a causa del conflitto di dato e quello associato al valore corretto.

6 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso 0x, ) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB.WB.MemToReg.WB.MemToReg.WB.MemToReg.WB.RegWrite.WB.RegWrite.WB.RegWrite.PC.PC.PC.Istruzione.(Rs).Rt.R.R.Rd.Imm/offset esteso.alu_out.alu_out.ex.alusrc.zero.datoletto.ex.regdest Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett1 RF.regScritt RF.DatoLetto1 RF.regLett2 RF.daScrivere RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MEM.indirizzo RegWrite MEM.datoScrivere ALUmain_in1 ALUmain_in2 ALUSrc MEMWrite MemtoReg

7 ESERCIZIO 3 Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO Dato il seguente frammento di codice assembler che comincia all indirizzo indicato e i valori iniziali specificati per alcuni registri indirizzo codice assemblatore registro contenuto iniziale 0x add $t0, $t0, $t2 $t0 0x 005F E371 beq $t2, $t3, 16 $t2 0x 000F 4821 nop $t3 0x 000F 4821 add $t2, $t0, $t3 Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID add $t2, $t0, $t3 EX nop MEM beq $t2, $t3, 16 WB add $t0, $t0, $t2 Si chiede di compilare le seguenti tabelle.

8 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso 0x, ) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB.WB.MemToReg.WB.MemToReg.WB.MemToReg.WB.RegWrite.WB.RegWrite.WB.RegWrite.PC.PC.PC.Istruzione.(Rs).Rt.R.R.Rd.Imm/offset esteso.alu_out.alu_out.ex.alusrc.zero.datoletto.ex.regdest Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett1 RF.regScritt RF.DatoLetto1 RF.regLett2 RF.daScrivere RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MUXB_in_0 PCSrc MUXB_in_1 ANDbranch_in1 ANDbranch_in2

9 ESERCIZIO 3 VARIANTE Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO Dato il seguente frammento di codice assembler che comincia all indirizzo indicato e i valori iniziali specificati per alcuni registri indirizzo codice assemblatore registro contenuto iniziale 0x add $t0, $t0, $t2 $t0 0x 005F E371 beq $t2, $t3, 32 $t2 0x 000F 4821 nop $t3 0x 000F 4821 add $t2, $t0, $t3 Si consideri il ciclo di clock in cui l esecuzione delle istruzioni nei vari stadi è la seguente: IF non di interesse ID add $t2, $t0, $t3 EX nop MEM beq $t2, $t3, 32 WB add $t0, $t0, $t2 Si chiede di compilare le seguenti tabelle.

10 I campi Istruzione e di tipo NumeroRegistro possono essere indicati in forma simbolica, tutti gli altri in esadecimale, (omettendo il prefisso 0x, ) Segnali all ingresso dei registri di interstadio (subito prima del fronte di SALITA del clock) IF ID EX MEM registro IF/ID registro ID/EX: registro EX/MEM registro MEM/WB.WB.MemToReg.WB.MemToReg.WB.MemToReg.WB.RegWrite.WB.RegWrite.WB.RegWrite.PC.PC.PC.Istruzione.(Rs).Rt.R.R.Rd.Imm/offset esteso.alu_out.alu_out.ex.alusrc.zero.datoletto.ex.regdest Segnali relativi al RF (subito prima del fronte di DISCESA interno al ciclo di clock) RF.regLett1 RF.regScritt RF.DatoLetto1 RF.regLett2 RF.daScrivere RF.DatoLetto2 Segnali di valtre Unità funzionali (subito prima del fronte di SALITA del clock) MUXB_in_0 PCSrc MUXB_in_1 ANDbranch_in1 ANDbranch_in2

11 ESERCIZIO 4 Riferimento: PROCESSORE PIPELINE e CAMPI REGISTRI INTERSTADIO (esempio con stallo) Sono dati il seguente frammento di codice assemblatore che comincia all indirizzo indicato, e i valori iniziali specificati per alcuni registri. indirizzo codice assemblatore registro contenuto 0x add $t0, $t0, $t2 a0 0x 005F E371 sw $t0, ($a0) t0 0x 000F 4821 beq $t2, $t3, 16 t2 0x 0003 ABCD Si consideri l esecuzione delle istruzioni nei vari stadi nei due cicli di clock seguenti: stadio ciclo di clock 3 stadio ciclo di clock 5 IF stallo IF beq $t2, $t3, 16 ID stallo ID sw $t0, ($a0) EX add $t0, $t0, $t2 EX stallo MEM non di interesse MEM stallo WB non di interesse WB add $t0, $t0, $t2 Si chiede di riportare i valori degli ingressi ai campi dei registri inter-stadio (al termine del ciclo), e i valori dei segnali indicati, relativi a varie unità funzionali, nei cicli di clock indicati. ciclo di clock 3 IF registro IF/ID ID registro ID/EX EX registro EX/MEM.PC =.PC =.PC =.istruzione =.tutti i comandi WB, M e EX =.ALU out =.R = IF registro IF/ID ciclo di clock 5 ID registro ID/EX.PC =.PC = MemtoReg =.istruzione =.comandi RegWrite = WB USCITE registro MEM/WB

12 segnali delle unità funzionali ciclo di clock 3 ciclo di clock 5 reg PC = reg PC = RF reg lettura 1 = RF reg lettura 1 = RF reg lettura 2 = RF reg lettura 2 = RF reg scrittura = RF reg scrittura = RF dato da scrivere = RF dato da scrivere =