Architettura dei calcolatori: La gerarchia di memoria Le periferiche di I/O

Transcript

1 Architettura dei calcolatori: La gerarchia di memoria Le periferiche di I/O Architettura dei calcolatori Un calcolatore deve essere in grado di svolgere autonomamente i seguenti compiti: Memorizzare i dati sui quali operare Memorizzare sequenze di istruzioni Eseguire le istruzioni sui dati Controllare il flusso di esecuzione Comunicare con gli utenti e con altri dispositivi Sottosistema di elaborazione Sottosistema di memorizzazione Sottosistema di interfaccia Connessione Prof. C. Silvano Politecnico di Milano 2 Prof. Cristina Silvano Politecnico di Milano 1

2 Caratteristiche dell architettura Flessibilità: adatta a svolgere diverse tipologie di compiti Modularità: ogni componente ha una funzionalità specifica Scalabilità: ogni componente può essere sostituito con uno equivalente Standardizzazione: componenti facilmente sostituibili in caso di malfunzionamento Riduzione dei costi: grazie alla produzione su larga scala Prof. C. Silvano Politecnico di Milano 3 Architettura di riferimento dei calcolatori Prof. C. Silvano Politecnico di Milano 4 Prof. Cristina Silvano Politecnico di Milano 2

3 Architettura di riferimento dei calcolatori (Architettura di Von Neumann ) Elementi principali di un calcolatore: Unità centrale di elaborazione (Central Processing Unit - CPU) o processore Memoria centrale o principale (Main Memory - MM) Interfacce per i dispositivi di Input/Output - I/O: memoria di massa o memoria secondaria (di solito dischi magnetici) periferiche (tastiera, monitor, mouse, modem, stampanti, ecc.) Bus di sistema Bus dati, bus indirizzi, bus di controllo Prof. C. Silvano Politecnico di Milano 5 Esempio: scheda madre (mother board) Processore Interfaccia I/O Memoria Prof. C. Silvano Politecnico di Milano 6 Prof. Cristina Silvano Politecnico di Milano 3

4 Unità centrale di elaborazione (Central Processing Unit - CPU) Unità centrale di elaborazione (Central Processing Unit - CPU) La CPU (o processore) provvede ad eseguire le istruzioni che costituiscono i diversi programmi elaborati dal calcolatore. Le istruzioni, insieme ai dati cui fanno riferimento, si trovano nella memoria principale e vengono trasferite alla CPU passando attraverso il bus. La CPU deve quindi prelevare le istruzioni dalla memoria (fase di fetch) per eseguirle. Prof. C. Silvano Politecnico di Milano 8 Prof. Cristina Silvano Politecnico di Milano 4

5 Unità centrale di elaborazione (Central Processing Unit - CPU) La CPU non è in grado di elaborare direttamente i dati contenuti nella memoria principale, opera su dati che si trovano all interno di appositi elementi di memorizzazione (registri) contenuti all interno della CPU. Il tempo di accesso ai registri interni è circa 10 volte più veloce del tempo di accesso alla memoria principale. Prof. C. Silvano Politecnico di Milano 9 Unità centrale di elaborazione (Central Processing Unit - CPU) Per effettuare un operazione su dati contenuti in memoria, è necessario: Trasferire i dati dalla memoria ai registri del processore. Effettuare l operazione utilizzando i registri. Trasferire il risultato in memoria. Prof. C. Silvano Politecnico di Milano 10 Prof. Cristina Silvano Politecnico di Milano 5

6 Banco di Registri Banco di Registri (Register File) ad accesso rapido, per memorizzare temporaneamente gli operandi usati nelle istruzioni. Il banco di registri contiene n registri ad uso generale: R 0, R 1,, R n-1 General-Purpose Registers Prof. C. Silvano Politecnico di Milano 11 Registri e variabili Il numero dei registri ad uso generale (ad esempio 32 registri da 32 bit ciascuno) non è sufficientemente grande da consentire di memorizzare tutte le variabili di un programma. Ad ogni variabile viene assegnata una locazione di memoria nella quale trasferire il contenuto del registro quando questo deve essere utilizzato per contenere un altra variabile. Prof. C. Silvano Politecnico di Milano 12 Prof. Cristina Silvano Politecnico di Milano 6

7 Architetture LOAD/STORE Architetture LOAD/STORE: gli operandi dell ALU possono provenire soltanto dai registri ad uso generale contenuti nella CPU e non possono provenire dalla memoria. Sono necessarie apposite istruzioni di: caricamento (LOAD) dei dati da memoria ai registri; memorizzazione (STORE) dei dati dai registri alla memoria. Prof. C. Silvano Politecnico di Milano 13 La memoria Prof. C. Silvano Politecnico di Milano 14 Prof. Cristina Silvano Politecnico di Milano 7

8 La memoria Compito principale: contenere istruzioni e dati. Supporto alla CPU: deve fornire alla CPU dati e istruzioni dei programmi in esecuzione il più rapidamente possibile. Archivio: deve consentire di memorizzare dati e istruzioni garantendone la conservazione e la reperibilità anche dopo elevati periodi di tempo. Caratteristiche principali: dimensione complessiva e velocità di accesso. Prof. C. Silvano Politecnico di Milano 15 Diverse esigenze: La memoria velocità per il supporto alla CPU non volatilità ed elevate dimensioni per l archivio. Diverse tecnologie: elettronica: veloce, ma costosa e volatile magnetica e ottica: non volatile ed economica, ma molto lenta. Prof. C. Silvano Politecnico di Milano 16 Prof. Cristina Silvano Politecnico di Milano 8

9 Caratteristiche di una memoria Capacità Misurata in numero di byte (e multipli del byte) che possono essere memorizzati. Volatilità Indica la capacità di conservare i valori memorizzati in modo permanente o meno Velocità Tempo di accesso (quanto tempo passa tra una richiesta e la relativa risposta) Velocità di trasferimento (quanti byte al secondo si possono trasferire). Costo (per bit) Prof. C. Silvano Politecnico di Milano 17 Caratteristiche di una memoria Modalità di accesso diretta (o casuale): il tempo di accesso è indipendente dalla posizione. sequenziale: il tempo di accesso dipende dalla posizione. mista: combinazione dei due casi precedenti. Prof. C. Silvano Politecnico di Milano 18 Prof. Cristina Silvano Politecnico di Milano 9

10 La memoria principale o centrale (Main Memory) Prof. C. Silvano Politecnico di Milano 19 Memoria Principale o Centrale (Main Memory) Memorizza al proprio interno i dati e le istruzioni dei programmi in esecuzione. Memoria ad accesso casuale (RAM Random Access Memory) Tecnologia elettronica: veloce ma volatile e costosa Due eccezioni : ROM (Read Only Memory): elettronica ma permanente e di sola lettura. Flash: elettronica ma permanente e riscrivibile. Prof. C. Silvano Politecnico di Milano 20 Prof. Cristina Silvano Politecnico di Milano 10

11 Memoria RAM e Memoria ROM La memoria RAM (Random Access Memory) permette sia la lettura che la scrittura volatile (i dati memorizzati vengono persi allo spegnimento del calcolatore) usata per memorizzare dati e programmi La memoria ROM (Read Only Memory) permette solo la lettura dei dati persistente (mantiene il suo contenuto anche quando non c è alimentazione) usata per memorizzare il software di sistema Prof. C. Silvano Politecnico di Milano 21 Memoria RAM Nelle RAM ogni locazione può essere raggiunta in un breve e prefissato intervallo di tempo misurato a partire dall istante in cui si specifica l indirizzo desiderato. Nelle RAM il tempo di accesso alla memoria (tempo necessario per accedere ad una parola di memoria) è fisso e indipendente dalla posizione della parola alla quale si vuole accedere. Prof. C. Silvano Politecnico di Milano 22 Prof. Cristina Silvano Politecnico di Milano 11

12 Memoria RAM: SRAM e DRAM Due principali tecnologie di memoria RAM: SRAM (Static Random Access Memory) maggiormente utilizzate per le memorie cache veloci maggiore area fisica costose DRAM (Dynamic Read Only Memory) maggiormente utilizzate per la memoria principale richiedono refresh continuo lente minore area fisica economiche Prof. C. Silvano Politecnico di Milano 23 Memoria principale - DRAM Fino all inizio degli anni 90 la memoria veniva prodotta, acquistata e installata su chip singoli densità variabili da 1 Kbit a 1 Mbit le schede avevano zoccoli vuoti dove inserire altri chip Oggi si monta un gruppo di chip, tipicamente 8 o 16, su una piccola scheda stampata che si vende come unità minima installabile nei PC: SIMM (Single Inline Memory Module) se la fila di connettori si trova da un solo lato della scheda; DIMM (Dual Inline Memory Module) se i connettori si trovano su ambedue i lati della scheda. Prof. C. Silvano Politecnico di Milano 24 Prof. Cristina Silvano Politecnico di Milano 12

13 Organizzazione della memoria I bit nella memoria principale sono raggruppati in celle. Ogni cella è caratterizzata da: un indirizzo, che è un numero che identifica la cella e ne consente l accesso un valore, che è la sequenza di bit memorizzata dalla cella Prof. C. Silvano Politecnico di Milano 25 Organizzazione della memoria Tutte le celle sono formate dallo stesso numero di bit (k bit). Una cella (composta da k bit) è in grado di contenere una qualunque tra 2 k combinazioni diverse di bit. In quasi tutti i calcolatori la cella è composta da k = 8 bit (un byte) Prof. C. Silvano Politecnico di Milano 26 Prof. Cristina Silvano Politecnico di Milano 13

14 Organizzazione della memoria La cella è la più piccola unità di memoria indirizzabile. Ogni cella ha un indirizzo: serve come accesso all informazione contenuta nella cella in una memoria con N celle gli indirizzi vanno da 0 a N-1. Prof. C. Silvano Politecnico di Milano 27 Organizzazione della memoria Le celle (i byte) sono raggruppati in parole (word) composte da n-bit che possono essere letti o scritti dalla CPU con una singola operazione di lettura/scrittura della memoria. Nei calcolatori più recenti la dimensione della parola (n o lunghezza di parola) va da 32 bit a 64 bit (da 4 a 8 Byte). Prof. C. Silvano Politecnico di Milano 28 Prof. Cristina Silvano Politecnico di Milano 14

15 Organizzazione della memoria In genere, la dimensione della parola di memoria coincide con la dimensione dei registri contenuti nella CPU, in modo da poter caricare una parola di memoria in un registro della CPU. Se anche il bus dati è largo come la parola di memoria, le operazioni di load/store avvengono con una singola operazione. Prof. C. Silvano Politecnico di Milano 29 Organizzazione della memoria Gli indirizzi della memoria sono rappresentati come numeri binari. Ogni indirizzo di memoria composto da M-bit consente di indirizzare 2 M celle di memoria Per esempio con 3 bit di indirizzo è possibile indirizzare fino a 8 celle di memoria. Il numero M di bit nell indirizzo determina il numero massimo di celle indirizzabili nella memoria (ed è indipendente dal numero di bit per cella) Prof. C. Silvano Politecnico di Milano 30 Prof. Cristina Silvano Politecnico di Milano 15

16 Organizzazione della memoria Se il MAR è costituito da M bit i 2 M indirizzi (corrispondenti a 2 M celle di memoria) costituiscono lo spazio di indirizzamento del calcolatore (da 0 a 2 M 1). Per esempio: Indirizzo composto da M = 4 bit genera uno spazio di indirizzamento di 2 4 = 16 celle di memoria. Indirizzo composto da M = 32 bit genera uno spazio di indirizzamento di 2 32 o 4G celle di memoria. Prof. C. Silvano Politecnico di Milano 31 Indirizzi nella memoria principale Indirizzo 0 1 i 2 M -1 k-bit b k-1.. b 1 b 0 Cella Cella 0 Cella 1 Cella i Cella2 M -1 Prof. C. Silvano Politecnico di Milano 32 Prof. Cristina Silvano Politecnico di Milano 16

17 Organizzazione della memoria: Esempio 1 Cella composta da k=8 bit (un byte) Ogni cella è in grado di contenere una qualunque tra 2 8 = 256 combinazioni diverse di bit. Parola di memoria composta da una cella (8 bit) Capacità di memoria = 8 parole = 8 x 8 bit = 64 bit (8 Byte) Indirizzo di memoria composto da M=3 bit consente di indirizzare 2 3 = 8 celle = 8 parole Prof. C. Silvano Politecnico di Milano 33 Organizzazione della memoria: Esempio 1 Indirizzo i bit b 7.. b 1 b 0 Cella = Parola Cella 0 Cella 1 Cella i Cella7 Prof. C. Silvano Politecnico di Milano 34 Prof. Cristina Silvano Politecnico di Milano 17

18 Diversa organizzazione della memoria: Esempio 2 Cella composta da k=8 bit (un byte) Parola di memoria composta da 2 celle (16 bit) 4 parole da 16 bit Capacità di memoria = 4 parole = 4 x 16 bit = 64 bit (8 Byte) Indirizzo di memoria composto da M=2 bit consente di indirizzare 2 2 = 4 parole Prof. C. Silvano Politecnico di Milano 35 Diversa organizzazione della memoria: Esempio Indirizzo bit 8-bit 1 Parola = 2 Celle Parola 0 Parola 1 Parola 2 Parola 3 Prof. C. Silvano Politecnico di Milano 36 Prof. Cristina Silvano Politecnico di Milano 18

19 Organizzazione della memoria: Esempio 3 Cella composta da k=8 bit (un byte) Parola di memoria composta da una cella (8 bit) Capacità di memoria = 16 parole = 16 x 8 bit = 128 bit (16 Byte) Indirizzo di memoria composto da M=4 bit consente di indirizzare 2 4 = 16 celle = 16 parole Prof. C. Silvano Politecnico di Milano 37 Organizzazione della memoria: Esempio 3 Indirizzo i bit b 7.. b 1 b 0 Cella = Parola Cella 0 Cella 1 Cella i Cella15 Prof. C. Silvano Politecnico di Milano 38 Prof. Cristina Silvano Politecnico di Milano 19

20 Struttura della memoria: Es. 3 Parola di 8 bit Bus Indirizzi Decodificatore Parola selezionata 16 celle di memoria leggi / scrivi Bus Controllo Bus Dati Dato (letto o da scrivere in memoria) Prof. C. Silvano Politecnico di Milano 39 Memoria Principale La memoria supporta: Operazione di lettura (load) Copia nel Registro Dati (MDR) il contenuto della cella di memoria indirizzata dal Registro Indirizzi (MAR) Operazione di scrittura (store) Copia il contenuto del Registro Dati (MDR) nella cella di memoria indirizzata dal Registro Indirizzi (MAR) Le operazioni avvengono sotto il controllo della CPU La CPU seleziona una particolare cella di memoria ponendo il suo indirizzo nel Registro Indirizzi (MAR) Prof. C. Silvano Politecnico di Milano 40 Prof. Cristina Silvano Politecnico di Milano 20

21 Memoria vs. CPU Le CPU sono sempre state più veloci delle memorie L aumento di integrazione ha consentito di realizzare CPU pipeline e superscalari, molto efficienti e veloci Nelle memorie è aumentata la capacità più che la velocità. Divario delle prestazioni della CPU rispetto alla memoria Prof. C. Silvano Politecnico di Milano Prestazioni 1000 Problema: divario delle prestazioni CPU-memoria Legge di Moore Tempo µproc 60%/anno (2X/1.5anni) Divario delle prestazioni CPU / Memoria (cresce 50% / anno) DRAM DRAM 9%/anno (2X/10 anni) Prof. C. Silvano Politecnico di Milano 42 CPU Prof. Cristina Silvano Politecnico di Milano 21

22 Memoria vs. CPU L accesso alla memoria passa attraverso il bus La frequenza di funzionamento del bus è molto più bassa di quella della CPU. Il bus può essere impegnato ad effettuare trasferimenti controllati da dispositivi di I/O. Prof. C. Silvano Politecnico di Milano 43 Problema: la CPU accede alla memoria attraverso il bus Prof. C. Silvano Politecnico di Milano 44 Prof. Cristina Silvano Politecnico di Milano 22

23 Memoria cache Idea: integrare una memoria cache nel chip della CPU Memoria cache molto veloce (stessa frequenza della CPU) ma piccola e costosa. CPU Banco Registri Cache Prof. C. Silvano Politecnico di Milano 45 Gerarchia di memoria Gerarchia di memoria formata da memoria principale e memoria cache. Memoria centrale (tecnologia DRAM): memoria grande, relativamente lenta, poco costosa ed accessibile tramite il bus Capacità pari a circa 10 unità Tempo di accesso pari a circa 10 unità Memoria cache (tecnologia SRAM): memoria piccola e veloce (integrata nello stesso chip della CPU) ma costosa Capacità pari a circa 1 unità Tempo di accesso pari a circa 1 unità Prof. C. Silvano Politecnico di Milano 46 Prof. Cristina Silvano Politecnico di Milano 23

24 Memoria cache La cache contiene una copia di alcune celle della memoria principale contenenti istruzioni e dati usati più frequentemente. La minima quantità di informazione che può essere presente o assente nella cache è il blocco o cache line. Prof. C. Silvano Politecnico di Milano 47 Memoria cache Strategia di utilizzo: La prima volta che la CPU richiede dei dati alla memoria principale, tali dati vengono caricati anche nella cache. Le volte successive, quando la CPU richiede l accesso ad una cella di memoria, la richiesta va ad entrambe le memorie: Se il dato si trova nella cache, viene passato direttamente alla CPU. Se il dato si trova nella memoria principale, viene anche caricato nella cache e passato alla CPU. Prof. C. Silvano Politecnico di Milano 48 Prof. Cristina Silvano Politecnico di Milano 24

25 Successo nell'accesso alla cache Se il dato richiesto dalla CPU è presente nella cache, si dice che la richiesta ha successo (hit). Registri Cache Memoria Principale Prof. C. Silvano Politecnico di Milano 49 Fallimento nell'accesso alla cache Se il dato non si trova nella cache, si dice che la richiesta fallisce (miss) per trovare il blocco che contiene i dati richiesti, bisogna accedere alla memoria principale. Registri Cache Memoria Principale Prof. C. Silvano Politecnico di Milano 50 Prof. Cristina Silvano Politecnico di Milano 25

26 Fallimento nell'accesso alla cache In caso di fallimento (miss) nell accesso alla cache: stallo della CPU; richiesta del blocco contenente il dato cercato alla memoria principale; copia del dato in cache; ripetizione dell accesso in cache. Prof. C. Silvano Politecnico di Milano 51 Definizioni Hit (successo): il dato richiesto è presente in un blocco della cache (livello superiore della gerarchia). Hit Rate (frequenza di successo): numero di accessi che trovano il dato in cache sul numero totale di accessi a memoria. Hit rate = num. di hit / num. di accessi a memoria Hit Time (tempo di successo): tempo per accedere al dato in cache, che comprende anche il tempo necessario per stabilire se il tentativo di accesso si risolve in un successo o in un fallimento. Prof. C. Silvano Politecnico di Milano 52 Prof. Cristina Silvano Politecnico di Milano 26

27 Definizioni Miss (fallimento): il dato deve essere recuperato dal livello inferiore della gerarchia. Miss Rate (frequenza di fallimento): numero di accessi che non hanno trovato il dato in cache sul numero totale di accessi a memoria. Miss rate = num. di miss / num. di accessi a memoria Hit Rate + Miss Rate = 1 Prof. C. Silvano Politecnico di Milano 53 Il principio di località spaziale Località spaziale: quando si accede ad una cella di memoria di indirizzo A, è molto probabile che gli accessi successivi richiedano celle di memoria che hanno indirizzo vicino ad A. Per esempio: La sequenza di istruzioni di un programma sono memorizzate in locazioni consecutive della memoria. Gli accessi a dati organizzati in vettori sono memorizzate in locazioni consecutive della memoria. Prof. C. Silvano Politecnico di Milano 54 Prof. Cristina Silvano Politecnico di Milano 27

28 Il principio di località temporale Località temporale: quando si accede ad una cella di memoria di indirizzo A, è molto probabile che negli accessi successivi si richieda di nuovo la cella di indirizzo A. Per esempio: Nel riutilizzare istruzioni (e dati) contenuti nei cicli si accede ripetutamente alle stesse locazioni di memoria. Istruzioni vicine tendono a utilizzare le stesse variabili. Prof. C. Silvano Politecnico di Milano 55 Soluzione: sfruttare la località dei riferimenti Diversi approcci a seconda del tipo di località: Località temporale: i dati prelevati dalla memoria principale vengono conservati nella cache il più a lungo possibile. Località spaziale: quando si copia un dato dalla memoria principale alla cache, si copiano anche i dati vicini. E necessario che la dimensione del blocco della cache (cache line) sia un multiplo della dimensione della parola di memoria (per esempio: dimensione blocco 128 bit = 4 parole da 32 bit) Sfruttando la località dei riferimenti, la frequenza di successo (hit rate) nell accesso alla cache può arrivare fino al 95%. Prof. C. Silvano Politecnico di Milano 56 Prof. Cristina Silvano Politecnico di Milano 28

29 Frequenza di successo (hit rate) La frequenza di successo dipende da due caratteristiche: la dimensione dei blocchi (o cache line): un blocco grande permette di sfruttare meglio la località spaziale; il numero di blocchi presenti in cache: se c è spazio per tanti blocchi, un dato resta in cache più a lungo e si può sfruttare meglio la località temporale. Prof. C. Silvano Politecnico di Milano 57 Generalizzazione: gerarchia di memoria su più livelli Prof. C. Silvano Politecnico di Milano 58 Prof. Cristina Silvano Politecnico di Milano 29

30 Obiettivo Migliorare le prestazioni di un calcolatore attraverso una gerarchia di memoria su più livelli in modo da: fornire agli utenti l illusione di poter usufruire di una memoria contemporaneamente grande e veloce Capacità pari a circa quelle della memoria grande Velocità pari a circa quella della memoria veloce fornire la processore i dati alla velocità con cui è in grado di elaborarli. Prof. C. Silvano Politecnico di Milano 59 Soluzione: gerarchia di memoria CPU U Livelli della gerarchia di memoria Livello 0 Livello 1 Incremento del tempo di accesso Livello n Dimensioni della memoria ad ogni livello Prof. C. Silvano Politecnico di Milano 60 Prof. Cristina Silvano Politecnico di Milano 30

31 Soluzione: gerarchia di memoria Utilizzare diversi livelli di memoria, ciascuno di diversa velocità e dimensione, realizzati con tecnologie diverse in modo da ottenere un buon compromesso costo/prestazioni. Obiettivo: fornire all utente una quantità di memoria pari a quella disponibile nella tecnologia più economica, consentendo allo stesso tempo una velocità di accesso pari a quella garantita dalla tecnologia più veloce. Prof. C. Silvano Politecnico di Milano 61 Concetti base Una gerarchia di memoria è composta da più livelli, ma i dati vengono di volta in volta copiati solo tra due livelli adiacenti: livello n e livello n+1 Per esempio: cache e memoria principale La cache (livello superiore n ) è più piccola, veloce e costosa rispetto alla memoria principale (livello inferiore n+1). Prof. C. Silvano Politecnico di Milano 62 Prof. Cristina Silvano Politecnico di Milano 31

32 Concetti base Livello n: memoria piccola, veloce ma costosa Capacità pari a circa 1 unità Tempo di accesso pari a circa 1 unità Livello n+1: memoria grande, lenta e poco costosa Capacità pari a circa 10 unità Tempo di accesso pari a circa 10 unità Prof. C. Silvano Politecnico di Milano 63 Livelli della gerarchia di memoria Livello superiore CPU Registri + veloce + costoso Cache (SRAM) Memoria Principale (DRAM) Dischi Fissi (Hard Disk) Nastri Magnetici e Dischi Ottici + grande Livello inferiore Prof. C. Silvano Politecnico di Milano 64 Prof. Cristina Silvano Politecnico di Milano 32

33 Livelli della gerarchia di memoria CPU Livello superiore Registri + veloce + costoso Cache L1 (SRAM) Cache L2 (SRAM) Memoria Principale (DRAM) Dischi Fissi (Hard Disk) + grande Nastri Magnetici e Dischi Ottici Livello inferiore Prof. C. Silvano Politecnico di Milano 65 Livelli della gerarchia di memoria Registri interni alla CPU (Banco di Registri) molto veloci e realizzati con la stessa tecnologia della CPU stessa stessa frequenza della CPU Cache L1 (SRAM Static RAM) interna alla CPU stessa frequenza della CPU Cache L2 (SRAM Static RAM) esterna alla CPU Memoria principale (DRAM Dynamic RAM) Dischi fissi (Hard Disk) Nastri magnetici e dischi ottici Prof. C. Silvano Politecnico di Milano 66 Prof. Cristina Silvano Politecnico di Milano 33

34 Caratteristiche dei livelli della gerarchia di memoria Prof. C. Silvano Politecnico di Milano 67 Caratteristiche dei livelli della gerarchia di memoria Man mano che ci si sposta verso il basso nella gerarchia cambiano le tecnologie: aumenta la capacità di memorizzazione (memoria più grande) aumenta il tempo di accesso (memoria più lenta) diminuisce il costo per bit (memoria meno costosa) Prof. C. Silvano Politecnico di Milano 68 Prof. Cristina Silvano Politecnico di Milano 34

35 La memoria di massa o secondaria (magnetica) Prof. C. Silvano Politecnico di Milano 69 Memoria di massa o secondaria Memorizza grandi masse di dati. Consente di memorizzare dati in modo non volatile. Non può essere indirizzata direttamente dalla CPU ma attraverso l interfaccia di I/O. Prof. C. Silvano Politecnico di Milano 70 Prof. Cristina Silvano Politecnico di Milano 35

36 Architettura di riferimento dei calcolatori Prof. C. Silvano Politecnico di Milano 71 Memoria di massa o secondaria Memoria principale vs. memoria di massa: la memoria di massa memorizza in modo permanente i programmi e i dati del calcolatore la memoria principale memorizza i programmi in esecuzione e i dati necessari per la loro esecuzione Prof. C. Silvano Politecnico di Milano 72 Prof. Cristina Silvano Politecnico di Milano 36

37 Caratteristiche della memoria di massa Non volatilità I dati memorizzati non si perdono allo spegnimento del calcolatore (perché memorizzati in forma magnetica o ottica anziché elettronica) Grande capacità Capacità maggiore (anche di diversi ordini di grandezza) rispetto alla memoria principale Bassi costi Il costo per bit di una memoria di massa è minore (di diversi ordini di grandezza) rispetto alla memoria principale Maggiori tempi di accesso Tempi di accesso maggiori (di qualche ordine di grandezza) rispetto a quelli della memoria principale Prof. C. Silvano Politecnico di Milano 73 Dischi magnetici I dischi magnetici sono di due tipi principali: Hard disk Floppy disk Prof. C. Silvano Politecnico di Milano 74 Prof. Cristina Silvano Politecnico di Milano 37

38 Dischi magnetici: hard disk Un hard disk consiste in un insieme (da 1 fino a 25) di piatti d alluminio (o di altro materiale) dotati di due facce (ricoperte di materiale ferromagnetico) I piatti ruotano attorno ad un perno centrale. Prof. C. Silvano Politecnico di Milano 75 Struttura di un hard disk Prof. C. Silvano Politecnico di Milano 76 Prof. Cristina Silvano Politecnico di Milano 38

39 Dischi magnetici: hard disk Ogni faccia dispone di una propria testina di lettura/scrittura sospesa sopra la superficie magnetica. Scrittura: il passaggio di corrente positiva o negativa attraverso la testina magnetizza la superficie. Lettura: il passaggio sopra un area magnetizzata induce una corrente positiva o negativa nella testina. Le testine di facce diverse sono collegate rigidamente tra loro e si muovono contemporaneamente. Prof. C. Silvano Politecnico di Milano 77 Dischi magnetici: hard disk Fattore di forma (diametro) sempre più piccolo (consente maggiore densità di integrazione e maggiore velocità di rotazione) 3,5 pollici per sistemi desktop e fino a 1 pollice per sistemi portatili. Prof. C. Silvano Politecnico di Milano 78 Prof. Cristina Silvano Politecnico di Milano 39

40 Dischi magnetici: hard disk Ogni faccia è organizzata in circonferenze concentriche chiamate tracce ( ). Ogni traccia è suddivisa in spicchi di uguale grandezza settori (64-200). Il settore è la più piccola unità che può essere letta/scritta da/su disco (blocco da 512 Byte o 1024 Byte). Un bit corrisponde ad uno stato di polarizzazione (positiva o negativa) del materiale magnetico che costituisce i dischi Prof. C. Silvano Politecnico di Milano 79 Dischi magnetici: hard disk Prof. C. Silvano Politecnico di Milano 80 Prof. Cristina Silvano Politecnico di Milano 40

41 Traccia Traccia (track): sequenza circolare di bit scritta mentre il disco compie una rotazione completa. La larghezza di una traccia dipende dalla dimensione della testina e dall accuratezza con cui la si può posizionare. La densità radiale va da 800 a 2000 tracce per centimetro (5-10 µm per traccia). Tra una traccia e l altra c è un piccolo spazio di separazione (gap). Prof. C. Silvano Politecnico di Milano 81 Settore Settore (sector): parte di una traccia corrispondente a un settore circolare del disco. Un settore contiene 512 Byte di dati, preceduti da un preambolo e seguiti da un codice di correzione degli errori. La densità lineare è di circa Kbit per cm (0,1-0,2 µm per bit). Tra settori consecutivi si trova un piccolo spazio (intersector gap). Prof. C. Silvano Politecnico di Milano 82 Prof. Cristina Silvano Politecnico di Milano 41

42 Formattazione Operazione che predispone tracce e settori per la lettura/scrittura Circa il 15% dello spazio disco si perde in gap, preamboli e codici di correzione degli errori. Prof. C. Silvano Politecnico di Milano 83 Hard disk L insieme delle tracce equidistanti dal centro su piatti diversi è chiamato cilindro. La quantità di dati che possono essere memorizzati per traccia dipende dalla qualità del disco. Solitamente, ogni traccia di un disco contiene la stessa quantità di bit le tracce più esterne memorizzano informazione con densità minore. Prof. C. Silvano Politecnico di Milano 84 Prof. Cristina Silvano Politecnico di Milano 42

43 Hard disk I dati sono letti/scritti mediante la testina. Per leggere/scrivere informazioni sono necessari tre passi: la testina deve essere posizionata sulla traccia corretta; il settore corretto deve passare sotto la testina; i dati devono essere letti/scritti. Prof. C. Silvano Politecnico di Milano 85 Hard disk Tempo di seek: tempo per posizionare la testina sulla traccia corretta. Tempo di rotazione: tempo per raggiungere il settore da trasferire. Tempo di trasferimento: tempo per trasferire l informazione. A questi tempi va aggiunto il tempo per le operazioni dell interfaccia di I/O (controller). Prof. C. Silvano Politecnico di Milano 86 Prof. Cristina Silvano Politecnico di Milano 43

44 Prestazioni dei dischi Tempo di accesso (ms o 10-3 s) Tempo di seek (seek time) tempo necessario alla testina per posizionarsi sulla traccia richiesta; dipende dalla meccanica (tempo medio di seek da 5 a 15 ms, 1 ms per tracce adiacenti) Tempo di rotazione (o latenza) tempo necessario al disco per ruotare fino a portare il dato nella posizione giusta; dipende dalla velocità di rotazione del disco ( RPM tempo medio di rotazione da 2,7 a 5,4 ms). Prof. C. Silvano Politecnico di Milano 87 Prestazioni dei dischi Tempo di trasferimento o Transfer Rate (MBps) Velocità di trasferimento del disco dipende dalla densità di registrazione e dalla velocità di rotazione; un settore di 512 Byte richiede tra 25 e 100 µs (tempo medio di trasferimento da 5 a 20 MBps) Velocità di trasferimento del sistema di controllo (per esempio SCSI vs. EIDE). Prof. C. Silvano Politecnico di Milano 88 Prof. Cristina Silvano Politecnico di Milano 44

45 Dischi magnetici: floppy disk Dischi magnetici di piccola capacità, portatili, usati per trasferire informazioni (file) tra computer diversi Costituiti da un unico disco con due superfici Storicamente ne sono stati creati vari tipi identificati dal loro diametro (3.5, 5.25 e 8 pollici) Oggi sopravvivono solo dischetti da 3.5 (1.44 MByte) Prof. C. Silvano Politecnico di Milano 89 Caratteristiche dei floppy disk Funzioni: distribuzione software; archiviazione dati. Struttura analoga a quella di un disco magnetico: il disco si ferma quando non è operativo; l avvio della rotazione comporta un ritardo di 0.5 sec. Caratteristiche tipiche di un floppy da 3.5 Capacità 1.44 Mbyte Tracce per settori: 80 x 18 RPM = 300 Velocità di trasferimento 500 Kbps Prof. C. Silvano Politecnico di Milano 90 Prof. Cristina Silvano Politecnico di Milano 45

46 Nastri magnetici Nastri di materiale magnetizzabile raccolti su supporti circolari, o in cassette Sul nastro sono tracciate piste orizzontali parallele di solito 9 piste, di cui 8 corrispondono ad un byte e la 9 a è il bit di parità I dati sul nastro sono organizzati in zone contigue dette record, separate da zone prive di informazione (interrecord gap) Prof. C. Silvano Politecnico di Milano 91 Caratteristiche dei nastri magnetici Capacità di diversi GigaByte Accesso sequenziale Molto lenti Basso costo Utili solo per operazioni di salvataggio dei dati (backup) Prof. C. Silvano Politecnico di Milano 92 Prof. Cristina Silvano Politecnico di Milano 46

47 La memoria di massa (ottica) Prof. C. Silvano Politecnico di Milano 93 Dischi ottici Lettura ottica basata sulla riflessione (o sulla mancata riflessione) di un raggio laser. Raggiungono densità di registrazione più alte dei dischi magnetici. Creati in origine per registrare programmi televisivi, usati poi come dispositivi di memoria nei calcolatori. Prof. C. Silvano Politecnico di Milano 94 Prof. Cristina Silvano Politecnico di Milano 47

48 Dischi ottici 1984, CD-ROM (Compact-Disk Read-Only Memory) Capacità di oltre 600 Mbyte e costo inferiore a $1 Velocità di trasferimento: originariamente 150 Kbyte / secondo ( 1X ) OGGI: 12, 16, 24 volte tanto 1984, WORM (Write Once Read Many) Sono dischi ottici scrivibili (una sola volta) Accesso diretto ai settori (capacità Kbyte) 1997, DVD (Digital Video Disk) Evoluzione del CD-ROM Capacità fino a 17 GByte Velocità di trasferimento molto elevata Prof. C. Silvano Politecnico di Milano 95 Dischi ottici La superficie di un disco presenta una successione di tratti disposti secondo un unica traccia a spirale pit: tratto di superficie avvallata land: tratto di superficie liscia riflettono i raggi luminosi in modo diverso Il passaggio pit/land (e land/pit) rappresenta 1, mentre l assenza di variazione rappresenta 0. Prof. C. Silvano Politecnico di Milano 96 Prof. Cristina Silvano Politecnico di Milano 48

49 Dischi ottici Prof. C. Silvano Politecnico di Milano 97 Compact Disk (CD) Proposto nel 1980 (da Philips e Sony) per sostituire i dischi n vinile per la musica. Standard internazionale IS (Libro rosso) Diametro 12 cm, spessore 1.2 mm con un foro di 15 mm in mezzo. Un laser a bassa potenza manda una luce infrarossa (lunghezza d onda di 0.78 µm) sul disco. Velocità lineare costante (120 cm/sec) All interno è di 530 RPM, all esterno deve scendere a 200 RPM Unità diversa da quella a velocità angolare costante usata per gli hard disk 530 RPM sono molto meno dei 7200/15000 RPM degli hard disk Prof. C. Silvano Politecnico di Milano 98 Prof. Cristina Silvano Politecnico di Milano 49

50 CD-ROM Nel 1984 Philips e Sony pubblicano il Libro giallo che definisce lo standard dei CD-ROM (Compact Disc-Read Only Memory). Viene definita la struttura e il formato da utilizzare per memorizzare dati digitali invece che semplice musica. Rispetto ai CD audio i CD-ROM hanno: stesse dimensioni compatibilità dell ottica e della meccanica stesso processo produttivo migliore capacità di correggere errori Il Libro verde (1986) aggiunge grafica e possibilità di mischiare audio, video e dati nello stesso settore. Prof. C. Silvano Politecnico di Milano 99 Caratteristiche dei CD-ROM Velocità base (1X) 75 settori/sec KByte/sec (175.2 in modalità 2) Velocità superiori crescono in proporzione (32X corrisponde a 2400 settori/sec cioè quasi 5MB/sec) Capacità 74 minuti di musica = circa 650 Mbyte 80 minuti di musica = circa 700 Mbyte Tempo di accesso = alcune centinaia di msec Prof. C. Silvano Politecnico di Milano 100 Prof. Cristina Silvano Politecnico di Milano 50

51 CD-R e CD-RW CD Recordable (CD-R) che vengono scritti una sola volta (WORM) Utilizzati per backup, per generazione di master, per distribuzioni in piccole serie, ecc. CD ReWriteable (CD-RW) sono dischi ottici riscrivibili Prof. C. Silvano Politecnico di Milano 101 Digital Versatile Disk (DVD) Rappresentano un evoluzione tecnologica con maggiore densità dei dati: pit più piccoli (0.4 vs. 0.8 µm); spirale più serrata (0.74 vs. 1.6 µm); laser rosso (0.65 vs µm). Caratteristiche dei DVD: Capacità 4.7 GByte (133 minuti di video fullscreen MPEG-2 ad alta risoluzione 720 X 480 con colonna sonora in 8 lingue e sottotitoli in altre 32 lingue. 1X indica 1.4 MB/sec (vs. 150 KB/sec). Prof. C. Silvano Politecnico di Milano 102 Prof. Cristina Silvano Politecnico di Milano 51

52 Diversi formati di DVD Esistono situazioni in cui servono più di 4.7 GByte. Pertanto sono stati definiti quattro formati: Lato unico, strato unico (4.7 GB) Lato unico, strato doppio (8.5 GB) Due lati, strato unico (9.4 GB) Due lati, strato doppio (17 GB) Prof. C. Silvano Politecnico di Milano 103 Gestione dell Input/Output Prof. C. Silvano Politecnico di Milano 104 Prof. Cristina Silvano Politecnico di Milano 52

53 Dispositivi di I/O Un dispositivo di ingresso e/o uscita (periferica) è costituito da due componenti: il dispositivo (device) fisico effettivo (stampante, mouse, video, tastiera, ecc.); un interfaccia di I/O (device controller) che gestisce tutte le operazioni che il dispositivo è in grado di svolgere. L interfaccia di I/O è collegata attraverso il bus di sistema con CPU e memoria principale. L interfaccia di I/O ha il compito di tradurre i segnali interni del calcolatore in un formato comprensibile alla periferica stessa, e viceversa Prof. C. Silvano Politecnico di Milano 105 Dispositivi di I/O Prof. C. Silvano Politecnico di Milano 106 Prof. Cristina Silvano Politecnico di Milano 53

54 Dispositivi di I/O I dispositivi di I/O hanno caratteristiche molto diverse tra loro. Possono essere classificati in base a tre dimensioni: il comportamento: dispositivi di input/output o per la memorizzazione di dati; il modo di interazione: interazione con l uomo o con la macchina; il tasso di trasferimento dati: a che velocità i dati possono essere trasferiti dal dispositivo alla memoria centrale e viceversa (KB/sec.). Anche le memorie di massa (es. unità disco e lettore di CD-ROM) sono considerate periferiche. Prof. C. Silvano Politecnico di Milano 107 Dispositivi di Input Tastiera Mouse Trackball Touch pad Microfono Tavoletta grafica Webcam Penna ottica Scanner Fotocamera digitale Touch Screen Joystick Prof. C. Silvano Politecnico di Milano 108 Prof. Cristina Silvano Politecnico di Milano 54

55 Dispositivi di Output Monitor Stampante Plotter Casse acustiche Cuffie Videoproiettore Prof. C. Silvano Politecnico di Milano 109 Bus di sistema Il bus di sistema costituisce il canale di comunicazione tra le varie componenti di un elaboratore (CPU, memorie ed interfacce di I/O compresa la memoria di massa). Può diventare un collo di bottiglia in quanto le sue prestazioni sono limitate da: lunghezza; numero di dispositivi connessi. Prof. C. Silvano Politecnico di Milano 110 Prof. Cristina Silvano Politecnico di Milano 55

56 Bus di sistema Il bus di sistema è composto da: Bus dati Bus indirizzi Bus di controllo Prof. C. Silvano Politecnico di Milano 111 Bus dati Comprende le linee per trasferire dati e istruzioni da/verso la memoria. Serve per trasferire dati tra Memoria Principale e Registro Dati (MDR) della CPU oppure tra periferiche e CPU/Memoria Principale In generale, la dimensione del bus dati è tale da garantire il trasferimento contemporaneo di una o più parole di memoria. Bus bidirezionale. Prof. C. Silvano Politecnico di Milano 112 Prof. Cristina Silvano Politecnico di Milano 56

57 Bus indirizzi La CPU provvede a trasmettere sul bus indirizzi l indirizzo della parola di memoria da cui prelevare il dato nel caso di lettura dalla memoria, oppure in cui depositarlo nel caso di scrittura nella memoria. Serve per trasmettere il contenuto del Registro Indirizzi (MAR) alla memoria (o ad una periferica) per selezionare l indirizzo da cui prelevare il dato, nel caso di lettura dalla memoria, oppure in cui depositarlo, nel caso di scrittura. Bus unidirezionale Prof. C. Silvano Politecnico di Milano 113 Bus di controllo Comprende le linee dove transitano le informazioni ausiliarie per la corretta definizione delle operazioni da compiere (per esempio lettura oppure scrittura da/verso la memoria) e per la sincronizzazione tra CPU e memoria. Serve anche per inviare i comandi verso una periferica (es. stampa verso l interfaccia della stampante). Prof. C. Silvano Politecnico di Milano 114 Prof. Cristina Silvano Politecnico di Milano 57

58 Bus di sistema Esempio: Operazione di lettura dalla memoria. La CPU fornisce l indirizzo della parola desiderata sul bus indirizzi, quindi viene richiesta l operazione di lettura attivando il bus di controllo. Quando la memoria ha completato la lettura della parola richiesta, il dato viene trasferito sul bus dati e la CPU può prelevarlo ed utilizzarlo nelle sue elaborazioni. Prof. C. Silvano Politecnico di Milano 115 Operazioni di input Un operazione di input è un trasferimento dati dal device alla memoria: Un segnale del bus di controllo indica che in memoria deve essere eseguita una write. Il bus indirizzi contiene l indirizzo di memoria in cui il dato deve essere trasferito. Quando la memoria è pronta, manda un segnale sul bus di controllo al device controller che trasferisce i dati attraverso il bus dati. Prof. C. Silvano Politecnico di Milano 116 Prof. Cristina Silvano Politecnico di Milano 58

59 Operazioni di output Un operazione di output è un trasferimento dati dalla memoria al device: Un segnale del bus di controllo indica che in memoria deve essere eseguita una read. Il bus indirizzi contiene l indirizzo da cui i dati devono essere letti. La memoria accede ai dati da trasferire. La memoria trasferisce i dati al device mediante il bus dati, e segnala al device l avvenuto trasferimento mediante il bus di controllo. Prof. C. Silvano Politecnico di Milano 117 Tipologie di bus Esistono due schemi principali di comunicazione su di un bus: sincrono: dotato di un segnale di sincronizzazione (clock) ed esiste un protocollo di comunicazione scandito dai cicli di clock. Questo tipo di protocollo permette di ottenere bus molto veloci asincrono: non è dotato di segnale di clock. La comunicazione tra due parti avviene mediante un protocollo di handshaking. Prof. C. Silvano Politecnico di Milano 118 Prof. Cristina Silvano Politecnico di Milano 59

60 Utilizzo del bus La comunicazione su un bus deve essere regolata attraverso un protocollo di comunicazione. Vengono introdotti uno o più bus master il cui scopo è quello di controllare l accesso al bus. L architettura più semplice è quella con un unico bus master (la CPU) in cui tutte le comunicazioni vengono mediate dalla CPU stessa. Il principale svantaggio dell architettura con un singolo master è che il master può diventare un collo di bottiglia L alternativa è quella di avere più master e rispettare un protocollo per il loro coordinamento Prof. C. Silvano Politecnico di Milano 119 Arbitraggio del bus Occorre stabilire quale master autorizzare all utilizzo del bus. Ad ogni dispositivo è assegnata una priorità. Il dispositivo che fa richiesta di accesso al bus e che possiede priorità maggiore può accedere al bus. Problema: assicurare la fairness. Prof. C. Silvano Politecnico di Milano 120 Prof. Cristina Silvano Politecnico di Milano 60

61 Come inviare comandi ad un dispositivo di I/O I comandi devono essere inviati al corrispondente device controller Un istruzione di I/O (read,write) in un linguaggio ad alto livello viene trasformata in una serie di comandi per il controller. La trasformazione avviene ad opera del compilatore che traduce l istruzione in una syscall (chiamata al sistema operativo) Prof. C. Silvano Politecnico di Milano 121 Come inviare comandi ad un dispositivo di I/O La comunicazione tra CPU e controller avviene tramite il bus di sistema L interfaccia di I/O (controller) è dotata di registri in cui memorizza: stato della periferica (ad es.: idle, busy, down, ); comando in esecuzione; dati da/verso periferica. Prof. C. Silvano Politecnico di Milano 122 Prof. Cristina Silvano Politecnico di Milano 61

62 Interfaccia di I/O e bus Prof. C. Silvano Politecnico di Milano 123 Device controller Un device controller può quindi essere visto come un processore con ridotte potenzialità Ogni operazione eseguita dal device controller deve essere esplicitamente richiesta dalla CPU Prof. C. Silvano Politecnico di Milano 124 Prof. Cristina Silvano Politecnico di Milano 62

63 Come inviare comandi ad un dispositivo di I/O Per richiedere un operazione di I/O la CPU deve: predisporre il contenuto dei registri del controller a valori predeterminati; avviare il controller stesso. L operazione di predisposizione del controller può avvenire in due modalità: memory-mapped I/O; istruzioni di I/O dedicate. Prof. C. Silvano Politecnico di Milano 125 Memory-mapped I/O I registri dei vari controller sono considerati logicamente come locazioni di memoria centrale, pur essendo fisicamente localizzati all interno del device controller A tali registri vengono assegnati indirizzi a 32 bit Per caricare valori nei registri del controller : sw $rt, indirizzo Per leggere il contenuto dei registri del controller: lw $rt, indirizzo Prof. C. Silvano Politecnico di Milano 126 Prof. Cristina Silvano Politecnico di Milano 63

64 Memory-mapped I/O Sul bus possono quindi transitare sia operazioni indirizzate a memoria centrale che ai controller delle periferiche I controller devono quindi essere dotati di un meccanismo che permetta loro di riconoscere le transazioni ad essi indirizzate Prof. C. Silvano Politecnico di Milano 127 Memory-mapped I/O I controller ascoltano tutti i segnali in transito sul bus (bus snooping) e si attivano solo quando riconoscono sul bus indirizzi un indirizzo corrispondente ad una propria locazione di memoria. Gli indirizzi riservati ai registri dei controller fanno di solito riferimento alla porzione di memoria riservata al sistema operativo e non accessibile quindi ai programmi utente. I programmi utente devono usare il sistema operativo come tramite per accedere a tali indirizzi riservati. Prof. C. Silvano Politecnico di Milano 128 Prof. Cristina Silvano Politecnico di Milano 64

65 Istruzione dedicate Per consentire alla CPU di accedere ai registri dei controller delle periferiche vengono inserite nell insieme delle istruzioni (instruction set) delle istruzioni dedicate alla gestione dell I/O. Queste istruzioni dedicate fanno riferimento esplicitamente al dispositivo interessato all operazione di I/O. Prof. C. Silvano Politecnico di Milano 129 Input/Output (I/O) L I/O può essere gestito in tre modalità: Controllo da programma; Interruzione (interrupt driven); DMA (Direct Memory Access) Prof. C. Silvano Politecnico di Milano 130 Prof. Cristina Silvano Politecnico di Milano 65

66 I/O a controllo da programma Tale tecnica prevede il completo coinvolgimento della CPU nella gestione dell operazione di I/O richiesta. La CPU dopo aver predisposto il controller all esecuzione dell operazione di I/O interroga continuamente il controller per verificare l esito dell operazione. Ad operazione ultimata, la CPU provvede a trasferire il dato (nel caso di operazione di input) o ad eseguire una nuova istruzione. Prof. C. Silvano Politecnico di Milano 131 I/O a controllo da programma La CPU è coinvolta durante tutta l operazione di I/O per svolgere il ruolo di controllore. Il ciclo svolto dalla CPU in attesa che il ready bit assuma un determinato valore è detto busy waiting. Prof. C. Silvano Politecnico di Milano 132 Prof. Cristina Silvano Politecnico di Milano 66

67 I/O a controllo da programma L I/O a controllo da programma è molto semplice ma dispendioso in quanto la CPU spreca tempo nel ciclo di busy-waiting. Tale tecnica non deve essere usata per la gestione di periferiche lente poiché forza la CPU ad operare alla stessa velocità delle periferiche e di conseguenza la potenza di calcolo della CPU viene sprecata. Una miglioramento della tecnica a controllo di programma è la tecnica di polling. Prof. C. Silvano Politecnico di Milano 133 Polling Durante un ciclo di busy-waiting vengono controllate dalla CPU tutte o parte delle periferiche di I/O gestite a controllo da programma. Quando una periferica necessita di un qualche intervento, si soddisfa la richiesta e si prosegue il ciclo di polling. Prof. C. Silvano Politecnico di Milano 134 Prof. Cristina Silvano Politecnico di Milano 67

68 Polling I miglioramenti di prestazioni rispetto al controllo da programma sono limitati. I problemi principali del polling sono: con periferiche lente, un eccessivo spreco di tempo di CPU che per la maggior parte del tempo è occupata nel ciclo di busy waiting. con periferiche veloci, il lavoro svolto dalla CPU è quasi esclusivamente dovuto al trasferimento dati. Prof. C. Silvano Politecnico di Milano 135 I/O interrupt driven Per evitare il busy waiting è necessario introdurre un metodo basato sulla gestione degli interrupt. La CPU predispone il controller ad eseguire l operazione di I/O richiesta da un programma utente (es. read/write) e prosegue la sua computazione disinteressandosi dello svolgimento dell operazione da parte del controller stesso. Il controller esegue il comando inviatogli dalla CPU e quando termina invia un segnale di interrupt alla CPU. La CPU, attraverso una routine di gestione dell interrupt, provvederà a richiamare il driver per gestire l evento di I/O comunicatole. Prof. C. Silvano Politecnico di Milano 136 Prof. Cristina Silvano Politecnico di Milano 68

69 I/O interrupt driven Un interrupt (interruzione) è un meccanismo che consente di interrompere l esecuzione di un programma utente al fine di eseguire una routine di SO. L interrupt (a differenza di eccezioni e trap) non viene causato dall istruzione correntemente in esecuzione ma da un evento esterno generalmente scorrelato rispetto all istruzione stessa. Un segnale di interrupt è un evento asincrono rispetto alle attività correnti della CPU (a differenza di eccezioni e trap che sono eventi sincroni). Prof. C. Silvano Politecnico di Milano 137 I/O interrupt driven Tra il momento in cui termina l invio del comando l controller e la ricezione dell interrupt inviatole dal controller stesso, la CPU è completamente svincolata dall operazione di I/O e può dedicarsi ad altre attività (tipicamente all esecuzione di un altro programma). Il meccanismo interrupt driven però non svincola la CPU dal dover eseguire l operazione di trasferimento dati. Per periferiche veloci, l attività di trasferimento dati è preponderante rispetto al tempo speso in busy waiting Per evitare l intervento della CPU anche durante questa fase, è stato introdotto il DMA. Prof. C. Silvano Politecnico di Milano 138 Prof. Cristina Silvano Politecnico di Milano 69