Appunti del corso di Elettronica applicata e misure.

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Appunti del corso di Elettronica applicata e misure."

Transcript

1 Appunti del corso di Elettronica applicata e misure. Prefazione Prefazione degli studenti Questo documento vuole rappresentare un insieme di appunti di supporto del corso di Elettronica applicata e misure. Il seguente documento è un insieme di appunti del corso di. Si vuol ricordare che tali appunti possono essere affetti da errori e imprecisioni e per questo motivo si richiede di comunicare ai sottoscritti, alle oncle.picsou@icloud.com e cristianocavo@icloud.com, con eventuali correzioni e/o suggerimenti nella stesura, indicando chiaramente il documento a cui si riferisce. In quanto si tratta di un documento di appunti di libera pubblicazione gli autori non si assumono alcuna responsabilità del contenuto. Il testo è stato redatto attraverso l applicativo Pages for Mac; alcuni grafici sono realizzati attraverso il software di calcolo numerico Grapher, alcuni sono stati disegnati a mano tramite il software di disegno a mano libera Penultimate altri ancora sono stati presi direttamente dalle slide disponibili sul portale; per la rappresentazione di alcuni circuiti è stato usato icircuit. Come usare gli appunti. Tali appunti sono stati concepiti in modo tale da essere utilizzati con il supporto delle slide del professore, infatti viene seguita la stessa suddivisione delle lezioni. Il titolo in rosso all inizio di ciascuna lezione rappresenta il titolo della lezione stessa, mentre i vari sottotitoli in rosso nel documento sono associati al numero della pagina della slide di riferimento. Gli appunti sono divisi in base a ciascuna lezione: Misure A. Parte I 1. Oscilloscopio digitale (scritti a mano) 2. Generalità misure (scritti a mano) 3. Stima Incertezze (scritti a mano) F. Parte II 1. Voltmetri digitali 2. Voltmetri AC I

2 Elettronica applicata B. GRUPPO B - Circuiti digitali (scritti a mano) 1. Richiami su circuiti logici (scritti a mano) 2. Parametri dinamici dei Flip Flop (scritti a mano) 3. Circuiti sequenziali (scritti a mano) 4. Logiche programmabili (scritti a mano) 5. Esercitazione 1 (scritti a mano) 6. Comparatori di soglia (scritti a mano) 7. Generatore onda quadra 8. Esercitazione 2 C. Bus e interconnessioni 1. Interconnessioni 2. Modelli a linea di trasmissione 3. Connessioni con linee 4. Cicli di trasferimento base 5. Protocolli di bus 6. Collegamenti seriali 7. Collegamenti seriali sincroni 8. Integrità di segnale D. Sistemi di acquisizione dati (mancante) 1. Integrità di segnale 2. Convertitori D/A 3. Conversione A/D 4. Convertitori pipeline e differenziali 5. Condizionamento del segnale 6. Filtri E. Alimentatori e regolatori 1. Circuiti di potenza 2. Sistemi di alimentazione 3. Regolatori a commutazione 4. Altri sistemi di alimentazione 5. Esercizi 5: regolatori lin e SW. Prefazione II

3 Gruppo lezioni C5 Modelli a linea di trasmissione 1, 2. Protocolli di bus In tale gruppo di lezioni verranno spiegati cosa sono e come funzionano i bus. Si parlerà di: 1. indirizzamento; 2. arbitraggio; 3. parametri di prestazioni; 4. trasferimenti Source Synchronous; 5. trasferimenti DDR. Le tecniche di indirizzamento verranno studiate sul modello di sistemi a singolo master. Si parlerà dell allocazione del canale (per sistemi multi master), osservando meccanismi e tecniche di base per l allocazione. Si argomenteranno le priorità e la loro gestione, la starvation e la fairness. Si imparerà a fare un analisi e fare dei miglioramenti delle prestazioni di un bus e si studieranno due tipi di trasferimento: Source Synchtonous e Double Data Rate (DDR). I riferimenti bibliografici sono: D. Del Corso: Elettronica per Telecomunicazioni: cap. 5.4; M. Zamboni: Elettronica dei sistemi di interconnessione, cap I servizi forniti dal livello di ciclo Le unità di informazione vengono indicate con INF. Una INF può rappresentare un byte, una word e via dicendo. Il livello di ciclo fornisce servizi su come rispettare le specifiche temporali per la corretta scrittura nel registro di destinazione. Il protocollo è indipendente dal tipo di INF (ADD, DATA, ). L informazione segue un verso. Si dice che l INF proviene da una SOURCE e viene viene immagazzinata o usata da una DESTINATION. I protocolli più avanzati permettono di gestire i trasferimenti asincroni del tipo form 1 to N e from N to M (sono i protocolli a N-partner). In questo corso vedremo solo i protocolli 1 to 1. L operazione a livello di ciclo può essere READ o WRITE e come già detto nella C3 per fornire i servizi occorrono energia e tempo. 4. Definizione di transazione Una transazione è una sequenza di uno o più cicli che trasferiscono elementi di informazione con un significato definito (INF = dati, vettore di priorità, indirizzi, ). Gli attori del livello transazione sono il Master e lo Slave. Attraverso gli attori (Master e Slave) possiamo definire la prima operazione da eseguire per trasferire dell'informazione. Sta di fatto che prima di trasferire dell'informazione da un punto A a un punto B bisogni definire chi è il Master e chi è lo slave in modo tale da definire con precisione il ruolo. Su questa base si può in seguito stabilire che le tipologie di protocollo è meglio usare. 1 di 15

4 5. The point-to-point systems Il trasferimento avviene da un singolo modulo ad un altro singolo modulo. La conversazione è duale e unidirezionale. I due elementi in gioco ovviamente possono essere un Master e uno Slave. Tra il master e lo slave devono essere definiti a priori. Si definiscono due tipologie di sistemi chiamati puntopunto. Quando si parla di ciclo di scrittura ci si riferisce a un sistema in cui abbiamo il master che prende l'iniziativa e che invia l'informazione allo slave. In questo caso chi ha il controllo chiede all'altro di scrivere dell'informazione da qualche parte. Si parla invece di lettura quando l'informazione viene trasferita dal modulo slave al modulo master. Invece in questo caso si al controllo vuole avere dell'informazione che ha l'altro modulo. 6. The multi-point systems (bus) Più di due unità utilizzano uno stesso canale fisico. Tale canale allora prende il nome di bus. A grandi linee, ciò che avviene in un bus è questo: 1. vengono definiti il master e lo slave; 2. solo dopo la precedente definizione è possibile effettuare un trasferimento. Al termine del trasferimento deve essere eseguita da capo tale sequenza. Il modello point-to-point è un modello in cui troviamo un modulo che viene definito come modulo master ed un modulo che viene definito come slave. In questo scenario l'informazione viaggia da un modulo ad un altro modulo e non esistono altri modulo che possono leggere tale informazione. Tuttavia esistono altri modelli come il modello multi-punto in cui un modulo inviare un messaggio e sebbene solamente un solo modulo debba leggere quell'informazione gli altri moduli in qualche maniera possono leggere quell'informazione sebbene non sia indirizzata loro. Si può pensare a una rete di Internet in cui tanti computer sono collegati a una stessa rete locale e desiderano parlare tra di loro, per far ciò o si utilizza il livello 3 con il protocollo IP oppure si può utilizzare il livello due con l'indirizzamento MAC. "Tuttavia si può in qualche modo superare il sistema multi-punto, mettendo ogni singolo modulo in comunicazione con i restanti moduli o con una sottorete di tali moduli, in questo modo si avrebbe o un grafico completo oppure un qualcosa che arriva molto vicino a una topologia ad anello o a stella attiva o passiva. Tuttavia si capisce bene che con questi ultimi modelli (stella attiva o passiva, struttura ad anello, o un grafico completo o quasi completo) l'informazione potrebbe circolare da un modulo ad un altro modulo con altri protocolli e sarebbe simile al collegamento punto-punto. Tuttavia si vuole avere un unico grosso conduttore in cui i segnali passano di tutti i moduli. Pertanto si è creato il sistema multi-punto." nei sistemi multi-punto ogni volta che si vuole trasferire un'informazione si deve decidere chi è il master e si è lo slave. 2 di 15

5 7. I sistemi a bus Nei sistemi a bus è possibile modificare la configurazione rimuovendo e/o aggiungendo moduli; quando è possibile fare ciò si parla di sistema modulare aperto. In un sistema a bus tutte le unità devono seguire le stesse regole per eseguire un corretto trasferimento dell informazione. Tali regole, come ben si sa, sono definite dai protocolli. Si definiscono sistemi modulari poiché si può modellare (aggiungere o togliere schede) il sistema stesso. Si analizzano ora i parametri di interfaccia di un bus: struttura fisico-elettrica (connettore, formati, livelli, ); tipo di bus, prestazioni, dimensioni, larghezza delle transazioni (protocollo);. 8. Confronto tra point-to-point (MS only) e multi-point (bus) Si fa ora un confronto tra un sistema dalla comunicazione di tipo duale, cioè che in una conversazione si hanno solo un master e uno slave (il resto temporaneamente non esiste) e tra i sistemi multi-point o bus. Nei collegamenti point-to-point: 1. sono necessarie più porte di connessione su ciascun modulo; 2. i canali che connettono i vari dispositivi sono ciascuno per sé, nel senso che ci sono tanti canali per un modulo tanti quanti sono i moduli cui tale modulo deve essere connesso (le condizioni operative sono ben definite o fisse); 3. è richiesto il routine per la comunicazione tra varie coppie dell unità; 4. in tali sistemi le prestazioni sono teoricamente molto elevate. Nei sistemi a bus: 1. ciascuna porta del dispositivo è connessa ad un unico canale che è connesso con tutto il resto dei dispositivi; 2.le condizioni elettriche sono variabili (sono legate al numero di schede); 3.è richiesto un meccanismo di selezione, deselezione e gestione degli attori (indirizzamento del master e degli slaves); 4.tale sistema è più efficiente dal punto di vista della modularità. In questa figura si ha un grafo (in alto) il e un collegamento a bus (in basso). Poiché il grafo è completo, si possono eseguire molte operazioni contemporaneamente tra diversi moduli. Ad esempio il modulo A può inviare informazioni ad un altro modulo mentre il modulo B contemporaneamente invia altre informazioni a un altro modulo. Tutto questo avviene contemporaneamente poiché i BUS non sono collegati ossia sono scollegati l'uno all'altro (frecce rosse). Mentre nella figura di sotto, poiché si tratta di un bus condiviso con più moduli allora si può avere una e una sola operazione fatta alla volta poiché se avessimo più operazioni fatte contemporaneamente avremmo un conflitto e quindi più nessun modulo sarebbe in grado di riconoscere l'esatta informazione e riceverebbe una scorretta informazione. 3 di 15

6 I collegamenti possono essere o di tipo point-to-point oppure di tipo bus. Con la prima tipologia di collegamento abbiamo i seguenti vantaggi: possiamo mandare informazione quando vogliamo (non abbiamo tempi di attesa in altre parole non ci sono moduli che stanno mandando dell'informazione). Si può andare alla massima velocità possibile fintanto che il modulo che riceve l'informazione possa effettivamente leggerla e fintanto che il canale sia in grado di reggere la velocità. Per quanto riguarda la seconda tipologia abbiamo come vantaggio la massima modularità tuttavia ogni volta che si vuole inviare un'informazione bisogna aspettare di avere il mezzo fisico (bus) per poter inviare informazione, sebbene si possono aggiungere o togliere moduli a piacimento si ha condizioni elettriche molto più difficile da progettare rispetto alla tipologia precedentemente descritta (punto-punto). 9. Protocolli di transazione Nei sistemi multipunto (cioè a bus) sono richiesti cicli specifici per selezionale le unità partecipanti. Non si tratta dei cicli di lettura e di scrittura, ma si tratta di cicli appositi per la selezione degli attori. Il ciclo per la selezione del Master si chiama ciclo di allocazione (del canale). Il ciclo per la selezione dello Slave si chiama ciclo di indirizzamento. Il trasferimento vero e proprio non può essere eseguito prima che non si siano conclusi l allocazione e l indirizzamento. Quindi, condizione necessaria e sufficiente per iniziare un ciclo di WRITE o di READ è quella che si siano conclusi l allocazione e l indirizzamento. La di è la sequenza operazioni seguente: 10. I sistemi a singolo master - multislave In tali sistemi il master è univoco e lo deve essere selezionato con un ciclo di indirizzamento: In questo sistema abbiamo un solo modulo che è definito come master e quindi può prendere l'iniziativa. Invece abbiamo piùmoduli che sono definiti come slave. Il MASTER seleziona con un'operazione di indirizzamento uno e un solo modulo (slave). Tutti gli altri moduli (che sono rimasti e quindi sono denominati come slave) vengono visti dal sistema come moduli inesistenti ossia ad un collegamento sulla rete a tristate. Quindi questi ultimi moduli ci sono ma non ci sono. 4 di 15

7 11. La struttura delle unità slave Qui sono elencate le funzionalità e le caratteristiche degli slave. Uno slave, ricevuto un indirizzo dal master, deve saperlo riconoscere; per poter fare il riconoscimento deve possedere comparatori, decoder, logica a porte e altro. Lo slave deve saper gestire temporizzazioni e controllo sui segnale interni a lui stesso (che lui stesso genera) e deve saper gestire la sincronizzazione (handshake) e i buffer di dati degli altri dispositivi sul bus. Lo slave ha un nucleo interno, chiamato core, nel quale si trovano i registri, la memoria, le unità operative,. Nota: il buffer di dati è sostanzialmente una coda di INF e i driver e receiver devono essere adeguati per la gestione di tale code imprimenti un carico unitario verso il bus. 12. Lo schema a blocchi delle unità slaves: In primo luogo il modulo che comanda (master) immette sul bus un indirizzo il quale deve essere conosciuto dal modulo slave attraverso dei decodificatori di indirizzo. In seguito attraverso segnali di controllo e quindi di temporizzazione in due moduli riescono a inviarsi informazioni attraverso opportuni componenti che possono essere descritti come (nella figura ) data e buffer di dati. Il buffer è un insieme di cavi che sono collegati a tutti gli slave con il master. Poiché solo un modulo (slave) deve poter leggere il dato che viene inserito nel bus, si usa una porta 3S (tristate) in modo tale che quel modulo possa essere " scollegato" dalla rete quando un altro modulo deve prelevare delle informazioni dalla rete che gli sono state inviate dal master. 13. Le tecniche di indirizzamento Selezione di codifica: in questo metodo si manda sul bus un indirizzo ( ) che punta a una cella di memoria o a un periferico. Con questa metodologia si può avere molti moduli attaccati ad uno stesso bus in modo tale da poterli indirizzare attraverso " pochi" bit o meglio dire con un numero di bit inferiore rispetto alla selezione decodificata. Con la selezione di codifica ogni singolo modulo deve avere al suo interno un sistema per capire se l'indirizzo è il suo (e quindi il modulo si deve attivare) oppure non è il suo indirizzo (e quindi il modulo non si deve attivare). Questo implica che i moduli abbiano al loro interno un decodificatore il quale decodifica l'indirizzo e questo implica un rallentamento del modulo stesso. Selezione di decodifica: con questo metodo si manda sul bus un indirizzo che punta direttamente ad una cella di memoria. Poiché si utilizzano una sequenza di zeri con un solo uno (ad esempio: ) si può capire che con questa seconda metodologia può operare (comunicare, indirizzare) pochi moduli poiché l'indirizzo punta direttamente al modulo in questione senza passare dal decodificatore del modulo stesso. Ad esempio se si considera l'indirizzo i moduli che tale indirizzo può indirizzare sono cinque poiché i bit sono cinque (quattro zeri ed un uno). Se invece si fosse utilizzato questa sequenza 01 si avrebbe solamente due moduli che si possono indirizzar. In particolare se abbiamo 5 di 15

8 la seguente completa lista di indirizzi: 10000,01000,00100,00010,00001, possiamo facilmente intuire che solamente il modulo che ha l'uno può essere attivo mentre i restanti sono non attivi. Questa seconda metodologia è molto più veloce rispetto alla precedente poiché non si utilizzano i moduli decodificatori all'interno del modo stesso. Tuttavia è molto più onerosa per quanto riguarda la cablatura o il partito stesso di informazioni e bisogni inviare e quindi si può utilizzare questa seconda soluzione solamente all'interno di processori o di strutture che hanno pochi elementi che bisogna indirizzare. La selezione del master e dello slave da parte del bus può essere eseguita in modo codificato o in modo decodificato. Nella modalità codificata si hanno N bit per selezionare un solo elemento tra i 2 N che sono presenti connessi nel bus. Si selezionano le celle di memoria e i periferici (nota: ciascun periferico è identificato tramite un indirizzo). Nella modalità decodificata con M bit si possono selezionare 1 o più tra M elementi, cioè l indirizzamento è di tipo diretto e le celle di memoria vengono selezionate dopo il decoder di indirizzo. Si possono fare due tipi di indirizzamento: uno logico e uno geografico (posizionale). Indirizzamento logico. Nell indirizzamento di tipo logico la selezione dipende dal nome dello slave (che è di tipo logico) come memoria, registri,. Indirizzamento geografico. In tale strategia la selezione viene fatta dipendere dalla posizione del connettore; la selezione viene usata per determinare la configurazione e identificare le schede all avvio del sistema. Indirizzamento logico e indirizzamento geografico: nel indirizzamento geografico si va a indirizzare schede o componenti che effettivamente, fisicamente stanno in una posizione. Ad esempio se si prende un bus di computer, all'accensione del computer stesso la macchina chiede se nella posizione (geografica) c'è una scheda e se la risposta è sì allora la macchina richiede una scheda l'indirizzo logico per poter in futuro comunicare. Integrando il ragionamento si può dire che il computer chiede se nella posizione numero uno c'è una scheda che la risposta è negativa allora la macchina prosegue l'interrogazione alla seconda posizione ovvero alla seconda scheda. Se quest'ultima ad esempio risponde positivamente (ossia dice che effettivamente esiste) allora la macchina gli chiede l'indirizzo logico. E così facendo si era con il ragionamento. In soldoni indirizzamento geografico è l'indirizzo dove sta la scheda e non importa qualsiasi altro indirizzo. Nella vita comune si potrebbe dire che l'inizio geografico sono le coordinate geografiche di dove uno abita, mentre indirizzamento logico è un indirizzo fittizio per identificare non tanto la posizione ma quanto il chi deve avere una determinata informazione (ad esempio per gli esseri umani il codice fiscale che è univoco ma non indica la posizione in cui ci troviamo o dove abitiamo). 14. L indirizzamento logico e geografico Il modo di indirizzamento codificato asserisce che lo slave viene selezionato da un codice a più bit (indirizzo). In quello lineare invece lo slave viene selezionato da un singolo bit (quindi con un unico ciclo è possibile selezionare più slave tra coloro che sono ON o OFF). L indirizzamento di tipo logico preveder l uso di un indirizzo che è indipendente dalla posizione dello slave sul backplane (non è rilevante sapere se lo slave si trova nella motherboard, se è una cella di memoria della ram, se è una periferica esterna, ). L indirizzo di questo tipo è quindi cablato o programmato sulla piastra. L indirizzamento geografico è invece caratterizzato da indirizzi degli slavi che indicano la loro posizione nel sistema elettronico (più precisamente, la loro posizione nel bus), l indirizzo di questo 6 di 15

9 tipo è quindi cablato nel connettore. È una strategia poco adatta per eseguire una selezione tra più unità. Nota: lineare = codificato. 15. Protocolli di bus Si studiano e analizzano qui le varie tecniche di indirizzamento (sistemi a singolo master). L allocazione (ciclo di allocaizone) del canale nei sistemi multimaster è un operazione necessaria quanto delicata. Ci sono precisi meccanismi alla base di tale ciclo come la testine delle priorità, la starvation e la fairness. Conoscendo questi meccanismi diventa possibile poter fare un analisi attenta delle prestazioni di un bus e di conseguenza applicare delle tecniche che portino a un miglioramento di tali prestazioni qualora sia possibile. Si esaminareanno i trasferimenti di due tipi: - source synchronous; - double data rate (DDR). Nota: per convenzione, nelle raffigurazioni si preferisce indicare il master come una figura tonda e lo slave come una figura quadrata. 16. Sistemi multimaster: chi usa il bus? Nei sistemi multimaster-multislave è necessario identificare la coppia master/slave (MS) che partecipa alle operazioni. L operazione di allocazione è quella di identificazione del master (viene chiamata anche arbitraggio, poiché è un operazione che può essere eseguita da un dispositivo, se c è, che fa da arbitro per tali operazioni): 17. Tecniche di allocazione Le principali tecniche di allocazione sono tre: token passing, collision detecting e arbitrazione. Prima di parlare di queste tecniche è bene definire prima un fenomeno che deve essere assolutamente evitato: la collisione. La collisione è semplicemente quando sul bus si hanno contemporaneamente due o più masters. Le tecniche di allocazione, se ben fatte, permettono di evitare facilmente questo problema. La collisione è quando due oggetti cercano di fare operazioni su una singolo risorsa.ed è una cosa da evitare e quindi esistono meccaniscmi per evitare questo problema. Di base esistono tre strategie per evitare le collisioni, poi per ciascuna di essere esistono molte varianti. Token Passing. Il token passing cosiste nell uso di un gettone unico che viene passato tra i vari dispositivi, è un po come se si giocasse in modalità Canaglia in Syphon Filter. Il master è quello che al momento possiede il gettone e diventa la canaglia, quando un altro dispositivo killa il master ne ruba il gettone diventando a sua volta la nuova canaglia. In tale strategia non vengono valutate le richieste effettuate da vari dispositivi: ognuno per sè. Collision detecting. Non si tratta propriamente di una tecnica di allocazione, ma permette di rilevare se ci sono collisioni ed eventualmente trovare una soluzione al problema. Si utilizza un segnale di GRANT che viene inviato a tutti quelli che richiedono l uso del bus e tramite questo segnale di GRANT è 7 di 15

10 possibile capire se ci potrà essere una collisione, allora si riparte con un nuovo segnale di GRANT fino a quando il dispositivo che fa la richiesta non diventa singolare. Si procede quindi a tentativi. In questa seconda tecnica, si può pensare a una sala di riunione in cui tante persone desiderano parlare. Se una persona sta già parlando di un'altra desidera parlare prima di parlare ascolta (vede) se la linea (bus o la risorsa) è disponibile. Se tale risorsa è disponibile allora può incominciare a parlare ossia a trasmettere informazioni. Se invece tale risorsa non è disponibile allora aspetta un intervallo tempo prima di riprovare. Se invece di due persone iniziò a parlare contemporaneamente ad un certo punto si accorgeranno che quello che sto dicendo è sbagliato o meglio dire c'è una sovrapposizione di informazioni e quindi queste 2 persone smetteranno di parlare e dopo un intervallo di tempo sia esso casuale che non casuale ricominceranno a riprovare. Arbitrazione. Tale meccanismo effettua una valutazione delle REQUESTS dei vari moduli sul bus e viene emesso un solo GRANT; in tal modo non si ha alcuna collisione. L accesso al bus è di tipo deterministico e quindi i parametri sono controllabili. Questo è quello più usato nei bus. Questa è la tecnica più utilizzata,poiché permette ad un arbitro di gestire le varie richieste provenienti dai vari moduli e di scegliere quale modulo alla priorità maggiore. Inoltre bypassiamo il problema della collisione ossia non c'è il problema di due moduli possono collidere poiché entrambi sono arbitrati da un arbitro. Questa tecnica non prevediamo nemmeno il tempo di aspettare che il token passi da un modulo ad un altro i quali o il quale non ha niente da dire e questo passaggio rallenta il sistema. Con la tecnica dell'arbitrazione si ovvia questo problema. 18. Esempi di gestione del canale Nota: il segnale di GRANT è proprio il gettone di cui si è parlato nel token passing. Quando in un gruppo di più persone ci sono almeno due o più persone che parlano contemporaneamente non va bene. Idem nei sistemi a bus. Le collisioni vanno evitate. Le varie tecniche propongono soluzioni differenti per situazioni differenti. Quando i partecipanti (moduli sul bus) sono in numero relativamente piccolo si parla di riunione; si possono usare le tecniche come il token passing e la connessione a parlare è indipendente dalla richiesta (può essere rifiutata o accettata). Quando il gruppo non è regolato, è possibile prendere la parola solo quando nessuno sta parlando; in tal caso la possibilità di collisione aumenta, ma si può comunque evitare con un GRANT a tentativi (CSMA-CD, ovvero: Case Sensitive Multiplex Access Collision Detecticting). Quando il gruppo invece è ben gestito e modulare, c è la presenza di un arbitro. Tale arbitro riceve le richieste a parlare e provvede a gestirle in base alle priorità e invierà un solo GRANT alla volta. Non si ha nessuna collisione ed è possibile regolare l arbitro per cui l accesso al bus è di tipo deterministico. 19. Politiche di arbitraggio Come spiegato prima, l arbitro può gestire, secondo precisi criteri, le richieste per parlare effettuate dai moduli presenti sul bus. Tale argomento viene denotato come politiche di arbitraggio del bus. Le richieste possono essere gestite con politiche diverse, per esempio in base a priorità temporali o logiche. 8 di 15

11 Se uso un arbitraggio di tipo temporale, posso incorrere nel seguente problema: due richieste arrivano contemporaneamente quindi è impossibile determinare chi è arrivato prima e chi è arrivato dopo. Queste due richieste potranno essere arrivate non propriamente contemporaneamente ma così vicine si è impossibile determinare la sequenza giusta temporale. Se invece l'utilizzo le priorità potrei sempre servire un processo che è a priorità maggiore rispetto ad altri. Di conseguenza in continuazione le risorse sarà ricordate tale processo e quindi mai a processi con priorità bassa. Le priorità di tipo temporale sono note come FCFS (First Come First Served), i moduli vengono accontentati in base a una coda di tipo temporale, appunto. La risoluzione temporale è però limitata e alcuni eventi possono non essere sequenziabili, in tal caso occorre un meccanismo diverso. Nelle priorità di tipo logico le sequenze di richieste ad alta priorità possono bloccare quelle con una priorità più bassa (STARVATION). Questo implica che ogni richiesta viene accompagnata da una INF che ne indica il livello di priorità. Quando si ritenesse necessario garantire il servizio in tempi limitati si parla di FAIRNESS. 20. L arbitraggio di tipo FCFS Segnale di Request = richiesta del modulo per la risorsa. Segnale di GRANT = è la risposta dell'arbrito che dice ora puoi usare la risorsa. Poiché il numero due ha richiesto la risorsa prima dell'uno o quattro e il numero tre ha richiesto la risorsa dopo il numero quattro e via discorrendo l'arbitro poiché utilizza il protocollo di arriva prima viene servito servirà prima (darà la risorsa) al numero due poi al numero 4 e poi al numero 3 e cosi via. 21. L arbitraggio a priorità In questo caso, abbiamo che la richiesta numero uno ha una priorità maggiore rispetto alla richiesta della risorsa numero due. Qui si va dalla priorità più alta che è la numero uno (richiesta numero uno a priorità massima) mentre la richiesta numero quattro a una priorità bassissima ossia la minore. Mentre i restanti numeri 2 e tre sono intermedi rispetto al numero uno e al numero quattro. Quando l'arbitro riceve le richieste (anche in ordine non temporale) darà la risorsa a colui che è a priorità massima quindi se ho delle richieste temporale (2431) servirò con ordine (1234) poiché l'arbitro da la risorsa in ordine di priorità. 9 di 15

12 22. Starvation 23. Arbitraggio con fairness Se uso un criterio a priorità, come si può vedere dall'immagine alcuni potrebbero essere bloccati per un tempo indeterminato poiché l'arbitro a passare sempre per primo i moduli che hanno priorità maggiore e che in continuazione richiedono la risorsa. L'arbitro guarda con dei cicli ecco perchè si accumolano. (vedi C5 24) Con questo protocollo si può dire ai vari moduli e fintanto che non si sono serviti tutti non devono rialzare la mano (non devono rifare una nuova richiesta). Con questo presupposto si parte e tutti i moduli possono alzare la mano ora come si vede in figura il modulo numero due chiedere all'arbitro la risorsa, tuttavia l'arbitro non fotografa quell'istante (poiché fotografa istanti con dei cicli). In seguito il modulo numero 4 desidera la risorsa in seguito si passa al numero 3 e infine al numero uno. A questo punto l'arbitro scatta una fotografia e inizia a dare la risorsa in ordine di priorità: prima al modulo uno poi al modulo numero due poi al numero tre e infine al modulo con priorità minore ossia il numero quattro. In seguito poiché ha servito tutti i moduli i moduli possono di nuovo richiedere la risorsa. Se durante il periodo in cui l'arbitro dava la risorsa un modulo ad esempio il numero uno richiedeva la risorsa l'arbitro non poteva ridare la risorsa a quel modulo. Sebbene tale operazione (che durante quel periodo un modulo richiede di nuovo una risorsa) sia vietata dal protocollo stesso. In questo modo tutti i moduli possono avere la risorsa e non ci sono moduli che debbano aspettare un tempo infinito per avere la risorsa come accadeva che si usava semplicemente il protocollo di priorità. Inoltre non si hanno problemi come accadeva utilizzava il protocollo in cui prendeva come punto di riferimento il tempo. Poiché in quest'ultimo protocollo potevano avere due moduli che richiedevano la stessa risorsa del medesimo momento. 24. Tecniche di abitazione Lo stato delle richiesto può essere congelato e servire le richieste in un momento successivo bloccando l arrivo di nuove richieste. Quando tutte le richieste in coda sono state servite si può ripristinare l accettazione di nuove richieste e memorizzare una nuova coda simile alla precedente. Ripetendo così la sequenza. 10 di 15

13 25. Circuiti di abitazione Nei circuiti di arbitrazione, il circuito di base è un codificatore a priorità e può presentarsi in due differenti topologie: circuito centralizzato o circuito distribuito. Quello centralizzato è caratterizzato da una rete combinatoria di porte AND e può essere effettuato un bloccaggio dai livelli più alti. Quello distribuito viene indicato come daisy chain anche qui, come prima, si tratta di porte and e il bloccaggio può essere ordinato dai livelli superiori. Inoltre tale circuito può avere una codifica o meno indipendentemente se sia di tipo centralizzato o distribuito. Quando si ha un circuito codificato e distribuito può essere: parallelo; seriale; circuito ad autoselezione (basati su wired AND). 26. Circuiti di abitazione: un esempio I circuiti di abitazione possono essere divisi in diverse tipologie, come per esempio: 1. catena di porte con disabilitazione a riporto (codificatore a priorità); 2. circuito centralizzato; 3. circuito distribuito (daisy chain). 27. Sommario della sequenza completa Una sequenza completa per eseguire un ciclo base è caratterizzata da tre operazioni fondamentali: 1. Operazione 1: si inizia con la selezione del master, ovvero con l allocazione del bus tramite tecniche di arbitraggio. 2. Operazione 2: si procede con la selezione dello slave, ovvero con l indirizzamento del bus, in tal modo viene a definirsi un canale virtuale tra master e slave di tipo point-to-point. 3. Operazione 3: la fase finale consiste appunto nello stabilire l effettivo trasferimento di informazioni dal master allo slave. Per avere la massima efficenza bisogna dare tanto tempo al 3 punto mentre bisogna ridure i tempi del 1 e 2 punto. 28. Protocolli di bus: saper valutare le prestazioni Da adesso in poi si osservano tecniche e metodologie per valutare le prestazioni di un bus. 29. Prestazioni di un bus La quantità di informazione che può essere trasferita per mezzo di un bus per unità di tempo viene chiamata throughput o più brevemente di seguito indicata con T. Viene calcolata facilmente come il prodotto tra la larghezza W (in senso di parallelismo) del bus per la velocità S del bus (intesa come cicli al secondo); per esempio, se il ciclo ha la durata tc, allora S = 1 / tc, quindi: T = W S Se bisogna fare comunicare due moduli in una stessa piastra allora si può utilizzare un parallelismo molto intenso anche 100 fili. Tuttavia se devo comunicare due moduli alla distanza molto distante come ad esempio il computer e distano 100 km allora si può anche utilizzare un filo a banda larga ma comunque bisogna utilizzare pochi fili. La durata del ciclo tc dipende dai parametri che descrivono il bus e dal protocollo utilizzato, in particolare: parametri elettrici: ttk, tk; parametri dei moduli: tsu, th, twr, ten, ; tipologia di protocollo, numero di transizioni ad ogni ciclo,. 11 di 15

14 30. Prestazioni dei protocolli I parametri sono già stati definiti e descritti nelle precedenti lezioni; i protocolli influenzano enormemente le prestazioni di un bus. Ricordando le varie tipologiee di protocollo già descritte citiamo: i protocolli sincroni (RD/WR), che hanno una velocità fissa determinata dal dispositivo più lento; il WCS è rappresentato, per esempio, se in un bus tutti i dispositivi tranne uno sono ad elevate prestazioni, tutti i dispositivi avranno la stessa prestazione del dispositivo lento; il tempo di ciclo in scrittura dipende da tk (tempo di skew) mentre il ciclo di lettura dipende solamente dal tempo di trasmissione ttk (nel caso in cui non ci sia pipeline); si hanno solo segnali di strobe; i protocolli asincroni hanno una velocità variabile che viene di volta in volta adeguata ai dispositivi coinvolti nelle operazioni, quindi il tempo di ciclo dipende da ttx sia per il caso RD che WR; si ha un segnale di strobe e uno di ACK (acknowledge). Nota: il protocollo peggiore è quello semisincrono, poiché ad un eventuale WAIT il tempo di attesa è addirittura maggiore del doppio del tempo massimo di trasmissione ttkmax. Il protocollo migliore è quello source synchronous: i segnali di controllo vengono gestiti da entrambe le unità, quindi vengono considerati solamente i ritardi dovuti alla comunicazione e a si segnali necessari per i controlli. 31. Bus multiplati (o multiplexed) Per i bus paralleli, solitamente, indirizzi e dati utilizzano conduttori e piste fisicamente differenti, il driver e i receiver comunicano tra loro tramite piste poste sul backplane e più aumentano i pin dei connettori più aumentano i costi, le risorse, le dimensioni e i consumi energetici. Quando questo diventa un serio problema, si cerca di ridurre il numero di pin e/o conduttori. La soluzione è quella di utilizzare lo stesso conduttore fisico sia per gli indirizzi sia per i dati, cioè indirizzi e dati condividono lo stesso conduttore. Tali tipologie di bus vengono chiamati bus multiplati o bus multiplexed, i dati e gli indirizzi condividono lo stesso canale ma in tempi diversi: occorre anche qui conoscere delle politiche di arbitraggio per la tipologia di INF. 32. Confronto tra bus paralleli e bus multiplexed I bus paralleli sono caratterizzati da conduttori separati per gli indirizzi e per i dati, quindi teoricamente più veloci. Nei bus multiplexed invece i dati e gli indirizzi condividono lo stesso cavo conduttore. Bus paralleli: Bus multiplexed: 12 di 15

15 33. Il miglioramento delle prestazioni È possibile aumentare le prestazioni di un bus a ciclo standard senza aumentare il consumo energetico migliorando la strategia di comunicazione tra i moduli del bus e il loro funzionamento utilizzando un ciclo di tipo DDR. Ciclo standard. due transizioni/ciclo per i segnali di controllo (ma una sola usata per la temporizzazione); banda e consumo legati al numero di transizioni; banda dati minore della banda richiesta per i segnali di controllo: una sola transizione/ciclo rispetto a due. Ciclo DDR (Double Data Rate). usa entrambe le transizioni dei segnali di comando STB/ACK; minor consumo; maggiore velocità; maggiore complessità. 34. DDR: i cicli a due fronti (dual-edge) La tecnologia DDR permette di sfruttare le transizioni (o fronti) non utilizzati, in tal modo tali fronti non vengono sprecati (come avviene nei sistemi a singolo fronte) e quindi si risparmiano consumi e si migliora la velocità. 35. Cicli source synchronous Si tratta della tipologia di bus che permette le prestazioni più elevate. Nei cicli di scrittura i segnali di INF e di STB si spostano nello stesso verso (da master a slave). I parametri di temporizzazione sono due: 1. durata del ciclo tc (o cadenza in cicli al secondo fc calcolata come il reciproco della durata del ciclo); tale durata dipende dallo skew ma non da ttx; 2. latenza dei dati tl (indicata come il tempo di attesa che il master deve aspettare per poter ottenere i dati dal momento che ne fa richeista); tale latenza, al contrario della durata, dipende da ttx ma non dallo skew tk. Grazie a questa strategia è possibile iniziare un nuovo ciclo prema che sia terminato il precedente: altro non è che una tecnica di pipeline ma applicata al trasferimento di segnali. Nei protocolli source su dyncronous, si può utilizzare due tecniche: o quelle di lettura oppure quella di scrittura. In quella lettura il master in via di indirizzo e di formazione di controllo, in seguito la memoria restituirà un dato e un segnale di controllo. tutta questa operazione impiega due tempi di attesa. Mentre si parla infatti di scrittura è rimasta che invia si è indirizzi che i dati e i segnali di controllo, questo implica che il tempo per l'attesa per la memoria è solamente uno tempo di attesa. Questo implica che l'operazione di scrittura è più veloce rispetto all'operazione di lettura. Quindi se si riesce a fare in modo che tutte le operazioni di lettura siano operazioni di scrittura ossia che i segnali di controllo vengono mandati dalla memoria. Questo è a grandi linee quello che succede nelle memorie. Nota: i protocolli source synchronous sono usati per le memorie RAM ad alta velocità (SSTL-2 e successive). 13 di 15

16 36. Trasferimento a blocchetti (burst data transfer) Quando si esegue un programma, la maggior parte dei trasferimenti è di tipo sequenziale ordinato, cioè viene inviato un solo indirizzo e gli indirizzi successivi vengono calcolati in base al primo tramite precise operazioni. È una tecnica efficace quando i dati si presentano in modo ordinato nella memoria, poiché non è necessario richiedere un nuovo indirizzo al termine di ogni ciclo di trasferimento. Con pacchetti di dati molto lunghi si ha un raddoppio della quantità di INF trasferita per unità di tempo. 37. Interfaccia per trasferimenti a blocchi Se si usa un trasferimento a blocchi allora la memoria deve avere un contatore che è settato quando gli anni ma un indirizzo da un modulo master. Tale contatore prenderà il mio indirizzo e incrementerà a questo indirizzo per arrivare a un indirizzo finale. Con questa metodologia si possono eliminare parecchi cicli in cui si doveva mandare alla memoria (ad esempio) l'indirizzo. Con questa antologia si riesce ad andare molto veloce. Agli albori si utilizzava questa tecnologia per andare veloce. Adesso invece è un qualcosa che si utilizza comunemente. 38. I burst data trasnfer nelle memorie DDR Il trasferimento è di tipo DDR a blocchi e source synchronous. Il segnale di strobe per i dati (indicato con DQS) viene pilotato dalla memoria (il cui funzionamento è double edge). La latenza equivale a due periodi di clock. 39. Oltre il source synchronous Quando si utilizza un sistema di tipo source synchronous una lettura SS (source synchronous); i ritardi sono dovuti al tempo richiesto per accedere ai dati. Le prestazioni possono essere migliorate usando una strategia a pipeline. Il parametro chiave per la velocità è il tempo di skew tk; tale tempo di skew si origina dall uso di canali fisici (cavetti) diversi per i due segnali di INF e di STB per cui se si vuole evitare tale skew si deve utilizzare un unico cavetto per entrambi INF e STB. 14 di 15

17 Se si utilizzano due casi un cavo per i segnali di controllo e un cavo per i dati bisogna star attenti che i due segnali non siano troppo disealineati poiché se fosse così ad un certo punto avremo dei comandi che non sono più sincronizzati al dati. Per ovviare a questo motivo si preferisce utilizzare una sola linea di trasmissione e di quella linea di mettere blocchetti di dati che blocchetti di indirizzi o controlli. In sostanza in qualche modo è lo stesso principio delle reti di comunicazione all'interno di Internet in cui dati e indirizzi viaggiano sullo stesso conduttore. 40. Test finale Quando e perché deve essere presente una operazione di indirizzamento? In quali sistemi è necessaria una operazione di arbitrazione? Descrivere il funzionamento di un arbitro di bus. Cosa si intende per prestazioni di un bus? Indicare i parametri che determinano le prestazioni di un bus. Da cosa dipende il tempo di ciclo minimo? Confrontare i tempi minimi di ciclo per protocolli sincroni e asincroni. Descrivere i vantaggi dei protocolli DDR. Quali vantaggi si ottengono con i bus multiplati? Descrivere i vantaggi di transazioni con trasferimento a blocchi. 15 di 15

Page 1. ElapC5 29/10/2013 ELETTRONICA APPLICATA E MISURE 2013 DDC 1. Ingegneria dell Informazione. Lezione C5: protocolli di bus

Page 1. ElapC5 29/10/2013 ELETTRONICA APPLICATA E MISURE 2013 DDC 1. Ingegneria dell Informazione. Lezione C5: protocolli di bus Ingegneria dell Informazione Lezione C5: protocolli di bus ELETTRONIC PPLICT E MISURE Dante DEL CORSO C5 PROTOCOLLI DI» Indirizzamento» rbitraggio» Parametri di prestazioni» Trasferimenti source sync.»

Dettagli

ElapC5 27/10/2014 ELETTRONICA APPLICATA E MISURE 2014 DDC 1. Lezione C5: protocolli di bus. Ingegneria dell Informazione

ElapC5 27/10/2014 ELETTRONICA APPLICATA E MISURE 2014 DDC 1. Lezione C5: protocolli di bus. Ingegneria dell Informazione Ingegneria dell Informazione Lezione C5: protocolli di bus ELETTRONIC PPLICT E MISURE Dante DEL CORSO C5 PROTOCOLLI DI» Indirizzamento» rbitraggio» Parametri di prestazioni» Trasferimenti source sync.»

Dettagli

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 34 - G - 5: Protocollo a livello transazione Esempi di bus reali Interconnessioni 3

Dettagli

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 33 - G - 4: Protocolli di ciclo e di transazione Modello di riferimento per sistemi

Dettagli

verso espandibili eterogenei tempo di accesso tempo di risposta throughput

verso espandibili eterogenei tempo di accesso tempo di risposta throughput I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di

Dettagli

Appunti del corso di Elettronica applicata e misure.

Appunti del corso di Elettronica applicata e misure. Appunti del corso di Elettronica applicata e misure. Prefazione Prefazione degli studenti Questo documento vuole rappresentare un insieme di appunti di supporto del corso di Elettronica applicata e misure.

Dettagli

ELINF - D5 10/10/ /10/ ELINF - D DDC. Lezioni gruppo D (integrità dei segnali) 10/10/ ELINF - D DDC

ELINF - D5 10/10/ /10/ ELINF - D DDC. Lezioni gruppo D (integrità dei segnali) 10/10/ ELINF - D DDC Facoltà dell Informazione Lezione D5 Modulo Elettronica per l informatica D Protocolli D5 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI (rev 20/09/2005 9.0) Transazioni

Dettagli

ETLC2 - B2 12/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 12/05/ ETLC2 - B DDC

ETLC2 - B2 12/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 12/05/ ETLC2 - B DDC Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus

Dettagli

Elettronica per la Telematica - D4 23/03/ /03/ ETLM - D DDC. Lezioni D1, D2, D3 (integrità dei segnali)

Elettronica per la Telematica - D4 23/03/ /03/ ETLM - D DDC. Lezioni D1, D2, D3 (integrità dei segnali) Politecnico di Torino Facoltà dell Informazione Lezione D4 Modulo Elettronica per la Telematica D Protocolli D4 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI (rev

Dettagli

verso espandibili eterogenei tempo di accesso tempo di risposta throughput

verso espandibili eterogenei tempo di accesso tempo di risposta throughput I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di

Dettagli

ElapC4 24/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C4: Cicli di trasferimento

ElapC4 24/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C4: Cicli di trasferimento Ingegneria dell Informazione Lezione C4: Cicli di trasferimento ELETTRONICA ALICATA E MISURE Dante DEL CORSO C4 CICLI BASE DI TRASFERIMENTO» Skew e sincronizzazione» Livelli di protocollo» Cicli sincroni»

Dettagli

Elettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali

Elettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali Elettronica per l informatica 1 Cosa c è nell unità A Unità A: Bus di comunicazione A.1 Architetture di interconnessione A.2 Esempi commerciali 2 Contenuto dell unità A Architetture di interconnessione

Dettagli

Il problema dello I/O e gli Interrupt. Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano

Il problema dello I/O e gli Interrupt. Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano Il problema dello I/O e gli Interrupt Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano Il Calcolatore e le periferiche Periferica Decodifica Indirizzi Circuiti di Controllo Registri

Dettagli

Appunti del corso di Elettronica applicata e misure.

Appunti del corso di Elettronica applicata e misure. Appunti del corso di Elettronica applicata e misure. Prefazione Prefazione degli studenti Questo documento vuole rappresentare un insieme di appunti di supporto del corso di Elettronica applicata e misure.

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 6 Settembre 203

Dettagli

Livello logico digitale bus e memorie

Livello logico digitale bus e memorie Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità

Dettagli

Il Sottosistema di Memoria

Il Sottosistema di Memoria Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità

Dettagli

Il calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica

Il calcolatore. È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica Il calcolatore È un sistema complesso costituito da un numero elevato di componenti. è strutturato in forma gerarchica ogni livello di descrizione è caratterizzato da una struttura rappresentante l organizzazione

Dettagli

SISTEMI ELETTRONICI (Ing Telecomunicazioni, AA )

SISTEMI ELETTRONICI (Ing Telecomunicazioni, AA ) SISTEMI ELETTRONICI (Ing Telecomunicazioni, AA 2005-06) Lezione A0: Introduzione Organizzazione del modulo, obiettivi, materiale didattico, Scomposizione di un sistema complesso in moduli funzionali, Diversi

Dettagli

Università degli Studi di Cassino e del Lazio Meridionale

Università degli Studi di Cassino e del Lazio Meridionale di Cassino e del Lazio Meridionale Corso di Tecnologie per le Memorie Anno Accademico Francesco Tortorella Gerarchia di memoria: vista complessiva Gerarchia di memoria: tecnologie Accesso casuale (random):

Dettagli

Sistemi a microprocessore

Sistemi a microprocessore Sistemi a microprocessore Programma: Segnali analogici e digitali Uso di segnali digitali per la rappresentazione dei numeri interi La memoria e la CPU I programmi in linguaggio macchina La connessione

Dettagli

Le Reti Informatiche

Le Reti Informatiche Le Reti Informatiche modulo 5 Prof. Salvatore Rosta www.byteman.it s.rosta@byteman.it 1 Rete Ethernet di Prova: 1 Ogni computer inserito nella rete contiene almeno una scheda di interfaccia Ethernet. I

Dettagli

Esame di INFORMATICA ARCHITETTURA DI VON NEUMANN. Lezione 4 ARCHITETTURA DI VON NEUMANN

Esame di INFORMATICA ARCHITETTURA DI VON NEUMANN. Lezione 4 ARCHITETTURA DI VON NEUMANN Università degli Studi di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA A.A. 2008/09 Lezione 4 ARCHITETTURA DI VON NEUMANN Anni 40 i dati e i programmi che descrivono come elaborare i dati possono

Dettagli

Il Sottosistema di Memoria

Il Sottosistema di Memoria Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito

Dettagli

Componenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni

Componenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria

Dettagli

UNDICESIMA LEZIONE: I PROTOCOLLI DI COMUNICAZIONE DEL BUS VXI

UNDICESIMA LEZIONE: I PROTOCOLLI DI COMUNICAZIONE DEL BUS VXI Corso di Sistemi Automatici di Misura UNDICESIMA LEZIONE: In un sistema VXI la comunicazione tra dispositivi può svolgersi su tre diversi mezzi di trasmissione: 1) VME Bus: è il bus dati del sistema VXI

Dettagli

Generalità sui protocolli Tecniche di multiplazione Tecniche di accesso Tecniche di commutazione

Generalità sui protocolli Tecniche di multiplazione Tecniche di accesso Tecniche di commutazione Generalità sui protocolli Tecniche di multiplazione Tecniche di accesso Tecniche di commutazione Introduzione Introduzione La comunicazione tra due o più utenti avviene tramite un canale detto canale di

Dettagli

Componenti e connessioni. Capitolo 3

Componenti e connessioni. Capitolo 3 Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura

Dettagli

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali

AXO Architettura dei Calcolatori e Sistemi Operativi. reti sequenziali AXO Architettura dei Calcolatori e Sistemi Operativi reti sequenziali Sommario Circuiti sequenziali e elementi di memoria Bistabile SR asincrono Temporizzazione e clock Bistabili D e SR sincroni Flip-flop

Dettagli

La memoria - tecnologie

La memoria - tecnologie Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/24 Indirizzi

Dettagli

Memorie a semiconduttore

Memorie a semiconduttore Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica

Dettagli

Componenti principali

Componenti principali Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria

Dettagli

ELETTRONICA APPLICATA E MISURE

ELETTRONICA APPLICATA E MISURE Ingegneria dell Informazione Ce1: Esercizi su interconnessioni ELETTRONICA APPLICATA E MISURE Dante DEL CORSO Ce1 Esercizi: interconnessioni» Ritardi e skew con modello RC» Linee di trasmissione, riflessioni»

Dettagli

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 7 Input/Output

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 7 Input/Output Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Capitolo 7 Input/Output Capitolo 7: Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio

Dettagli

Architettura dei sistemi di elaborazione (Input/Output parte 1)

Architettura dei sistemi di elaborazione (Input/Output parte 1) Architettura dei sistemi di elaborazione (Input/Output parte 1) Sottosistema di I/O Il sottosistema di I/O è la parte attraverso la quale si esplica la comunicazione tra il calcolatore e il mondo esterno.

Dettagli

Capitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)

Capitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a) Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio

Dettagli

Problematiche Interfacciamento

Problematiche Interfacciamento Corso di Misure per la Automazione e la Produzione Industriale (Studenti Ingegneria Elettrica e Meccanica V anno Vecchio Ordinamento) Misure per la Automazione e la Qualità (Studenti Ingegneria Elettrica

Dettagli

Fondamenti di Informatica B

Fondamenti di Informatica B Fondamenti di Informatica B Lezione n. 8 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE LIVELLO REGISTRO REGISTER TRANSFER LEVEL (RTL) I MODULI BASE RTL STRUTTURE DI

Dettagli

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Evoluzione dei sistemi informatici Cos è una rete? Insieme di

Dettagli

Esercizi Logica Digitale,Circuiti e Bus

Esercizi Logica Digitale,Circuiti e Bus Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:

Dettagli

Input/Output. bus, interfacce, periferiche

Input/Output. bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

La memoria-gerarchia. Laboratorio di Informatica - Lezione 3 - parte I La memoria - La rappresentazione delle informazioni

La memoria-gerarchia. Laboratorio di Informatica - Lezione 3 - parte I La memoria - La rappresentazione delle informazioni La memoriaparametri di caratterizzazione Un dato dispositivo di memoria è caratterizzato da : velocità di accesso, misurata in base al tempo impiegato dal processore per accedere ad uno specificato indirizzo

Dettagli

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone

LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6. Prof. Rosario Cerbone LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 6 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 Circuiti Sequenziali In questa

Dettagli

I bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano

I bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/38 Sommario Il bus ed il protocollo di trasferimento Tipologie di bus La

Dettagli

La memoria - tecnologie

La memoria - tecnologie Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/21 Sommario!

Dettagli

Calcolatori Elettronici Parte V: Bus. Prof. Riccardo Torlone Universita di Roma Tre

Calcolatori Elettronici Parte V: Bus. Prof. Riccardo Torlone Universita di Roma Tre Calcolatori Elettronici Parte V: Bus Prof. Riccardo Torlone Universita di Roma Tre Architettura a più Bus n Diversi bus, interni ed esterni al chip n Soddisfano diverse esigenze: n Velocità di trasferimento

Dettagli

1.5 Control bus Sistemi: architettura dei microprocessori

1.5 Control bus Sistemi: architettura dei microprocessori Control bus 1.5 Control bus Le azioni di lettura, scrittura, acquisizione ed emissione sono governate dalla CPU che sincronizza gli altri dispositivi attraverso il controlo bus. Il control bus è costitituito

Dettagli

Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un

Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un Esercizio su BUS Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un bus sincrono a 40 Mhz con linee condivise i per dati e indirizzi

Dettagli

Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2)

Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) ALU L unità aritmetico logica o ALU rappresenta l apparato muscolare di un calcolatore, il dispositivo cioè che esegue le operazioni

Dettagli

Il Sottosistema di Memoria

Il Sottosistema di Memoria Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità

Dettagli

Esame di INFORMATICA Lezione 4

Esame di INFORMATICA Lezione 4 Università di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA Lezione 4 MACCHINA DI VON NEUMANN Il sottosistema di memorizzazione (memoria) contiene dati + istruzioni, inseriti inizialmente tramite

Dettagli

Lezione 15. L elaboratore Elettronico

Lezione 15. L elaboratore Elettronico Lezione 15 Architettura di un calcolatore L elaboratore Elettronico Un elaboratore elettronico è una macchina elettronica in grado di elaborare dati secondo le specifiche fornite da un algoritmo Internamente

Dettagli

I dispositivi di input/output

I dispositivi di input/output I dispositivi di input/output I dispositivi di input/output (anche detti periferiche), permettono di realizzare l'interazione tra l'uomo e la macchina La loro funzione primaria è quella di consentire l'immissione

Dettagli

Input/Output. bus, interfacce, periferiche

Input/Output. bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale (memoria centrale, RAM) la memoria secondaria i dispositivi di input/output La

Dettagli

Architettura hardware

Architettura hardware Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione

Dettagli

Input/Output. bus, interfacce, periferiche

Input/Output. bus, interfacce, periferiche Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

La memoria - tecnologie

La memoria - tecnologie Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/24 Indirizzi

Dettagli

Porte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali

Porte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete

Dettagli

Architettura degli elaboratori CPU a ciclo singolo

Architettura degli elaboratori CPU a ciclo singolo Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo

Dettagli

ISA Input / Output (I/O) Data register Controller

ISA Input / Output (I/O) Data register Controller ISA Input / Output (I/O) Numerose Periferiche di tanti tipi diversi, collegati alla CPU mediante BUS diversi. Solo Input (tastiera, mouse), producono dati che la CPU deve leggere. Solo Output (Schermo),

Dettagli

Embedded and Reconfigurable Systems M 03 Bus protocols

Embedded and Reconfigurable Systems M 03 Bus protocols Embedded and Reconfigurable Systems M 03 Bus protocols Stefano Mattoccia, DISI - University of Bologna 1 Protocolli di comunicazione standard - Protocolli per connessioni con periferiche e memorie - 3

Dettagli

Il protocollo RS Introduzione. 1.2 Lo Standard RS-232

Il protocollo RS Introduzione. 1.2 Lo Standard RS-232 1 Il protocollo RS232 1.1 Introduzione Come noto un dispositivo di interfaccia permette la comunicazione tra la struttura hardware di un calcolatore e uno o più dispositivi esterni. Uno degli obiettivi

Dettagli

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino

ELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 36 - H -1: Piastra di memoria statica Interfaccia con registri di I/O Interconnessioni e sistemi Protocolli

Dettagli

Il Sottosistema di Memoria

Il Sottosistema di Memoria Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità

Dettagli

LSS Reti Logiche: circuiti sequenziali

LSS Reti Logiche: circuiti sequenziali LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi

Dettagli

Sistemi Operativi. La gestione delle risorse

Sistemi Operativi. La gestione delle risorse Sistemi Operativi La gestione delle risorse Introduzione Il sistema operativo ha il compito di fornire la gestione dell hardware ai programmi dell utente. Utente utilizza i programmi applicativi Programmi

Dettagli

Esercizi. Logica Digitale. Alessandro A. Nacci ACSO 2014/2014

Esercizi. Logica Digitale. Alessandro A. Nacci ACSO 2014/2014 Esercizi Logica Digitale Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 204/204 2 Esercizio - Prima Parte Si vuole realizzare un circuito combinatorio a quattro ingressi ( a, b, c, d ) e un uscita

Dettagli

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014 PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (5-6 CFU: 9 punti 7 CFU: 8 punti) Analizzare la seguente rete logica sequenziale

Dettagli

Calcolatori Elettronici B a.a. 2004/2005

Calcolatori Elettronici B a.a. 2004/2005 Calcolatori Elettronici B a.a. 2004/2005 RETI LOGICHE: RICHIAMI Massimiliano Giacomin 1 Unità funzionali Unità funzionali: Elementi di tipo combinatorio: - valori di uscita dipendono solo da valori in

Dettagli

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori

Programma del corso. Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Programma del corso Introduzione Rappresentazione delle Informazioni Calcolo proposizionale Architettura del calcolatore Reti di calcolatori Cos è un Calcolatore? Un computer (calcolatore) è una macchina

Dettagli

Il processore. Istituzionii di Informatica -- Rossano Gaeta

Il processore. Istituzionii di Informatica -- Rossano Gaeta Il processore Il processore (detto anche CPU, ovvero, Central Processing Unit) è la componente dell unità centrale che fornisce la capacità di elaborazione delle informazioni contenute nella memoria principale

Dettagli

Le reti rete La telematica telematica tele matica Aspetti evolutivi delle reti Modello con mainframe terminali Definizione di rete di computer rete

Le reti rete La telematica telematica tele matica Aspetti evolutivi delle reti Modello con mainframe terminali Definizione di rete di computer rete Reti e comunicazione Le reti Con il termine rete si fa riferimento, in generale ai servizi che si ottengono dall integrazione tra tecnologie delle telecomunicazioni e le tecnologie dell informatica. La

Dettagli

Protocolli di Comunicazione

Protocolli di Comunicazione Protocolli di Comunicazione Elettronica dei Sistemi Digitali L-A Università di Bologna, Cesena Aldo Romani A.a. 2005-2006 UART UART Universal Asynchronous Receiver/Transmitter Clock implicito e trasmissione

Dettagli

Elementi di informatica

Elementi di informatica Elementi di informatica Architetture degli elaboratori Il calcolatore Un calcolatore è sistema composto da un elevato numero di componenti Il suo funzionamento può essere descritto se lo si considera come

Dettagli

LA GESTIONE DELLA I/O

LA GESTIONE DELLA I/O LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono

Dettagli

Corso di Informatica

Corso di Informatica CdLS in Odontoiatria e Protesi Dentarie Corso di Informatica Prof. Crescenzio Gallo crescenzio.gallo@unifg.it Protocolli di trasmissione 2 Introduzione Un protocollo di trasmissione è un insieme di regole

Dettagli

SECONDA PROVA INTERMEDIA DEL MODULO DI C A L C O L A T O R I E L E T T R O N I C I 5 Giugno 2012

SECONDA PROVA INTERMEDIA DEL MODULO DI C A L C O L A T O R I E L E T T R O N I C I 5 Giugno 2012 SECONDA PROVA INTERMEDIA DEL MODULO DI C A L C O L A T O R I E L E T T R O N I C I 5 Giugno 2012 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (8 punti) Si consideri un calcolatore in cui la CPU lavora alla frequenza

Dettagli

Cenni sull architettura del calcolatore

Cenni sull architettura del calcolatore Programmazione M-Z Ingegneria e Scienze Informatiche - Cesena A.A. 2016-2017 Cenni sull architettura del calcolatore Pietro Di Lena - pietro.dilena@unibo.it hard-ware /h :dwe9 r / n. The part of the computer

Dettagli

ETLC2 - B2 23/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 23/05/ ETLC2 - B DDC

ETLC2 - B2 23/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 23/05/ ETLC2 - B DDC Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus

Dettagli

Sistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel

Sistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware

Dettagli

SECONDA PROVA INTERMEDIA DEL MODULO DI. 5 giugno 2018 NOME: COGNOME: MATRICOLA:

SECONDA PROVA INTERMEDIA DEL MODULO DI. 5 giugno 2018 NOME: COGNOME: MATRICOLA: SECONDA PROVA INTERMEDIA DEL MODULO DI 5 giugno 2018 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) (8 punti) Si scriva una funzione Assembly MIPS che, dati in ingresso due valori interi senza segno

Dettagli

Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005

Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005 Corso di rchitettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005 a.a. 2004/2005 1. (punti 4) Considerare una realizzazione di tipo superscalare di livello 2 per la macchina convenzionale

Dettagli

Le memorie Cache n-associative

Le memorie Cache n-associative Le memorie Cache n-associative Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario

Dettagli

Calcolatori Elettronici: introduzione

Calcolatori Elettronici: introduzione Calcolatori Elettronici: introduzione G. Lettieri 3 Marzo 2017 1 Introduzione e richiami La Figura 1 mostra l architettura generale di un calcolatore. Nel corso approfondiremo ogni componente. I principali

Dettagli

DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria:

DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria: DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria: 1 Memoria centrale: è costituita da una sequenza ordinata di registri; ciascun registro è individuato da un indirizzo;

Dettagli

Esercitazioni 13 e 14

Esercitazioni 13 e 14 Università degli Studi della Calabria Corso di Laurea in Ingegneria Informatica A.A. 2001/2002 Sistemi Operativi Corsi A e B Esercitazioni 13 e 14 Comunicazione tra processi (IPC) Meccanismo per la comunicazione

Dettagli

La gestione dell I/O (Cap. 5, Tanenbaum)

La gestione dell I/O (Cap. 5, Tanenbaum) La gestione dell I/O (Cap. 5, Tanenbaum) Prestazioni e generalità Gestione software Supporti su disco Orologi Lezione Architettura degli Elaboratori - 1 - A. Sperduti Pagina 1 Prestazioni e generalità

Dettagli

Sistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1

Sistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1 SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware

Dettagli

Appunti sull interconnessione tra registri

Appunti sull interconnessione tra registri Appunti sull interconnessione tra registri a cura di A. Massini revisione di Daniele Gorla Registri Una cella di memoria in grado di contenere tutti i k bit una parola (una parola va considerata come un

Dettagli

Tipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)

Tipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html

Dettagli

Influenza dell' I/O sulle prestazioni (globali) di un sistema

Influenza dell' I/O sulle prestazioni (globali) di un sistema Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi

Dettagli

Struttura hw del computer

Struttura hw del computer Informatica per laurea triennale facoltà di medicina LEZIONE 3 Il processore, la memoria e l esecuzione dei programmi 1 Struttura hw del computer Il nucleo di un computer è costituito da 3 principali componenti:

Dettagli

Architettura del Calcolatore

Architettura del Calcolatore Giuseppe Manco Lezione 3 17 Ottobre 2003 Architettura del calcolatore Il calcolatore è uno strumento programmabile per la rappresentazione, la memorizzazione e l elaborazione delle informazioni un calcolatore

Dettagli

INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo

INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione Processori

Dettagli

INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo. Classificazione. I microcontrollori

INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo. Classificazione. I microcontrollori INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione General Purpose CISC

Dettagli

Architettura dei computer

Architettura dei computer Architettura dei computer In un computer possiamo distinguere quattro unità funzionali: il processore la memoria principale la memoria secondaria i dispositivi di input/output 1 Fornisce la capacità di

Dettagli