ETLC2 - B2 23/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 23/05/ ETLC2 - B DDC
|
|
- Giovanni Biondi
- 5 anni fa
- Visualizzazioni
Transcript
1 Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: bus VME e PCI Migrazione verso bus seriali Riferimenti nel testo Connessioni multipunto /05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Livelli di protocollo Servizi disponibili dal livello ciclo Lezione B2 Lezione B1 Lezioni gruppo D (integrità dei segnali) Trasferimento di unitá di informazione (byte,...), DaunaSORGENTE a una DESTINZIONE Possono essere definiti anche trasferimenti 1-N e N-M (protocolli N-partner) Cicli di SCRITTUR o di LETTUR Il servizio consuma energia e tempo Tempo di ciclo t CY, legato a:»parametri del livello elettrico»protocollo di ciclo 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Sommario degli strati e relativi servizi Definizione di transazione Livello elettrico: Tensioni e correnti sono usate per rappresentare stati logici Il servizio reso disponibile e il trasferimento di 1 e 0 Livello ciclo: I bit sono combinati in unità di INFORMZIONE Il servizio offerto è il trasferimento di unità di informazione Livello transazione: Le unità di informazione assumono un significato (dati, indirizzi, ) Livello applicazione: Realizza l esecuzione di un programma (servizioresoall utentefinale) Sequenza di uno o più cicli, che trasferisce unità di informazione associandovi un significato (Indirizzo, dato, vettore di priorità,...) Moduli visibili a livello transazione: : avvia le operazioni : risponde ai comandi del master M S 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 1
2 Protocollo a livello transazione Sistemi punto-punto Sistemi punto-punto e multipunto (bus) Transazione come sequenza di cicli llocazione Indirizzamento Trasferimento.. Bus paralleli e bus multiplati Tecniche per accelerare i trasferimenti Migrazione verso bus seriali I due elementi che scambiano informazione sono giá definiti Operazioni di scrittura o lettura (verso del trasferimento di informazione) () Lettura: S M Scrittura: M S 3 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Sistemi multi-punto (bus) Sistemi a bus Più coppie di moduli convidono lo stesso supporto fisico Occorre definire/scegliere i partecipanti al trasferimento 1 B C Z 2 3 N La configurazione puó essere variata aggiungendo o rimuovendo schede Sistemi MODULRI PERTI Tutte le unità devono seguire lo stesso protocollo Definizione di protocollo: insieme di regole che le interfacce devono seguire per una corretta comunicazione Parametri: numero massimo di schede velocitá delle transazioni e parallelismo (throughput) struttura fisica-elettrica (connettore, formato, livelli,..) 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Bus e punto-punto Protocollo a livello transazione Collegamenti punto-punto Più porte per modulo, supporti fisici separati Condizioni elettriche ben definite Richiede instradamento (routing) da un modulo all altro Collegamenti multipunto/bus Una porta per modulo, unico supporto fisico Condizioni elettriche variabili Richiede allocazione e indirizzamento Il punto-punto e piu costoso ma preferibile per alte velocita lunghedistanze Presente nei sistemi multipunto (bus). Cicli specifici per definire i moduli che si scambiano informazioni: selezione dello slave: Indirizzamento selezione del master: llocazione (del canale) queste segue il trasferimento vero e proprio dell informazione (dato, istruzione) LLOCZIONE INDIRIZZMENTO TRSFERIMENTO 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 2
3 Sistemi con piú slave Modi di indirizzamento Lo slave che partecipa al trasferimento viene selezionato con una operazione di INDIRIZZMENTO N Logico La selezione dipende da un codice caratteristico dello Slave» Memorie, banchi di registri Geografico La selezione dipende dalla posizione (slot) del modulo Slave» Identificazione della configurazione Codificato N bit individuano 2 N elementi» Memorie Decodificato M bit individuano M elementi (codici a singolo 1)» Selezione diretta di registri, memorie dopo il decoder 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Indirizzamento logico Indirizzamento geografico 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Trasferimenti in sistemi multimaster 1: selezione del master In un sistema con piú master e piú slave bisogna decidere tra quali unitá avviene ciascun trasferimento Il master che avvia la transazione viene selezionato con una operazione di LLOCZIONE (RBITRZIONE) B C Z B C Z N N 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 3
4 Modello del sistema di allocazione Tecniche di allocazione Catena request-allocatore-grant Obiettivo: evitare collisioni Collisione: accesso contemporaneo alla risorsa da evitare! --> meccanismi di allocazione llocazione con token passing GRNT assegnato a turno (senza valutare REQUEST) llocazione con rivelatore di collisione GRNT automatico, collisioni, accesso non deterministico llocazione con arbitrazione Valutazione dei REQUEST Nessuna collisione ccesso deterministico 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Esempi di allocazione 2: selezione dello slave Tra persone collisione tanti parlano assieme Riunione (poche persone) Token passing: diritto a parlare (GRNT) assegnato a turno» Indipendente da richiesta o meno, può essere rifiutato Gruppi assembleari Chi vuole inizia a parlare (senza interrompere) Collisione possibile; rileva, stop, ritenta (CSM-CD) Gruppo moderati Un RBITRO centralizzato valuta le richieste ssegnazione del GRNT con algoritmo (tempo, rango, ) Nessuna collisione, accesso deterministico La seconda operazione è la selezione dello slave che partecipa al trasferimento (indirizzamento) 1 B C Z 2 3 N 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC 3: trasferimento Lezione B2 Uno volta selezionati master e slave il puó aver luogo il trasferimento (come un punto-punto) 1 B C Z 2 3 N Transazioni come sequenza di cicli Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: Bus VME, bus PCI Migrazione verso bus seriali 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 4
5 Prestazioni di un bus Bus paralleli Quantitá di informazione scambiata in un dato tempo. THROUGHPUT (T) T = P x V P: larghezza del bus (parallelismo, numero di bit/ciclo) V: velocità (numero di cicli/secondo) se Tc = durata del ciclo/transazione, V = 1/tc) La durata del ciclo tc dipende da: Parametri del livello elettrico: t TX, t K Parametri dei moduli: t SU, t H, t WR, t EN,... Protocollo (numero di transizioni, SS o asincrono, ) Ogni segnale utilizza una connessione separata Catena driver, pin sul connettore, pista, receiver, terminazione, Parallelismi attuali dati: 32/64/128 bit indirizzo: 32/64 bit Numero complessivo di pin/linee: >100 Per ottenere elevata velocità (Tc breve, P alto): Consumoelevato Problemidi EMC 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Bus multiplati Bus paralleli e bus multiplati Bus convenzionale (parallelo) indirizzi e dati usano gruppi di fili separati Driver/receiver, piste sul backplane, piedini dei connettori sono risorse costose» richiedono spazio» consumano energia Conviene ridurre il numero di connessioni usando lo stesso canali fisico per informazioni diverse: bus MULTIPLTI Indirizzi, dati, altre informazioni) usano gli stessi fili in tempi diversi. Parallelo: Gruppi di linee separate per indirizzi e dati CICLO CICLO INDIRIZZO DD1 X X X X DD2 DTI DT1 DT2 TRNSZIONE Multiplato: Indirizzi, dati, altro su un unico set di linee CICLO CICLO INF DD1 DT1 DD2 DT2 TRNSZIONE 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Relazione velocitá - consumo Varianti di protocollo lzando la velocità aumenta il consumo Terminazioni con resistenza più bassa Driver con R O piú bassa umentando il parallelismo aumenta il consumo maggior numero di driver e terminazioni Per una data tecnologia, aumentare il throughput agendo su V e P aumenta il consumo Bus multiplato: Minor numero di collegamenti Minor consumo statico Stesso consumo dinamico (legato alle transizioni) Tecniche per usare sempre tutte le linee Multiplex /D: indirizzamento e trasferimento sono intrinsecamente sequenziali; a pari tecnologia un bus multiplato non è piú lento di un bus parallelo Pipeline tra i vari cicli di transazioni successive Combinazione di più cicli per ottimizzare il protocollo a livello di transazione Cicli con handshake a due fronti Trasferimenti a burst Cicli sincroni a burst entro transazioni asincrone Cicli source synchronous 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 5
6 Handshake a due fronti (DDR) Trasferimento a burst Stessa banda (numero transizioni) per controlli e INF Minor consumo INF STB CK t C INF1 Viene trasferita una sequenza (burst) di dati, inviando solo l indirizzo del primo Per sequenze lunghe raddoppia la quantitá di informazione scambiata in un determinato tempo ciclo indirizzo ciclo dati 1 ciclo dati 2 ciclo dati N INF INF1 INF2 INF DD DT1 DT2 DT3 STB TRNSZIONE CK t C t C 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Gestione di trasferimenti a burst Trasferimento a burst: memorie DDR Occorre un controller per generare l indirizzo verso la memoria bus scheda Trasferimento Source Synchronous DQS (Strobe dati) pilotato dalla memoria (dual edge) Latenza di 2 cicli di clock IND STB IND MEMORI bus scheda IND STB CONTR. IND MEMORI latenza ciclo 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Lezione B2 Esempi/storia di bus industriali Transazioni come sequenza di cicli Modello e definizioni per strutture a bus Indirizzamento Meccanismi di allocazione del canale Bus paralleli e multiplati, strutture miste Trasferimenti a burst, altre varianti Esempi: Bus VME e Bus PCI Migrazione verso bus seriali Prima generazione (8/16 bit ) S100, Multibus I, G96, STD,... Seconda generazione (16/32/64 bit, ) VME 8/16/32/64 bit (esempio di evoluzione di un protocollo) Uso corrente (in obsolescenza) PCI Nuovi progetti Connessioni seriali punto-punto LVDS, CDR, Esempio: PCI PCI express 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 6
7 Esempio di protocollo completo Estensioni a VMEbus VMEbus (standard ISO-IEC 821) Rev. C.1 nel 1985 Bus di backplane per uso industriale (sistemi di controllo, gestione impianti,...) Connettore indiretto, schede formato Europa (3U e 6U) Tecnologia standard TTL Evoluzioni successive del protocollo Inizialmente asincrono con cicli singoli Espansione della larghezza Protocollo sincrono con trasferimenti a burst Limiti al throughput Iniziale: velocità e parallelismo dei processori Negli anni 80: struttura di interconnessione (bus) llargamento del data path Dati da 16 a 32 bit Dati e indirizzi da 32/64 bit: secondo connettore Varianti diprotocollo protocollo multiplexato (miglio utilizzo delle linee) data path a 64 bit trasferimenti a blocchi trasferimenti a blocchi sincroni (SSBLT) 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Segnali principali in VMEbus (32) VME: cicli base di lettura e di scrittura indirizzo S* strobe indirizzo D00-D31 dati WRITE* ciclo di scrittura DS0*-DS1* strobe dati DTCK*/BERR* conferma/errore dati M0-M6 estensione indirizzo BBSY*, BCLR* gestione arbitro di bus BRi*, BGiI*/BGiO* (4) richiesta bus e daisy-chain IRQi* (8) richiesta di interrupt ICKI*/ICKO* daisy-chain di interrupt SYSRESET* reset generale DD1 DD2 S* WRITE* LETTUR SCRITTUR D00-31 DT1 DT2 DS0/1* DTCK* (BERR*) 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC VME: cicli SSBLT Scheda e backplane VME 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 7
8 PCI: posizione Scheda e backplane PCI Peripheral Components Interconnect Bus di livello intermedio per periferici 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC PCI: caratteristiche Terminologia PCI Livello elettrico: RWS (Reflected Wave Switching) Lunghezza max 10 cm (t P 5 ns) Ciclo: protocollo cadenzato asincrono Clock 33/66 MHz Doppia conferma: CK = IRDY * TRDY Indirizzamento geografico per la configurazione iniziale Transazione: Bus Multiplato /D, Trasferimenti a blocchi rbitro centralizzato (in pipeline) Sommario: gent Qualunque modulo Master gent che può avviare una transazione Initiator Pilota FRME, Indirizzi e IRDY Target Risponde alla richiesta di transazione del master ttiva DEVSEL (locale) Risponde sul bus con TRDY 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC PCI: segnali PCI: configurazione iniziale Selezione diretta di scheda (geografica) Segnale IDSEL (uno per ciascun connettore) 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 8
9 Ciclo di lettura Ciclo di scrittura 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Codici comandi rbitraggio del bus Il campo Bus Cmd indica il tipo di operazione: Read Write Burst I/O Interrupt.. C/BE[3:0]# Command Types Interrupt cknowledge Special Cycle I/O Read I/O Write Reserved Reserved Memory Read Memory Write Reserved Reserved Configuration Read Configuration Write Memory Read Multiple Dual ddress Cycle Memory Read Line Memory Write and Invalidate 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC limentazione 3,3 o 5 V Segnali 3,3 V (CMOS) Difetto di specifica meccanica! 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 9
10 Segnali 5 V (TTL) Specifiche per il clock 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Specifiche elettriche Timing budget Specifiche elettriche differenziate 3,3 V: CMOS 5 V: TTL Vincoli stringenti su lunghezze, C, L Bus cadenzato a 33 o 66 MHz Tempo di ciclo minimo pari a un periodo di clock Specifiche diverse per 33 o 66 MHz (min) (max) Piste equalizzate con meandri Tval tempo di valutazione, ritardo logiche di interfaccia Th assorbito nel Tval del ciclo successivo 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Distribuzione del clock Evoluzione della famiglia di bus PCI Versione CLOCK (MHz) Parall dati (num fili) Banda (Gbps) Note PCI- 32/ , Prima generazione PCI- 32/66 PCI- 64/66 PCI(x)- 64/ ,112 4,224 8,448 Clock più veloce, solo 3V Data path più ampio Clock più veloce PCIx- 64/ ,896 Clock più veloce PCI Express-x (TX+RX) PCI Express-xN x N 5 x N (TX+RX) x N Previsione max 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 10
11 PCI- express livello fisico PCI- express connettori Collegamenti punto-punto, 2,5 Gb/s ( 10 Gb/s) Full duplex (canali RX/TX separati) Coppie differenziali LV, accoppiamento C (lane) Ridotta EMI/EMC, basso consumo mbiente trasmissivo ben controllato Possibile up-plugging (board N in connettore N+m) Codifica 8b/10b Preenfasi per ridurre ISI Modulare: possibile collegare più lane in parallelo Diversi connettori compatibili Interrupt e altri comandi diretti con messaggi 23/05/ ETLC2 - B DDC 23/05/ ETLC2 - B DDC Page DDC 11
ETLC2 - B2 12/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 12/05/ ETLC2 - B DDC
Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus
DettagliELINF - D5 10/10/ /10/ ELINF - D DDC. Lezioni gruppo D (integrità dei segnali) 10/10/ ELINF - D DDC
Facoltà dell Informazione Lezione D5 Modulo Elettronica per l informatica D Protocolli D5 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI (rev 20/09/2005 9.0) Transazioni
DettagliElettronica per la Telematica - D4 23/03/ /03/ ETLM - D DDC. Lezioni D1, D2, D3 (integrità dei segnali)
Politecnico di Torino Facoltà dell Informazione Lezione D4 Modulo Elettronica per la Telematica D Protocolli D4 Indirizzamento e allocazione» Transazioni» Indirizzamento» llocazione» Esempio bus PCI (rev
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 34 - G - 5: Protocollo a livello transazione Esempi di bus reali Interconnessioni 3
DettagliPage 1. ElapC5 29/10/2013 ELETTRONICA APPLICATA E MISURE 2013 DDC 1. Ingegneria dell Informazione. Lezione C5: protocolli di bus
Ingegneria dell Informazione Lezione C5: protocolli di bus ELETTRONIC PPLICT E MISURE Dante DEL CORSO C5 PROTOCOLLI DI» Indirizzamento» rbitraggio» Parametri di prestazioni» Trasferimenti source sync.»
DettagliElapC5 27/10/2014 ELETTRONICA APPLICATA E MISURE 2014 DDC 1. Lezione C5: protocolli di bus. Ingegneria dell Informazione
Ingegneria dell Informazione Lezione C5: protocolli di bus ELETTRONIC PPLICT E MISURE Dante DEL CORSO C5 PROTOCOLLI DI» Indirizzamento» rbitraggio» Parametri di prestazioni» Trasferimenti source sync.»
DettagliETLC2 - B2 10/05/ /05/ ETLC2 - B DDC. Lezioni gruppo D (integrità dei segnali) 10/05/ ETLC2 - B DDC
Politecnico di Torino Facoltà dell Informazione Lezione B2 Modulo Elettronica delle telecomunicazioni II B Protocolli B2 Indirizzamento e allocazione» Transazioni» Indirizzamento» Allocazione» Esempio
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo G: Interfacciamento e interconnessioni Lezione n.
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 35 - G - 6: Esempi di interfacce su bus Elettronica II - Dante Del Corso - Gruppo G
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 33 - G - 4: Protocolli di ciclo e di transazione Modello di riferimento per sistemi
DettagliElettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali
Elettronica per l informatica 1 Cosa c è nell unità A Unità A: Bus di comunicazione A.1 Architetture di interconnessione A.2 Esempi commerciali 2 Contenuto dell unità A Architetture di interconnessione
DettagliElapC4 24/09/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C4: Cicli di trasferimento
Ingegneria dell Informazione Lezione C4: Cicli di trasferimento ELETTRONICA ALICATA E MISURE Dante DEL CORSO C4 CICLI BASE DI TRASFERIMENTO» Skew e sincronizzazione» Livelli di protocollo» Cicli sincroni»
DettagliTipi di Bus. Bus sincrono. Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB)
Comunicazioni nell elaboratore (e oltre) Bus sincroni e asincroni Standard commerciali (PCI,SCSI,USB) Architettura degli Elaboratori (Prima Unità) Renato.LoCigno@dit.unitn.it www.dit.unitn.it/~locigno/didattica/archit/02-03/index.html
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliCalcolatori Elettronici Parte V: Bus. Prof. Riccardo Torlone Universita di Roma Tre
Calcolatori Elettronici Parte V: Bus Prof. Riccardo Torlone Universita di Roma Tre Architettura a più Bus n Diversi bus, interni ed esterni al chip n Soddisfano diverse esigenze: n Velocità di trasferimento
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliELETTRONICA APPLICATA E MISURE
Ingegneria dell Informazione Ce1: Esercizi su interconnessioni ELETTRONICA APPLICATA E MISURE Dante DEL CORSO Ce1 Esercizi: interconnessioni» Ritardi e skew con modello RC» Linee di trasmissione, riflessioni»
Dettagliverso espandibili eterogenei tempo di accesso tempo di risposta throughput
I/O Un calcolatore è completamente inutile senza la possibile di caricare/ salvare dati e di comunicare con l esterno Input / Output (I/O): insieme di architetture e dispositivi per il trasferimento di
DettagliPage 1. Elettronica per l informatica ELINF - D6 10/10/ DDC 1. Facoltà dell Informazione. Lezione D6
Facoltà dell Informazione Lezione D6 Modulo Elettronica per l informatica D Protocolli D6 - Protocolli seriali» Trasmissione seriale» Modulazioni e codifiche» Recupero del clock» Sincronismo (rev 2/9/25
DettagliEmbedded and Reconfigurable Systems M 03 Bus protocols
Embedded and Reconfigurable Systems M 03 Bus protocols Stefano Mattoccia, DISI - University of Bologna 1 Protocolli di comunicazione standard - Protocolli per connessioni con periferiche e memorie - 3
DettagliInput / Output. M. Dominoni A.A. 2002/2003. Input/Output A.A. 2002/2003 1
Input / Output M. Dominoni A.A. 2002/2003 Input/Output A.A. 2002/2003 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliUNDICESIMA LEZIONE: I PROTOCOLLI DI COMUNICAZIONE DEL BUS VXI
Corso di Sistemi Automatici di Misura UNDICESIMA LEZIONE: In un sistema VXI la comunicazione tra dispositivi può svolgersi su tre diversi mezzi di trasmissione: 1) VME Bus: è il bus dati del sistema VXI
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 36 - H -1: Piastra di memoria statica Interfaccia con registri di I/O Interconnessioni e sistemi Protocolli
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/38 Sommario Il bus ed il protocollo di trasferimento Tipologie di bus La
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/24 Indirizzi
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2006/2007 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2004/2005 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/24 Indirizzi
DettagliProblematiche Interfacciamento
Corso di Misure per la Automazione e la Produzione Industriale (Studenti Ingegneria Elettrica e Meccanica V anno Vecchio Ordinamento) Misure per la Automazione e la Qualità (Studenti Ingegneria Elettrica
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo G: Interfacciamento e interconnessioni Lezione n G -3:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo G: Interfacciamento e interconnessioni Lezione n. 32 - G -3: Linee di trasmissione Protocollo a livello ciclo Elettronica II - Dante
DettagliPage 1. Elettronica delle telecomunicazioni II ETLC2 - B4 23/05/ DDC 1. Politecnico di Torino Facoltà dell Informazione. Lezione B4.
Politecnico di Torino Facoltà dell Informazione Lezione B4 Modulo Elettronica delle telecomunicazioni II B Protocolli B4 Esempi di protocolli seriali» Trasmissione seriale» Modulazioni e codifiche» Recupero
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005
Corso di rchitettura dei Calcolatori (I anno) Prova scritta finale 20 giugno 2005 a.a. 2004/2005 1. (punti 4) Considerare una realizzazione di tipo superscalare di livello 2 per la macchina convenzionale
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale
di Cassino e del Lazio Meridionale Corso di Tecnologie per le Memorie Anno Accademico Francesco Tortorella Gerarchia di memoria: vista complessiva Gerarchia di memoria: tecnologie Accesso casuale (random):
DettagliPage 1. ElapC7 04/11/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C7: Collegamenti Seriali
Ingegneria dell Informazione Lezione C7: Collegamenti Seriali ELETTRONICA APPLICATA E MISURE Dante DEL CORSO C7 COLLEGAMENTI SERIALI» Limiti dei bus paralleli» Diagramma ad occhio» Protocollo base asincrono»
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliBus SCSI (Small Computer System Interface)
I.I.S. Benvenuto Cellini Corso di formazione tecnica Bus SCSI (Small Computer System Interface) Prof. Alessandro Pinto v.2009 S.C.S.I. (Small Computer System Interface) E un bus locale di I/O parallelo
DettagliSistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliUniversità degli Studi di Cassino
Corso di Il Sistema di bus Anno Accademico 2007/2008 Francesco Tortorella Connettiamo tutto! Sistema di elaborazione: struttura formata da unità diverse (CPU, moduli di memoria, moduli di I/O) collegate
DettagliCalcolatori Elettronici Lezione B2 Il Bus
Calcolatori Elettronici Lezione B2 Il Bus Ing. Gestionale e delle Telecomunicazioni A.A. 2007/08 Gabriele Cecchetti Sommario Il bus Il bus asincrono Il bus sincrono Il bus semisincrono Arbitraggio del
DettagliMetodo di arbitraggio
Metodo di arbitraggio Se un sistema ha solo un master (il processore) allora non c è necessità di arbitraggio: l accesso al bus è sempre garantito al processore che pilota lo slave con cui correntemente
DettagliNONA LEZIONE: INTRODUZIONE AL VXI BUS
Corso di Sistemi Automatici di Misura NONA LEZIONE: INTRODUZIONE AL VXI BUS Oggi che i sistemi di misura automatici costituiscono una realtà consolidata, l interesse va spostandosi sempre più verso la
DettagliAppunti del corso di Elettronica applicata e misure.
Appunti del corso di Elettronica applicata e misure. Prefazione Prefazione degli studenti Questo documento vuole rappresentare un insieme di appunti di supporto del corso di Elettronica applicata e misure.
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/25 Struttura
DettagliDIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria:
DIAGRAMMI TEMPORALI relativi all'esecuzione di una istruzione e agli accessi alla memoria: 1 Memoria centrale: è costituita da una sequenza ordinata di registri; ciascun registro è individuato da un indirizzo;
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliCALCOLATORI ELETTRONICI. I dispositivi di memoria
CALCOLATORI ELETTRONICI I dispositivi di memoria I dispositivi di memoria Linguaggi ad alto livello/ Applicazioni SW Informatica Sistema operativo Assembler ISA Architettura di un calcolatore Memoria I/O
DettagliLe interconnessioni tra i dispositivi. Sommario
Le interconnessioni tra i dispositivi Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 6.1-6.3-6.5 1/42 Sommario
DettagliPage 1. ElapC8 04/11/2013 2013 DDC 1 ELETTRONICA APPLICATA E MISURE. C8: Esempi di collegamenti seriali. Ingegneria dell Informazione
Ingegneria dell Informazione C8: Esempi di collegamenti seriali ELETTRONICA APPLICATA E MISURE Dante DEL CORSO C8 Esempi di collegamenti seriali»spi» RS232»I2C» PCI Express»Esercizi Parametri di una interfaccia
DettagliMemorie a semiconduttore
Memoria centrale a semiconduttore (Cap. 5 Stallings) Architettura degli elaboratori -1 Pagina 209 Memorie a semiconduttore RAM Accesso casuale Read/Write Volatile Memorizzazione temporanea Statica o dinamica
DettagliOverview. Introduzione I Bus di Sistema. Reti Industriali. Principi di Funzionamento Il BUS VME. Principi ProfiBus
Introduzione Overview Introduzione I Bus di Sistema Principi di Funzionamento Il BUS VME Reti Industriali Principi ProfiBus Cosa Sono i Bus di sistema? Un bus è un comune collegamento elettrico tra moltii
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 25 1/21 Sommario!
DettagliStrutture di Interconnessione in un calcolatore
Strutture di Interconnessione in un calcolatore Introduzione ai Bus e ruoli dei dispositivi. Linee dei Bus, Ampiezza. Temporizzazione: Bus sincroni e asincroni. Un esemepio di read da memoria Arbitraggio:
DettagliEsercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 7 Input/Output
Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Capitolo 7 Input/Output Capitolo 7: Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliInput / Output. M. Dominoni A.A. 2004/2005. Input/Output A.A. 2004/2005 1
Input / Output M. Dominoni A.A. 2004/2005 Input/Output A.A. 2004/2005 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliQUINTA LEZIONE: LO STANDARD IEEE-488
Corso di Sistemi Automatici di Misura QUINTA LEZIONE: LO STANDARD IEEE-488 Vantaggi: Flessibilità; Lo standard IEEE-488 BUS STANDARD Si evita di dovere riprogettare parte delle schede utilizzate ad ogni
DettagliStruttura fisica di un calcolatore. Esempio di motherboard: ASRock. Esempio di motherboard: Acer. Oltre alla scheda madre:
Struttura fisica di un calcolatore Esempio di motherboard: ASRock La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti
DettagliIl problema dello I/O e gli Interrupt. Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano
Il problema dello I/O e gli Interrupt Appunti di Sistemi per la cl. 4 sez. D A cura del prof. Ing. Mario Catalano Il Calcolatore e le periferiche Periferica Decodifica Indirizzi Circuiti di Controllo Registri
DettagliCapitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)
Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliArchitettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliStruttura fisica di un calcolatore
Struttura fisica di un calcolatore Esempio di motherboard: ASRock La CPU risiede su una scheda madre, un circuito stampato contenente: bus integrati per il controllo dei bus (bridge, chipset) alcuni circuiti
DettagliCorso di Architettura dei Calcolatori (I anno) Prova scritta finale 19 gennaio 2006
Corso di Architettura dei Calcolatori (I anno) Prova scritta finale 19 gennaio 2006 aa 2004/2005 1 (punti 4) Considerare il seguente circuito sequenziale: D CK U0 1 T Q D Q U1 Completare la seguente tabella
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione Processori
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliINGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO Processori per sistemi di controllo. Classificazione. I microcontrollori
INGEGNERIA E TECNOLOGIE DEI SISTEMI DI CONTROLLO per sistemi di controllo Prof. Carlo Rossi DEIS - Università di Bologna Tel: 051 2093020 email: crossi@deis.unibo.it Classificazione General Purpose CISC
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano.
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/39 Sommario I bus La gestione dei bus La gestione dell I/O 2/39 1 Descrizione
DettagliLo scopo del BUS è quello d effettuare tutti i trasferimenti d informazioni tra le unità funzionali del calcolatore:
ACSO Architettura dei Calcolatori e Sistemi Operativi Struttura e funzionamento del bus Corso ACSO prof. Cristina SILVANO Politecnico di Milano Il BUS del calcolatore Il calcolatore è composto da unità
DettagliINTRODUZIONE AL BUS INDUSTRIALE VME
INTRODUZIONE AL BUS INDUSTRIALE VME Paolo Musico & Elena Guardincerri INFN Genova Novembre 2005 Sommario: Introduzione Meccanica Cicli di trasferimento dati standard Cicli di trasferimento dati innovativi
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. struttura e funzionamento del bus
AXO Architettura dei Calcolatori e Sistemi Operativi struttura e funzionamento del bus Il BUS del calcolatore Il calcolatore elettronico è un insieme d unità funzionali: l unità centrale d elaborazione
DettagliIl protocollo RS Introduzione. 1.2 Lo Standard RS-232
1 Il protocollo RS232 1.1 Introduzione Come noto un dispositivo di interfaccia permette la comunicazione tra la struttura hardware di un calcolatore e uno o più dispositivi esterni. Uno degli obiettivi
DettagliCon riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un
Esercizio su BUS Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un bus sincrono a 40 Mhz con linee condivise i per dati e indirizzi
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Architettura dei Calcolatori Elettronici: primi cenni introduttivi Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2017-2018 Roberto Canonico Corso
DettagliCorso di Informatica 2 Prof. Sciuto; Lezione su Bus e I/O.
Corso di Informatica 2 Prof. Sciuto Comunicazione di I/O Daniele Paolo Scarpazza Dipartimento di Elettronica e Informazione Politecnico di Milano 30 Maggio 2005 1 Convenzioni sui termini e sui segnali
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Gruppo H: Sistemi Elettronici Lezione n H - 5: Collegamenti seriali Conclusione
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Gruppo H: Sistemi Elettronici Lezione n. 40 - H - 5: Collegamenti seriali Conclusione Elettronica II - Dante Del Corso - Gruppo H - 4 n. 1-15/11/97
DettagliLa CPU e la Memoria. Sistemi e Tecnologie Informatiche 1. Struttura del computer. Sistemi e Tecnologie Informatiche 2
La CPU e la Memoria Sistemi e Tecnologie Informatiche 1 Struttura del computer Sistemi e Tecnologie Informatiche 2 1 I registri La memoria contiene sia i dati che le istruzioni Il contenuto dei registri
DettagliPentium: architettura di sistema
Pentium: architettura di sistema 1 2 TXC 4 3 5 6 PIIX 7 Pentium: architettura a livello di sistema 1 Il processore Pentum (1) è interfacciato sul bus con la memoria cache di livello 2 (2). L interfacciamento
DettagliSottosistemi ed Architetture Memorie
Sottosistemi ed Architetture Memorie CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II La memoria centrale Memoria centrale: array di
DettagliI bus. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 8.1-8.3 1/38 Sommario I bus La gestione dei bus La gestione
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliLabVIEW BUS IEEE-488 Gianfranco Miele
Corso di laurea magistrale in Ingegneria delle Telecomunicazioni LabVIEW BUS IEEE-488 Gianfranco Miele g.miele@unicas.it Standard IEEE-488 Interfaccia standard per il controllo della strumentazione Nasce
DettagliBus RS-232. Ing. Gianfranco Miele April 28, 2011
Ing. Gianfranco Miele (g.miele@unicas.it) http://www.docente.unicas.it/gianfranco_miele April 28, 2011 Alcune definizioni Comunicazione seriale Bit trasmessi in sequenza Basta una sola linea Più lenta
DettagliEsercizi Logica Digitale,Circuiti e Bus
Esercizi Logica Digitale,Circuiti e Bus Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 214/214 1 2 Esercizio 1 Si consideri la funzione booleana di 3 variabili G(a,b, c) espressa dall equazione seguente:
DettagliSistemi di Elaborazione: esercizio con il D12
Sistemi di Elaborazione: esercizio con il D12 Un sistema basato su PIC18F8720 a 24 MHz è dotato di 32 KB di EPROM agli indirizzi alti e 64 KB di RAM statica agli indirizzi bassi. Il sistema è dotato inoltre
DettagliComunicazione di I/O
Corso di Informatica 2 Prof. Sciuto Comunicazione di I/O Daniele Paolo Scarpazza Dipartimento di Elettronica e Informazione Politecnico di Milano May 12th 2004 1 Nota sui termini Nelle slide che seguono
DettagliPensieri su pixfel se mi sbalio mi corrigerete!
Pensieri su pixfel se mi sbalio mi corrigerete! 1 I due tipi di readout per SAR che mi vengono in mente 0- eventuale raggruppamento di M pixel (M di Macropixel) dal punto di vista del readout: sembra utile
DettagliSistemi Operativi. Sottosistema di I/O
Sistemi Operativi (modulo di Informatica II) Sottosistema di I/O Patrizia Scandurra Università degli Studi di Bergamo a.a. 2011-12 Sommario L hardware di I/O Struttura Interazione tra computer e controllori
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 3)
Architettura dei sistemi di elaborazione (Input/Output parte 3) Accesso diretto alla RAM (DMA) Se la periferica è molto veloce, è possibile che la frequenza delle interruzioni sia così alta da non lasciare,
DettagliLSS Reti Logiche: circuiti sequenziali
LSS 2016-17 Reti Logiche: circuiti sequenziali Piero Vicini A.A. 2017-2018 Circuiti combinatori vs sequenziali L output di un circuito combinatorio e solo funzione del valore combinatorio degli ingressi
DettagliIl campo di cattura minimo deve corrispondere al campo di frequenze della portante, quindi da 105 a 125 MHz.
Risoluzione completa (dati numerici caso A) Esercizio 1) Un segnale modulato in ampiezza è formato da una portante con frequenza compresa tra 105 e 125 MHz, con segnale modulante che occupa la banda tra
DettagliAlimentatore master. Introduzione
Alimentatore master Introduzione L alimentatore master è un controllore programmabile che permette all utente di sviluppare sequenze per i convertitori REEL dei tunnel, gestire I/O digitali e analogici
DettagliL input/output. Architettura degli Elaboratori e delle Reti
L input/output Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Dispositivi eterogenei
Dettagli