Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica. Capitolo 7 Input/Output
|
|
- Annibale Mazza
- 5 anni fa
- Visualizzazioni
Transcript
1 Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Capitolo 7 Input/Output
2 Capitolo 7: Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio del Bus
3 Es.1 - Bus sincrono Un bus sincrono presenta le seguenti caratteristiche: Frequenza di clock: 100 MHz Durata di una trasmissione sul bus: 2 cicli di clock Ampiezza linea dati: 32 bit Tempo di ciclo della memoria: 70 ns a. Si mostri chiaramente il protocollo di lettura di un bus sincrono (utilizzando l apposito grafico); b. Si calcoli la velocità di trasferimento durante una operazione di lettura di un dato dalla memoria, sapendo che la memoria principale ha un tempo di ciclo pari a 70 ns nei seguenti due casi: 1. Parole di memoria di dimensione pari a 32 bit; 2. Parole di memoria di dimensione pari a 64 bit. Calcolatori Elettronici Input/Output Ing. B. Biggio 3
4 Es.1 - Risposta (a) La durata di un ciclo di clock è pari a 1/(100 MHz) = 10 ns Il segnale di READ sulla linea di controllo e contemporaneamente l indirizzo della locazione in cui risiede il dato sulla linea indirizzi (ADDRESS): 2 cicli di clock = 20 ns Lettura parola dalla memoria: 70 ns, cioè 7 cicli di clock Trasferimento della parola dalla memoria Calcolatori Elettronici Input/Output Ing. B. Biggio 4
5 Es.1 - Risposta (a) Vista grafica del protocollo di lettura su bus sincrono: Calcolatori Elettronici Input/Output Ing. B. Biggio 5
6 Es.1 - Risposta (b) 1. Se la parola da leggere ha ampiezza pari a 32 bit, è sufficiente un trasferimento: Trasferimento dei 32 bit della parola: 20 ns Tempo totale per leggere una parola: 20 ns + 70 ns + 20 ns = 110 ns Velocità di trasferimento: 4 B/110 ns MB/s 2. Se la parola da leggere ha ampiezza pari a 64 bit occorre effettuare due trasferimenti successivi: Trasferimento dei primi 32 bit della parola: 20 ns Trasferimento dei restanti 32 bit della parola: 20 ns Tempo totale per leggere una parola di 64 bit: 20 ns + 70 ns + 2*20 ns = 130 ns Velocità di trasferimento: 8 B/130 ns MB/s Calcolatori Elettronici Input/Output Ing. B. Biggio 6
7 Es.2 - Arbitraggio BUS (28/9/2004) Si consideri il caso di un Bus di I/O sul quale devono essere collegate 8 periferiche esterne. a. Si ipotizzi che sulla parte di controllo del Bus si abbiano solo 2 segnali di controllo liberi da poter utilizzare per gestire l arbitraggio delle 8 periferiche da collegare. Descrivere la tecnica di arbitraggio utilizzabile in una tale situazione, disegnando un possibile schema di collegamento delle periferiche e spiegando chiaramente le implicazioni del suo utilizzo sulla gestione delle richieste di I/O delle periferiche. b. Nelle ipotesi di cui al punto precedente, sarebbe utilizzabile la tecnica di arbitraggio centralizzato con richieste indipendenti per ciascuna periferica? In caso di risposta negativa, cosa sarebbe necessario modificare per renderla utilizzabile? Calcolatori Elettronici Input/Output Ing. B. Biggio 7
8 Es.2 - Risposta (a) Con soli 2 segnali liberi è possibile utilizzare la tecnica daisy chain che ha solo 2 segnali: request e grant. Ovviamente questa tecnica implica una gestione rigida delle priorità, che sono definite una volta per tutte. Calcolatori Elettronici Input/Output Ing. B. Biggio 8
9 Es.2 - Risposta (b) Non è ovviamente possibile. Per renderla utilizzabile, bisognerebbe avere almeno 8x2=16 segnali di controllo liberi, 2 per ogni periferica. Si tratta infatti dell estensione del concetto di bus centralizzato con richieste, visualizzato nello schema sottostante, in cui il numero di festoni coincide con il numero di periferiche. Calcolatori Elettronici Input/Output Ing. B. Biggio 9
10 Capitolo 7: Input/Output Richiami su modalità e indirizzamento I/O Esercizi: 1. Programmed I/O e DMA 2. DMA furto di ciclo
11 I/O: Richiami Modalità di I/O: Programmed I/O Interrupt Driven I/O Direct Memory Access (DMA) Transparent DMA Block Transfer DMA Cycle Stealing DMA ( furto di ciclo ) Modalità di indirizzamento: Memory-mapped I/O Isolated I/O Calcolatori Elettronici Input/Output Ing. B. Biggio 11
12 Es.1 - Programmed I/O e DMA L'ampiezza della linea dati del bus di un calcolatore è pari a 32 bit. La frequenza del clock della CPU è di 15 MHz. Tutte le istruzioni vengono eseguite alla velocità di 1 ciclo di clock, tranne le istruzioni di "LOAD" o "STORE" che hanno una durata pari a 2 cicli di clock. L'indirizzamento delle periferiche è realizzato mediante la tecnica del "memory-mapped I/O". a. Elencare le 4 istruzioni di CPU necessarie ad effettuare il trasferimento dati da una periferica alla memoria nel caso in cui i trasferimenti periferica-calcolatore vengano gestiti mediante I/O da programma. b. Calcolare la massima velocità di trasferimento (in bit/s) fra periferica e calcolatore che è possibile raggiungere effettuando i trasferimenti mediante I/O da programma. c. Calcolare la massima velocità di trasferimento dati (in bit/s) fra periferica e calcolatore nel caso in cui il trasferimento avvenga in DMA. Calcolatori Elettronici Input/Output Ing. B. Biggio 12
13 Es.1 - Risposta (a) L'indirizzamento mediante "memory-mapped I/O implica che per la lettura/scrittura sulla periferica si utilizzino le stesse istruzioni per la lettura/scrittura da memoria principale. Pertanto le istruzioni di LOAD e STORE vengono usate sia per leggere/scrivere sulla memoria che sulla periferica. Il trasferimento dati da periferica a memoria mediante I/O da programma ha bisogno dei seguenti 4 passi: 1. LOAD dalla periferica al registro CPU (2 cicli di clock) 2. STORE da registro CPU a memoria (2 cicli di clock) 3. generazione indirizzo successivo (1 ciclo di clock) 4. conteggio dati da trasferire (1 ciclo di clock) Calcolatori Elettronici Input/Output Ing. B. Biggio 13
14 Es.1 - Risposta (b) In totale dunque sono necessari 6 cicli di clock per trasferire un blocco di 32 bit, cioè si trasferisce un blocco con la frequenza di 15/6 MHz. La massima velocità di trasferimento è dunque pari a: (32 x 15 x 10 6 )/6 bit/s = 8 x 10 7 bit/s. Calcolatori Elettronici Input/Output Ing. B. Biggio 14
15 Es.1 - Risposta (c) In DMA è possibile trasferire un blocco per ogni ciclo di clock in modalità block transfer. Pertanto la massima velocità di trasferimento è pari a: (32 x 15 x 10 6 ) bit/s = 48 x 10 7 bit/s. Calcolatori Elettronici Input/Output Ing. B. Biggio 15
16 Es.2 - Programmed I/O e DMA Si consideri un calcolatore in cui la CPU esegue 10 5 istruzioni/s. L esecuzione di una istruzione richiede 5 cicli di clock, 3 dei quali tengono occupato il bus di sistema. Si ipotizzi che l 85% dell Instruction Rate sia usato dalla CPU per eseguire programmi che non contengono trasferimenti di I/O. L'ampiezza della linea dati del bus è pari a 32 bit. Si consideri il caso in cui il trasferimento dei dati avvenga mediante I/O da programma, con le seguenti 4 istruzioni: 1. LOAD parola dalla periferica al registro CPU; 2. STORE parola da registro CPU a memoria; 3. generazione indirizzo di memoria successivo; 4. conteggio dati da trasferire. Calcolatori Elettronici Input/Output Ing. B. Biggio 16
17 Es.2 - Programmed I/O e DMA (a) a. Calcolare la massima frequenza di trasferimento dati ottenibile (espressa in KB/s) fra una periferica collegata al bus di sistema e la memoria principale. Soluzione Nel caso di trasferimento mediante I/O da programma, per trasferire una parola occorrono 4 istruzioni. La CPU è impegnata per l'85% del tempo a eseguire istruzioni che non coinvolgono l'i/o, dunque può usare solo il 15% del tempo per eseguire istruzioni di trasferimento dati con periferiche. In termini di istr./sec questo tempo è pari a: 0.15 x 10 5 istr./s = 1.5 x 10 4 istr./s. Dal momento che per trasferire una parola servono 4 istruzioni, la velocità di trasferimento è pari a: 1.5 x 10 4 istr./s / (4 istr./parola) = 3750 parole/s. La dimensione di una parola è pari a 32 bit (4 byte), da cui si ricava la velocità di trasferimento di: 3750 parole/s x 4 B/parola = B/s = KB/s (N.B.: 1 KB = 1024 B) Calcolatori Elettronici Input/Output Ing. B. Biggio 17
18 Es.2 - Programmed I/O e DMA (b) b. Calcolare la massima frequenza di trasferimento dati ottenibile (espressa in KB/s) nel caso in cui si usi la modalità transparent DMA. Si ipotizzi che una operazione di lettura/scrittura della memoria richieda un ciclo di clock. Soluzione Nel caso di transparent DMA posso trasferire i dati tutte le volte che il bus di sistema è libero. Nel caso in esame questo tempo è pari alla somma del 15% del tempo lasciato libero dall'esecuzione di istruzioni che non coinvolgono I/O, più i 2 cicli/istruzione in cui il bus è libero. Pertanto durante l'85% del tempo posso trasferire 2 parole/istr.: 0.85 x 2 parole/istr. x 10 5 istr./s = 1.7 x 10 5 parole/s Nel restante 15% del tempo posso trasferire 5 parole/istr.: 0.15 x 5 parole/istr. x 10 5 istr./s = 0.75 x 10 5 parole/s In totale, nel caso di trasferimento con DMA, la velocità totale di trasferimento è pari a: ( ) x 10 5 parole/s = 2.45 x 10 5 parole/s 2.45 x 10 5 parole/s x 4 B/parola = 9.8 x 10 5 B/s = KB/s Calcolatori Elettronici Input/Output Ing. B. Biggio 18
19 Es.2 - Programmed I/O e DMA (c) c. Spiegare quali passi sostituiscono le istruzioni nel caso DMA. Risposta Il controller DMA esegue le operazioni di generazione indirizzi e conteggio dati trasferiti usando registri interni al controller oltre, ovviamente, a trasferire i dati dalla periferica alla memoria. Calcolatori Elettronici Input/Output Ing. B. Biggio 19
20 Es.3 - DMA furto di ciclo (13/4/2000) Un modulo DMA trasferisce blocchi di dimensione 1 byte da una periferica alla memoria alla velocità di 9600 bps, usando la tecnica del furto di ciclo. Si considerino 6 cicli per l esecuzione di ogni istruzione. Se il microprocessore esegue istruzioni alla velocità di 1 MIPS, di quanto viene rallentato il microprocessore dai trasferimenti DMA? Calcolatori Elettronici Input/Output Ing. B. Biggio 20
21 Es.3 - Risposta I dati vengono trasferiti dalla periferica alla memoria intercalando i trasferimenti DMA con il normale flusso di trasferimento delle istruzioni dalla memoria al processore (con velocità istr/s). Il problema ci dice che un istruzione viene eseguita in 6 cicli di clock. Il DMA trasferisce i dati con una frequenza pari a: (9600 bit/s)/8 bit = 1.2 khz Pertanto in 1 secondo vi sono 1200 furti di ciclo. L equivalente numero di istruzioni è dato da: 1200/6 = 200 istruzioni La velocità di esecuzione scende dunque a istr/s Ciò corrisponde ad un rallentamento pari a: 200/ = , ovvero dello 0.02% Calcolatori Elettronici Input/Output Ing. B. Biggio 21
22 Es.4 DMA furto di ciclo Un modulo DMA trasferisce blocchi della dimensione di 1 byte da una periferica alla memoria usando la tecnica del furto di ciclo. La durata di un ciclo di clock del bus e del processore coincidono. Si consideri la suddivisione in fasi mostrata in figura con gli istanti in cui è possibile fare un furto di ciclo (DMA breakpoints): DMA Breakpoints Calcolatori Elettronici Input/Output Ing. B. Biggio 22
23 Es.4 DMA furto di ciclo Sapendo che il microprocessore esegue istruzioni alla velocità di 1 MIPS: 1. Calcolare il massimo numero di furti di ciclo al secondo. 2. Se la velocità di trasferimento effettiva è di bps, calcolare di quanto viene rallentato il microprocessore dai trasferimenti DMA. Calcolatori Elettronici Input/Output Ing. B. Biggio 23
24 Es.4 - Soluzione 1. Il massimo numero è calcolabile ipotizzando che i 3 istanti in cui è possibile fare un furto di ciclo vengano usati sistematicamente. Quindi il numero di cicli per eseguire un istruzione passa da 6 a 9, causando un decremento dell instruction rate pari a 1/3 MIPS. Per calcolare il numero dei cicli rubati è sufficiente considerare il numero iniziale di cicli/istruzione richiesto e moltiplicarlo per il decremento dell instruction rate. N(furti/s) = (6 cicli/istr.)*(0.33 M istr/s) = 2*10 6 cicli/s Calcolatori Elettronici Input/Output Ing. B. Biggio 24
25 Es.4 - Soluzione 2. Il numero di furti al secondo è facilmente calcolabile considerando che in ogni furto di ciclo viene trasferito 1B: bit/s = 3600 B/s = 3600 furti/s Poiché ci sono 6 cicli/istr. il numero di istruzioni al secondo sottratto al processore vale: N(istr./s) = 3600 / (6 cicli/istr.) = 600 istr./s Il decremento sarà quindi di (600 istr./s) / ( istr./s) = = = 0.06 % Calcolatori Elettronici Input/Output Ing. B. Biggio 25
Capitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)
Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio
DettagliPROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014
PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (5-6 CFU: 9 punti 7 CFU: 8 punti) Analizzare la seguente rete logica sequenziale
DettagliPROVA SCRITTA DEL MODULO DI. 16 gennaio 2017
PROVA SCRITTA DEL MODULO DI 16 gennaio 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (4 punti) Descrivere la tabella di verità e le caratteristiche di un flip flop JK, disegnando il circuito completo visto
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. 27 Febbraio 2001
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI 27 Febbraio 200 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (VO: 7 punti - NO: 8 punti) Si consideri la rete combinatoria
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI C A L C O L A T O R I E L E T T R O N I C I 5 Giugno 2012
SECONDA PROVA INTERMEDIA DEL MODULO DI C A L C O L A T O R I E L E T T R O N I C I 5 Giugno 2012 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (8 punti) Si consideri un calcolatore in cui la CPU lavora alla frequenza
DettagliPROVA SCRITTA DEL MODULO DI
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA CORSO DI LAUREA IN INGEGNERIA BIOMEDICA 24 gennaio 29 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (8 punti)
DettagliPROVA SCRITTA DEL MODULO DI. CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 17 luglio 2018
PROVA SCRITTA DEL MODULO DI CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 7 luglio 28 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) Un circuito sequenziale presenta
DettagliSECONDA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 14 Gennaio 2010
SECONDA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 14 Gennaio 2010 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (11 punti) Si consideri un calcolatore
DettagliNOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI CORSO DI LAUREA IN INGEGNERIA BIOMEDICA CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 4 ottobre 27 NOME: COGNOME: MATRICOLA: ESERCIZIO
DettagliPROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008
PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (NO: 8 punti - VO: 7 punti) Si vogliano
DettagliSECONDA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 9 Giugno 2006
SECONDA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 9 Giugno 2006 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (10 punti) L'ampiezza della
DettagliMOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 20 Settembre 20 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 9 punti
DettagliPROVA SCRITTA DEL MODULO DI. 18 Settembre 2018
PROVA SCRITTA DEL MODULO DI 18 Settembre 2018 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) 1. (6 punti) Progettare una rete logica che calcoli il complemento a 2 di un operando a tre bit. 2. (4 punti)
DettagliSECONDA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 14 Gennaio 2011
SECONDA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 14 Gennaio 2011 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (5 punti) Progettare un Carry-Save Adder
DettagliSECONDA PROVA INTERMEDIA DEL MODULO INTEGRATO DI NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO INTEGRATO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 31 Maggio 2013 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 LINGUAGGIO ASSEMBLY
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI
SECONDA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA CORSO DI LAUREA IN INGEGNERIA BIOMEDICA ISCRITTI ALL A.A. 2017/18 e precedenti 3 giugno 2019 NOME:
DettagliPROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016
PROVA SCRITTA DEL MODULO/CORSO DI 24 novembre 206 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO (6 punti) Progettare un riconoscitore
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si
DettagliInput / Output. M. Dominoni A.A. 2002/2003. Input/Output A.A. 2002/2003 1
Input / Output M. Dominoni A.A. 2002/2003 Input/Output A.A. 2002/2003 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliSottosistemi ed Architetture Memorie
Sottosistemi ed Architetture Memorie CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) DIS - Università degli Studi di Napoli Federico II La memoria centrale Memoria centrale: array di
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 6 Febbraio 2003
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 6 Febbraio 23 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI Nota: Gli stuenti che consegnano e
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 1 giugno 2017 NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO DI 1 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) 1. (3 punti) Scrivere un frammento di codice Assembly MIPS, che implementi il costrutto C switch-case
DettagliLivello logico digitale bus e memorie
Livello logico digitale bus e memorie Principali tipi di memoria Memoria RAM Memorie ROM RAM (Random Access Memory) SRAM (Static RAM) Basata su FF (4 o 6 transistor MOS) Veloce, costosa, bassa densità
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 5 Giugno 2014
SECONDA PROVA INTERMEDIA DEL MODULO DI 5 Giugno 204 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (2 punti) () (9 punti) Si scriva un frammento di programma
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 1 giugno 2017 NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO DI 1 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) Motivando ciascuna istruzione con opportuni commenti, scrivere una funzione Assembly MIPS scomponi
DettagliDispositivi di I/O. Dispositivi di I/O
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliI bus. Sommario. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
I bus Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/38 Sommario Il bus ed il protocollo di trasferimento Tipologie di bus La
DettagliCon riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un
Esercizio su BUS Con riferimento al funzionamento dei bus di un calcolatore: tracciare e illustrare il diagramma di temporizzazione di un bus sincrono a 40 Mhz con linee condivise i per dati e indirizzi
DettagliESERCIZI e DOMANDE: I/O
ESERCIZI e DOMANDE: I/O INTRODUZIONE : I/O Per valutare le prestazioni di un sistema di I/O il parametro fondamentale risulta essere il tempo di accesso (latenza): T accesso = Costante + T trasf Dove il
DettagliDischi: Esercizio 1. Ora t.elab = n.cicli impiegati / Frequenza = / ( ) = 20ms
Esercitazioni I/O Dischi: Esercizio 1 Si consideri un programma che legge blocchi di 2 KB da disco, esegue un elaborazione su questi, e quindi li riscrive su disco. Le tre fasi non hanno sovrapposizioni.
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 27 Febbraio 2003
SOLUZIONI DELLA PROVA SCRIA DEL CORSO DI NUOVO E VECCHIO ORDINAMENO DIDAICO 27 Febbraio 2003 MOIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSE A CIASCUNO DEGLI ESERCIZI SVOLI ESERCIZIO 1 (10 punti) Dall analisi
DettagliInput/Output (Cap. 7, Stallings)
Input/Output (Cap. 7, Stallings) Grande varietà di periferiche gestiscono quantità di dati differenti a velocità diverse in formati diversi Tutti più lenti della CPU e della RAM Necessità di avere moduli
DettagliUniversità degli Studi di Cassino
Corso di Input/Output Anno Accademico Francesco Tortorella Input/Output: da un sistema di elaborazione a? Sistema di Elaborazione Processore Controllo Memoria Cache (L1,L2) Periferiche Input Datapath Memoria
DettagliPROVA SCRITTA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (8 punti) Sulla base della rete logica
Dettagli8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache
Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) () (5 punti)
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliDispositivi di I/O. Dispositivi di I/O. Prestazioni degli hard disk. Dispositivi di I/O (2) Architetture dei Calcolatori (lettere A-I)
Dispositivi di I/O Architetture dei Calcolatori (lettere A-I) Dispositivi di I/O Un dispositivo di I/O è costituito da due componenti: Il dispositivo fisico effettivo (disco, stampante, mouse, video, )
DettagliConfronto fra bus sincrono e bus asincrono: esempio.
Banda massima di trasmissione la quantità di dati che può essere trasferita in una unità di tempo oppure il numero di operazioni di I/O che possono essere eseguite in una unità di tempo Confronto fra bus
DettagliInput/Output. Input/Output
Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di sistema; Trasferimento dati; Gestione I/O. 2 M. Violante 1.1 Organizzazione di sistema Memoria
DettagliCorso di Calcolatori Elettronici I
Corso di Calcolatori Elettronici I Il sistema di Input-Output Roberto Canonico Università degli Studi di Napoli Federico II A.A. 2014-2015 Roberto Canonico Corso di Calcolatori Elettronici I A.A. 2014-2015
DettagliIl Microprocessore. Modello di Von Neumann
Il Microprocessore Modello di Von Neumann Comunicazione tramite bus Le linee di comunicazione tra il microprocessore e i dispositivi di supporto sono denominate bus. Si chiama bus dati, o data bus, il
DettagliISA Input / Output (I/O) Data register Controller
ISA Input / Output (I/O) Numerose Periferiche di tanti tipi diversi, collegati alla CPU mediante BUS diversi. Solo Input (tastiera, mouse), producono dati che la CPU deve leggere. Solo Output (Schermo),
DettagliCorso di Calcolatori Elettronici I. Memorie. Prof. Roberto Canonico
Corso di Calcolatori Elettronici I Memorie Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie dell Informazione Corso di Laurea
DettagliInput / Output. Input e Output
Input / Output Salvatore Orlando Arch. Elab. - S. Orlando 1 Input e Output INPUT OUTPUT I dati trasferiti durante le operazioni di I/O possono passare (o meno) dal processore programmed I/O vs. DMA La
DettagliArch. Elab. - S. Orlando 2. Progetto del sottosistema di I/O influenzato da vari fattori (oltre alle. componenti del calcolatore: processore e memoria
Input / Output Salvatore Orlando Arch. Elab. - S. Orlando 1 Performance Le prestazioni complessive di un sistema di dipendono dalle prestazioni dei device e dei relativi controller dalla connessione tra
DettagliPROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI
PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 6 Settembre 203
DettagliIl sistema di I/O. Calcolatori Elettronici
Il sistema di I/O 1 Architettura a bus singolo Memoria CPU Interfaccia Unità di I/O Interfaccia Unità di I/O 2 Interfaccia Svolge la funzione di adattamento sia elettrico sia logico tra le unità periferiche
DettagliInput/Output. bus, interfacce, periferiche
Architettura degli Elaboratori e delle Reti Lezione 29 Input/Output: bus, interfacce, periferiche Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliArchitettura. Argomenti. Modello di Von Neumann. Corso di Laurea in Ingegneria Biomedica aa 2003/2004. Ing. Antonio Coronato. Modello di Von Neumann
Architettura Corso di Laurea in Ingegneria Biomedica aa 2003/2004 Ing. Antonio Coronato 1 Argomenti Modello di Von Neumann, Bus, Memoria centrale e dispositivi Data Path delle architetture di Von Neumann
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I A.A. 2012-2013 Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Classificazione delle memorie Funzionalità Memoria di sola lettura (ROM) Memoria di lettura/scrittura Tecnologia Memoria a semiconduttori Memoria magnetica Memoria ottica Modalità
DettagliVon Neumann Bottleneck
Von Neumann Bottleneck Gerarchia di memoria Struttura della Gerarchia Al livello 1 poniamo la memoria più veloce (piccola e costosa) Al livello n poniamo la memoria più lenta (grande ed economica) Scopo
DettagliInput / Output. M. Dominoni A.A. 2004/2005. Input/Output A.A. 2004/2005 1
Input / Output M. Dominoni A.A. 2004/2005 Input/Output A.A. 2004/2005 1 Struttura del Computer 4 componenti strutturali: CPU: controlla le operazioni del computer Memoria Centrale: immagazinamento dati
DettagliVERIFICA DI SISTEMI. 5 Domanda [1 punto] Calcolare la velocità di trasferimento dei seguenti hard disk:
VERIFICA DI SISTEMI 1 Domanda [2 punti] Illustra la funzione della CPU e degli eventuali elementi che la costituiscono, specificando quali sono i parametri che ne caratterizzano il funzionamento. Spiega
DettagliIl sistema di Input/Output
Corso di Calcolatori Elettronici I A.A. 2010-2011 Il sistema di Input/Output Lezione 35 Prof. Roberto Canonico Università degli Studi di Napoli Federico II Facoltà di Ingegneria Corso di Laurea in Ingegneria
DettagliComponenti principali. Programma cablato. Architettura di Von Neumann. Programma cablato. Cos e un programma? Componenti e connessioni
Componenti principali Componenti e connessioni Capitolo 3 CPU (Unita Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro 1 2 Architettura di Von Neumann Dati e instruzioni in memoria
DettagliProcessore M68000: organizzazione della memoria
Corso di Calcolatori Elettronici I Processore M68000: organizzazione della memoria ing. Alessandro Cilardo Corso di Laurea in Ingegneria Biomedica Collegamento CPU-memoria Interfacciamento fisico tra processore
DettagliGli attori principali di un architettura
Memoria Architettura degli Elaboratori e delle Reti, Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it Gli attori principali
DettagliUniversità degli Studi di Cassino
Corso di Input/Output Anno Accademico 2007/2008 Francesco Tortorella Input/Output: da un sistema di elaborazione a? Sistema di Elaborazione Processore Controllo Memoria Cache (L1,L2) Periferiche Input
DettagliAbilità Informatiche e Telematiche
Abilità Informatiche e Telematiche (Laurea Triennale + Laurea Magistrale) Marco Pedicini mailto:marco.pedicini@uniroma3.it Corso di Laurea in Scienze della Comunicazione, Università Roma Tre 12 Dicembre
DettagliComponenti e connessioni. Capitolo 3
Componenti e connessioni Capitolo 3 Componenti principali CPU (Unità Centrale di Elaborazione) Memoria Sistemi di I/O Connessioni tra loro Architettura di Von Neumann Dati e instruzioni in memoria (lettura
DettagliComponenti principali
Componenti e connessioni Capitolo 3 Componenti principali n CPU (Unità Centrale di Elaborazione) n Memoria n Sistemi di I/O n Connessioni tra loro Architettura di Von Neumann n Dati e instruzioni in memoria
DettagliArchitettura hardware
Architettura hardware la parte che si può prendere a calci Architettura dell elaboratore Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione
DettagliLA GESTIONE DELLA I/O
LA GESTIONE DELLA I/O Il S.O. È l interfaccia tra l hardware e i programmi che effettuano richieste di I/O Sottosistema di I/O strutturato in moduli chiamati DRIVER uno per ogni dispositivo I Driver rendono
DettagliCapitolo 2. Elaborazione dei dati. Mauro Giacomini Pearson Addison-Wesley. All rights reserved
Capitolo 2 Elaborazione dei dati Mauro Giacomini 2007 Pearson Addison-Wesley. All rights reserved Capitolo 2: Elaborazione dei dati 2.1 Architettura del Computer 2.2 Linguaggio macchina 2.3 Esecuzione
DettagliElettronica per l informatica. Cosa c è nell unità A. Unità A: Bus di comunicazione. A.1 Architetture di interconnessione A.2 Esempi commerciali
Elettronica per l informatica 1 Cosa c è nell unità A Unità A: Bus di comunicazione A.1 Architetture di interconnessione A.2 Esempi commerciali 2 Contenuto dell unità A Architetture di interconnessione
DettagliL input/output. Architettura degli Elaboratori e delle Reti
L input/output Architettura degli Elaboratori e delle Reti Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it 1 I/O Dispositivi eterogenei
DettagliEsercizi. Bus del calcolatore. Alessandro A. Nacci ACSO 2014/2014
Esercizi Bus del calcolatore Alessandro A. Nacci alessandro.nacci@polimi.it ACSO 2014/2014 1 Esercizio 1 Si consideri l andamento dei segnali di bus sincrono quando una periferica legge in DMA una parola
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 3)
Architettura dei sistemi di elaborazione (Input/Output parte 3) Accesso diretto alla RAM (DMA) Se la periferica è molto veloce, è possibile che la frequenza delle interruzioni sia così alta da non lasciare,
DettagliCalcolatore: sottosistemi
Calcolatore: sottosistemi Processore o CPU (Central Processing Unit) Memoria centrale Sottosistema di input/output (I/O) CPU I/O Memoria Calcolatore: organizzazione a bus Il processore o CPU Unità di controllo
DettagliValutazione delle Prestazioni Barbara Masucci
Architettura degli Elaboratori Valutazione delle Prestazioni Barbara Masucci Punto della situazione Ø Abbiamo studiato Ø Una prima implementazione hardware (a ciclo singolo) di un sottoinsieme dell IS
DettagliLo scopo del BUS è quello d effettuare tutti i trasferimenti d informazioni tra le unità funzionali del calcolatore:
ACSO Architettura dei Calcolatori e Sistemi Operativi Struttura e funzionamento del bus Corso ACSO prof. Cristina SILVANO Politecnico di Milano Il BUS del calcolatore Il calcolatore è composto da unità
DettagliInfluenza dell' I/O sulle prestazioni (globali) di un sistema
Influenza dell' I/O sulle prestazioni (globali) di un sistema Tempo totale per l'esecuzione di un programma = tempo di CPU + tempo di I/O Supponiamo di avere un programma che viene eseguito in 100 secondi
DettagliBus di sistema. Struttura della memoria centrale. Bus di sistema. TUTORATO DIFONDAMENTI DIINFORMATICA
Facoltà di Ingegneria e Architettura Corsi di Laurea in Ingegneria Chimica e Ingegneria Meccanica TUTORATO DI http://www.diee.unica.it/~marcialis/fi A.A. 2015/2016 CAPITOLO 2: Architettura dei Calcolatori
DettagliArchitettura di un calcolatore: introduzione. Calcolatore: sottosistemi
Corso di Calcolatori Elettronici I Architettura di un calcolatore: introduzione Prof. Roberto Canonico Università degli Studi di Napoli Federico II Dipartimento di Ingegneria Elettrica e delle Tecnologie
DettagliCorso di Informatica
Corso di Informatica Modulo T2 2-La CPU 1 Prerequisiti Concetto intuitivo di programma Microprocessore Linguaggio binario Operazioni aritmetiche e logiche elementari 2 1 Introduzione In questa Unità vediamo
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. struttura e funzionamento del bus
AXO Architettura dei Calcolatori e Sistemi Operativi struttura e funzionamento del bus Il BUS del calcolatore Il calcolatore elettronico è un insieme d unità funzionali: l unità centrale d elaborazione
DettagliLa memoria - tecnologie
Architettura degli Elaboratori e delle Reti Lezione 26 La memoria - tecnologie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 26 1/25 Struttura
DettagliEsercizi vari. CPI e influenza cache
Esercizi vari Salvatore Orlando Arch. Elab. - S. Orlando 1 CPI e influenza cache Siano dati un processore, una cache e un mix di programmi le istruzioni di lw/sw eseguite sono il 20% di IC il CPI delle
DettagliCorso di Alfabetizzazione Informatica 2001/2002. La CPU. F. Tortorella Università degli Studi. di Cassino
Corso di Alfabetizzazione Informatica / La CPU CPU (Central Processing Unit) Funzione: eseguire i programmi immagazzinati in memoria principale prelevando le istruzioni (e i relativi), interpretandole
DettagliESERCITAZIONE SULLA VALUTAZIONE DELLE PRESTAZIONI (5 giugno 2006) Esercizio 1 (Tratto dai lucidi sulla Valutazione delle prestazioni)
ESERCITAZIONE SULLA VALUTAZIONE DELLE PRESTAZIONI (5 giugno 2006) Esercizio 1 (Tratto dai lucidi sulla Valutazione delle prestazioni) Un programma resta in esecuzione per 1 sec, su un processore dotato
DettagliCapitolo 5 Elementi architetturali di base
Capitolo 5 Elementi architetturali di base Giuseppe Lami Istituto di Scienza e Tecnologie dell Informazione CNR Via Moruzzi, 1 - Pisa giuseppe.lami@isti.cnr.it Struttura - Unità di elaborazione e controllo
DettagliArchitettura dei sistemi di elaborazione (Input/Output parte 1)
Architettura dei sistemi di elaborazione (Input/Output parte 1) Sottosistema di I/O Il sottosistema di I/O è la parte attraverso la quale si esplica la comunicazione tra il calcolatore e il mondo esterno.
DettagliTecniche Automatiche di Acquisizione Dati
Tecniche Automatiche di Acquisizione Dati Richiami di Architettura degli elaboratori Fabio Garufi - TAADF 2005-2006 1 Modello di Von Neumann L architettura del moderno microcomputer ha radici che risalgono
DettagliLe memorie Cache. Sommario
Le memorie Cache Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario Circuito di lettura
DettagliLe memorie Cache a mappatura diretta
Le memorie Cache a mappatura diretta Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/18 Sommario
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 14 Febbraio 2007
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 4 Febbraio 2007 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (8 punti) (a)
DettagliIO 1 Input Output a livello Hardware
Architettura dei calcolatori e sistemi operativi Input Output IO 1 Input Output a livello Hardware Accesso delle periferiche Le unità periferiche interagiscono con il processore e la memoria centrale attraverso
DettagliSistemi Operativi. Sistemi I/O SISTEMI DI INPUT/OUTPUT. Hardware di I/O. Interfaccia di I/O per le applicazioni. Sottosistema per l I/O del kernel
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliSistemi Operativi SISTEMI DI INPUT/OUTPUT. D. Talia - UNICAL. Sistemi Operativi 10.1
SISTEMI DI INPUT/OUTPUT 10.1 Sistemi I/O Hardware di I/O Interfaccia di I/O per le applicazioni Sottosistema per l I/O del kernel Trasformazione delle richieste di I/O Stream Prestazioni 10.2 I/O Hardware
DettagliIl Sottosistema di Memoria
Il Sottosistema di Memoria Calcolatori Elettronici 1 Memoria RAM RAM: Random Access Memory Tempi di accesso indipendenti dalla posizione Statica o Dinamica Valutata in termini di Dimensione (di solito
DettagliCalcolatori Elettronici
Calcolatori Elettronici Gerarchia di memorie: memorie cache Massimiliano Giacomin 1 Semplice classificazione delle memorie Memorie a sola lettura (ROM, PROM, EPROM, EEPROM-Flash) Memorie volatili (RAM)
DettagliBIU - Bus Interface Unit. EU - Execution Unit. indipendente e asincrono: Costituito da due unità che operano in modo parzialmente
Sistemi Roberta Gerboni Introdotto sul mercato nel giugno 1978 Primo processore a 16 bit Costituito da due unità che operano in modo parzialmente indipendente e asincrono: EU - Execution Unit BIU - Bus
DettagliGerarchia di memoria
Gerarchia di memoria I programmatori hanno l esigenza di avere memorie sempre più veloci e capienti, per poter memorizzare programmi e dati Purtroppo la tecnologia permette solo di costruire memorie grandi
DettagliValutazione delle prestazioni
Valutazione delle prestazioni Trend tecnologico: Capacità della Memoria 1000000000 100000000 10000000 1000000 100000 10000 size Capacità chip DRAM DRAM Year Size 1980 64 Kb 1983 256 Kb 1986 1 Mb 1989 4
DettagliModuli Principali e loro Ingressi/Uscite. Strutture di Interconnessione. Sommario. Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis
Calcolatori Elettronici Prof. Ing. Gian Luca Marcialis Corso di Laurea di Ingegneria Elettronica Capitolo 7 Unità di Ingresso e Uscita Fonti Principali: Stallings, W., "Architettura e organizzazione dei
Dettagli