PROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016

Transcript

1 PROVA SCRITTA DEL MODULO/CORSO DI 24 novembre 206 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO (6 punti) Progettare un riconoscitore della sequenza 000. Si usino FF-T per il modulo di memorizzazione dello stato. Semplificare le espressioni delle reti di transizione dello stato con le mappe di Karnaugh. Si calcoli anche la rete logica di transizione dell uscita. ESERCIZIO 2 (9 punti) Si consideri una gerarchia di memoria cache-primaria. La primaria è costituita da 2K parole, con blocchi di 6 parole. La cache sia costituita da 28 parole. L indirizzamento utilizzato per l associazione blocchi-linee è quello associativo su insiemi a due vie.. (2 punti) Spiegare come vengono interpretati gli indirizzi di memoria primaria per recuperare l informazione contenuta nella cache. 2. (3 punti) Indicare, attraverso i valori di block frame, quali blocchi di memoria primaria possono essere associati all insieme di cache indirizzato con un valore di set index uguale a ( punto) Calcolare il tempo medio di accesso alla gerarchia considerando i seguenti valori: Hc=0.95, Tc= 4 ns, Tp= 40 ns. 4. (3 punti) E data un unità a disco caratterizzata dai seguenti parametri: 6000 giri/min, 64 settori per traccia, 32 KB/settore, tempo di posizionamento da una traccia a quella adiacente pari a ms. Calcolare il tempo minimo necessario per leggere un file di 8 MB su settori e tracce contigue (in modalità non frammentata). ESERCIZIO 3 (0 punti) () (8 punti) Si scriva un frammento di programma Assembler MIPS che consideri un vettore di interi senza segno u (di indirizzo iniziale 000) la cui dimensione è contenuta nella locazione di indirizzo N, e copi in un altro vettore v (di indirizzo iniziale 5000) i valori di u che risultano divisibili per un intero contenuto nella locazione di indirizzo M. Si utilizzi una funzione divisibile che, ricevendo due interi in $4 e $5, mette in $6 il valore 0 se il primo valore non risulta divisibile per il secondo, qualunque altro valore diverso da 0 indica invece che sia divisibile. Alla fine del programma il registro $0 deve contenere il numero di valori copiati. Tale valore dovrà essere trasferito nella locazione di indirizzo K. (2) (2 punti) Illustrare la suddivisione dei campi codice operativo ed operandi per le istruzioni Assembly MIPS j e lw. ESERCIZIO 4 (8 punti) () (4 punti) Indicare e disegnare uno schema di arbitraggio con tre linee disponibili per cinque periferiche indicando la funzionalità di ciascuna linea. Disegnare e spiegare il protocollo di comunicazione che utilizzi tali linee. (2) (4 punti) Ipotizzare che i trasferimenti da calcolatore a periferica siano gestiti mediante modulo DMA con furto di ciclo. La linea dati, corrispondente alla dimensione di una parola, è di 64 bit. Verificando una riduzione dell instruction rate del 5% rispetto ad un valore nominale di MIPS, ed ipotizzando che il DMA trasferisca una parola ogni ciclo di clock, calcolare la velocità di trasferimento del modulo DMA in MB/s.

2 ESERCIZIO Risposta. Il grafo degli stati è dato da: Che conduce alla seguente tabella delle transizioni dello stato, posto che ad ogni simbolo di stato si associ una coppia di bit in quest ordine: S0=00, S=0, S2=0, S3=, che nel seguito indichiamo con la coppia AB. Indichiamo con Z l uscita della rete, e con TA e TB gli ingressi di ciascuno dei flip flop rappresentanti i bit di stato A e B. A B X A TA B TB Z Semplificando le espressioni ottenute con le mappe di Karnaugh: AB AB X X T A = BX + AB T B = BX + AX + A X La rete di transizione dell uscita è infine: Z = ABX Calcolatori Elettronici 24 novembre 206 PAGE 3

3 ESERCIZIO 2 Risposta. Ogni blocco è formato da 6 parole bit per il campo offset. La cache è costituita da 28 parole 2 7, organizzate in linee di 6 parole. Essendo il metodo set associativo a due vie, il campo Index è pari a 2 bit. La primaria è indirizzata con 2K parole 2 bit, da cui si evince che il campo TAG sarà pari a 4 bit. In sintesi: < TAG 5 bit > < Cache Index 2 bit > < Offset 4 bit > Risposta 2. La domanda ci richiede di indicare l indirizzo dei blocchi con C.I. pari a 4. Si riferisce cioè ad un block frame così configurato: Block Frame TAG Set Index x4 x3 x2 x x0 Dove abbiamo indicato con x4, x3, x2, x, x0 i cinque bit del TAG. Abbiamo dunque 32 possibili blocchi, con TAG da 0 a 3, ottenibili moltiplicando il relativo valore del TAG per il numero dei 4 (2 2 ) set di cache. Risposta 3. Si deve applicare la formula della gerarchia di memoria a due livelli: T = Tc + (-Hc)*Tp. T = 4 + (-0.95) * 40 = 4+2 = 6 ns Risposta 4. 8 MB = 2 3 KB occupa 2 8 settori da 32=2 5 KB. Poiché ciascuna traccia contiene 64=2 6 settori, saranno necessarie 2 2 =4 tracce contigue libere. Il tempo di lettura minimo si ha quando la testina è collocata sul primo settore utile. In questo modo, il file sarà letto con quattro rotazioni e tre posizionamenti. Poiché si ha che il tempo di rotazione è pari a 0 ms e quello di posizionamento da una traccia a quella adiacente è di ms: 0*4 + 3* = 40+3 = 43 ms. Calcolatori Elettronici 24 novembre 206 PAGE 3

4 ESERCIZIO 3 Nella nostra soluzione, indicheremo con $8 il registro che indicizzerà gli elementi di u (indicato genericamente come i), e con $0 quello che indicizza gli elementi di v (indicato come j). Al termine del frammento, $0, secondo specifica, conterrà il numero di valori che da u saranno stati copiati in v. In $9 depositeremo il valore che si trova nella locazione N, ed in $5 il valore che si trova nella locazione M. Nel registro $4 depositeremo inoltre il valore u[i]. Il registro $2 conterrà, alternativamente, i valori i*4 e j*4. Possiamo dunque sviluppare il nostro frammento come segue: frammento: lw $9, N($0) lw $5, M($0) move $8, $0 move $0, $0 loop: beq $8, $9, exit_loop muli $2, $8, 4 lw $4, 000($2) move $4, $4 jal divisibile beq $6, $0, aggiorna_i muli $2, $0, 4 sw $4, 5000($2) addi $0, $0, aggiorna_i:addi $8, $8, j loop exit_loop: sw $0, K($0) Le istruzioni Assembly MIPS hanno tutte lunghezza pari a 32 bit. L organizzazione dei campi per l istruzione lw è: #$9 N #$5 M #$8 0 #$0 0 #se i == N esci dal loop #calcolo l offset esatto del valore in posizione i #$4 u[i] #impostazione del parametro $4 prima della chiamata #chiamata alla funzione #se u[i] non è divisibile salta #calcolo l offset esatto del valore in posizione j Dove op sta per codice operativo e ad esso sono destinati 6 bit, rs è il registro indice, rt il registro destinazione. L indirizzo-base è di 6 bit. I campi per j sono invece: Dove op sta per codice operativo e address è appunto l indirizzo-etichetta. Si noti che la memoria indirizzabile è di 26 bit. Calcolatori Elettronici 24 novembre 206 PAGE 3

5 ESERCIZIO 4 ) Un possibile schema di arbitraggio è quello centralizzato con tre linee GRANT, ACK, REQ, la prima delle quali attivata dall arbitro e le altre due dalle periferiche. Lo schema corrispondente è il seguente: Il relativo protocollo di comunicazione è descritto dalla seguente figura: In questa figura i segnali sono attivi bassi. Quando l Unità, ad esempio, compie la richiesta, essa deve attendere dall arbitro il grant ovvero la conferma che, non appena avvenuta, consente alla periferica di attivare la linea ack (che significa anche bus impegnato ). Successivamente l arbitro disattiva la linea grant e la periferica disattiva la linea req. L attivazione della linea ack impedisce che la richiesta di una seconda periferica, ad esempio la 2, possa essere presa in considerazione dal bus fino a che quella correntemente in possesso non lo rilasci disattivando la linea ack. A quel punto, l arbitro riattiverà la linea grant consentendo alla prima periferica del festone che ha richiesto il bus di utilizzarlo. Si ricordi infatti che il segnale grant si propaga sulle periferiche nell ordine cablato dalla daisy chain. 2) Una riduzione del 5% dell instruction rate significa che da MIPS si passa a 0.95 MIPS, ovvero 0.05 MIPS di perdita, pari quindi a istruzioni al secondo. Si può ipotizzare ragionevolmente che un istruzione richieda i cinque cicli di clock costituiti da Istruction Fetch-Decode-Operand Fetch-Execute-Store Results. Quindi il furto ammonta a cicli al secondo. Poiché viene trasferita una parola di 64 bit=8 byte per ognuno di questi cicli, la velocità di trasferimento è pari a circa.9 MB/s. Calcolatori Elettronici 24 novembre 206 PAGE 3