Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis"

Transcript

1 Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Esercitazione 2 (Capitolo 3) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria cache Indirizzamento della memoria cache Allocazione di blocchi e insiemi Metodo diretto Metodo associativo su insiemi Metodo completamente associativo Calcolo dell hit rate di cache Gerarchia di memorie Calcolo del tempo medio di accesso alla gerarchia a due e tre livelli Hit rate condizionale Memoria a disco Codice di Hamming Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 2 Indirizzamento della memoria cache Indirizzamento della memoria cache m bit n bit m bit n bit Block frame Offset Block frame Offset Bit di indirizzamento della primaria Il Block Frame, costituito dagli m bit più significativi dell indirizzo, individua la posizione, ovvero l indirizzo, del blocco nella memoria primaria. L Offset è costituito dagli n bit meno significativi dell indirizzo. Tale gruppo individua la posizione della parola all interno di un dato blocco. Shift di n bit Per ottenere il block frame, è necessario uno scorrimento a destra di tanti bit quanti sono i bit di offset. Ciò equivale a dividere l intero indirizzo per 2 n, ovvero per il numero di parole in ciascun blocco: il quoziente è il Block frame; il resto fornisce invece l Offset. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 3 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 4

2 Indirizzamento della memoria cache Indirizzamento della memoria cache t bit r bit t bit r bit TAG Cache index TAG Cache index BLOCK FRAME Shift di r bit Il Block Frame è ulteriormente ripartito in TAG e in Cache Index. Quest ultimo rappresenta: l indirizzo del blocco di cache, nel metodo diretto; l indirizzo dell insieme di cache, nel metodo associativo su insiemi. Per ottenere TAG e Cache Index, è necessario uno scorrimento a destra di r bit. Ciò equivale a dividere il Block Frame per 2 r, il numero di blocchi/insiemi in cache: Il quoziente è il TAG; Il resto fornisce il Cache Index. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 5 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 6 Ricapitolando Struttura della memoria Address BlockFrame = Int 2 n Offset = Mod Address 2 n CacheIndex = Mod BlockFrame BlockFrame TAG = Int 2 r 2 r Si assuma che: la memoria primaria contenga 8 blocchi; la cache contenga 4 blocchi; ogni blocco contenga 16 parole, per un totale di 128 parole in memoria primaria, 64 in memoria cache. Mem. Cache Blocchi Mem. Primaria Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 7 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 8

3 Indirizzamento diretto <TAG 1 bit><cache Index 2 bit><offset 4 bit> La cache è vuota. Supponiamo che la memoria richieda l accesso alla parola di indizzo primaria pari a =( ) 2. Il sistema va prima a cercare la parola nella cache. E necessario l indirizzo del blocco di memoria primaria, dato da: Block Frame = Int(103/16) = 6. Poi si individua il blocco di cache dove si dovrebbe trovare la parola con l operazione: Cache Index = Mod(6/4) = 2. Ma quel blocco è vuoto. Mem. Cache Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis Indirizzamento diretto Il sistema va allora a prelevare il blocco di primaria dove si trova la parola 103. Viene dunque prelevato tutto il blocco 6 (ovvero tutte le parole contenute in quel blocco) della primaria e copiato nel blocco 2 della cache. Mem. Primaria Mem. Cache Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis Indirizzamento diretto: un incoveniente Supponiamo adesso che il sistema voglia accedere alla parola di indirizzo 35. Il blocco di primaria è Int(35/16) = 2. Il corrispondente blocco di cache è Mod(2/4) = 2. Ma il blocco 2 è stato appena occupato dal blocco 6 della primaria (lo si verifica attraverso il TAG). Si rende allora necessario sovrascrivere il blocco 2 di cache con il nuovo blocco di primaria, invalidando il principio di località (cache miss). Indirizzamento associativo su insiemi Se raggruppiamo a due a due i blocchi della cache, generando così due insiemi, possiamo usare il metodo associativo su insiemi. <TAG 2 bit><cache Index 1 bit><offset 4 bit> Mem. Primaria Mem. Cache Insieme 0 Insieme 1 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 11 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 12

4 Indirizzamento associativo su insiemi Indirizzamento associativo su insiemi La cache è vuota. Supponiamo che la memoria richieda l accesso alla parola di indizzo primaria pari a 103. Il sistema va prima a cercare la parola nella cache. E necessario l indirizzo del blocco di memoria primaria, dato da: Int(103/16) = 6. Mem. Primaria Il passo successivo è individuare l insieme della cache dove cercare il blocco, con l operazione: Mod(6/2) = 0 Attraverso il TAG il sistema scansiona i due blocchi di cache dell insieme 0 per verificare la presenza del blocco di primaria cercato. L insieme è però vuoto. Si rende necessario il trasferimento del blocco 6 di primaria in uno dei due blocchi di cache liberi. Mem. Cache Insieme 0 Insieme 1 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 13 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 14 Indirizzamento associativo su insiemi Da ricordare Il blocco 6 di primaria viene così allocato nel primo blocco disponibile dell insieme 0 di cache. La situazione della cache è quella descritta in figura. Supponiamo ora che il sistema richieda la parola di indirizzo 35, presente nel blocco Int(35/16) = 2 di primaria. L insieme di cache ha indirizzo Mod(2/2) = 0 Poiché c è ancora un blocco libero in quell insieme, non è necessaria alcuna sostituzione: il blocco 2 di primaria verrà allocato nel blocco libero. (6) blocco libero (6) (2) Per sapere l indirizzo della prima e dell ultima parola del blocco N di primaria, essendo D la dimensione del blocco: Word(0) = N D Word( D 1) = N D + D 1 N si ottiene dalla formula: Word( x) N = Int D Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 15 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 16

5 Esercizio (23/09/1999) Il sistema di memoria di un calcolatore è formato da una memoria principale di dimensione pari a 64MB e da una memoria cache di dimensione pari a 512KB. La memoria è indirizzabile al singolo byte. Calcolare il numero di bit necessario per indirizzare la memoria primaria. Dire inoltre come viene indirizzata la cache, sapendo che la memoria è suddivisa in blocchi da 4 byte: con il metodo diretto; con il metodo associativo su insiemi, con insiemi di 4 blocchi. 26 bit di indirizzamento Metodo diretto: <tag 7 bit> <cache index 17 bit> <offset 2 bit> Metodo associativo su insiemi a 4 vie: <tag 9 bit> <cache index 15 bit> <offset 2 bit> Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 17 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 18 Esercizio (5/11/1998) Si consideri un calcolatore che dispone di una memoria cache di 256 byte. La cache usi un metodo di allocazione del tipo associativo su insiemi (16 insiemi). L indirizzamento usato è a 16 bit, è possibile accedere al singolo byte e la memoria è suddivisa in blocchi da 4 byte. 1. Spiegare come vengono interpretati gli indirizzi logici a 16 bit per recuperare l informazione contenuta nella cache. 2. A che cosa corrispondono gli indirizzi: CC84, A017, FF1A, 012B? 3. Se gli indirizzi A7x1 e 03By possono essere assegnati allo stesso insieme di cache, quali valori possono avere le cifre x e y? 1. <TAG 10 bit> <Cache Index 4 bit> <Offset 2 bit> 2. CC84 ==> CC ==> insieme 1, tag CC(10) 2, byte 00 A017 ==> A ==> insieme 5, tag A0(00) 2, byte 11 FF1A ==> FF ==> insieme 6, tag FF(00) 2, byte B ==> ==> insieme 10, tag 01(00) 2, byte A7x1 A7 x 3 x 2 x 1 x By y 3 y 2 y 1 y 0 x =(x 3 x ) 2 = 3,7,B,F. y =(0 0 y 1 y 0 ) 2 = 0,1,2,3. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 19 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 20

6 Esercizio (29/01/2004) Si consideri un calcolatore che dispone di una memoria principale di 64 Kbyte suddivisa in blocchi di 8 byte. E' possibile accedere al singolo byte e la modalità di indirizzamento usata per la cache, costituita da 32 blocchi indirizzabili, sia quella diretta. 1. Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache. 2. Indicare in quali blocchi di primaria si trovano i seguenti byte (indirizzi in esadecimale): 111B, C334, D01D, AAAA. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 21 Esercizio (cont d) 3. Indicare in quali blocchi di cache devono essere memorizzati i byte del passo precedente. Se tali parole venissero richieste sequenzialmente, quanti sarebbero gli hit di cache (ipotizzando la cache inizialmente vuota)? 4. Si supponga che il byte di indirizzo 1A1A sia memorizzato in cache. Indicare gli indirizzi di tutti gli altri byte memorizzati nello stesso blocco di cache. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache. 64Kbyte = 2 16 byte 8 byte per blocco 3 bit di indirizzamento singolo byte 32 blocchi indirizzabili 5 bit di indirizzamento Quindi: <Tag 8 bit> <Cache Index 5 bit> <Offset 3 bit> (cont d) 2. Indicare in quali blocchi di primaria si trovano i seguenti byte (indirizzi in esadecimale): 111B, C334, D01D, AAAA. 111B Block frame ( 547) 10 Cache index 3 C Block frame (6246) 10 Cache index 6 D01D Block frame (6659) 10 Cache index 3 AAAA Block frame (5461) 10 Cache index Se tali parole venissero richieste sequenzialmente, quanti sarebbero gli hit di cache (ipotizzando la cache inizialmente vuota)? Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 23 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 24

7 (cont d) 4. Si supponga che il byte di indirizzo 1A1A sia memorizzato in cache. Indicare gli indirizzi di tutti gli altri byte memorizzati nello stesso blocco di cache. Dato che: 1A1A si ottiene facilmente che gli altri byte contenuti nello stesso blocco sono: 1A18 (offset 000), 1A19 (offset 001), 1A1B (offset 011), 1A1C (offset 100), 1A1D (offset 101), 1A1E (offset 110), 1A1F (offset 111). Esercizio (27/10/2000) Si consideri un calcolatore che dispone di una memoria principale di 32 KB e di una memoria cache di 4 KB. E possibile accedere al singolo byte e la memoria è suddivisa in blocchi da 64 B. 1. Spiegare come vengono interpretati gli indirizzi di memoria primaria per recuperare l informazione contenuta nella cache nel caso venga usata la modalità di indirizzamento: Diretto; Associativo su insiemi, in cui ciascun insieme è formato da 4 blocchi. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 25 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 26 Esercizio (cont d) 2. Si consideri la cache di cui alla domanda precedente, indirizzata con la modalità associativa su insiemi. Ipotizzare che il processore acceda ai byte di indirizzo 0, 1, 2,, 4095 in questo ordine. Si ipotizzi inoltre che la cache sia inizialmente vuota. Calcolare il numero di cache hit e cache miss per questa sequenza di richieste. Metodo diretto: <TAG 3 bit><cache Index 6 bit><offset 6 bit> Poiché le parole sono in sequenza, il sistema richiede l accesso ai primi 2 12 / 2 6 = 2 6 blocchi di memoria primaria. Metodo set-associativo: <TAG 5 bit><cache Index 4 bit><offset 6 bit> Poiché gli insiemi di cache sono 16= 2 4, indirizzati da 0 a 15, i blocchi di primaria da 0 a 15 vengono allocati nel primo blocco libero di ciascun insieme I blocchi di primaria da 16 a 31 vengono allocati nel secondo blocco libero degli insiemi da 0 a 15, e così via. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 27 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 28

8 (cont d) Gerarchia di memoria Tempo medio di accesso: T = H C T C + (H P H C )(T P + T C ) + (1 H P )(T D + T P + T C ) = Quando viene richiesta la parola 0 avremo un "cache miss, che provoca il caricamento del blocco 0 nell'insieme 0, in cache. Le successive richieste dei dati di indirizzo 1, 2,, 63 vengono quindi soddisfatte dalla cache ("cache hit"). Dal momento che le richieste sono in tutto 64, avremo 64 "cache miss" e 63*64=4032 "cache hit", cui corrisponde un "hit ratio" pari a 0.98 (4032/4096). T = T C + (1 H C )T P + (1 H P )T D Parole nel Disco (Nd) Parole in Primaria (Np) Parole in Cache (Nc) Gli hit ratio possono essere interprati come probabilità. Hc = Nc/Nd Prob. che una parola sia in cache Hp = Np/Nd Prob. che una parola sia in primaria N.B. Le parole in cache sono contenute anche in primaria e nel disco Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 29 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 30 Esercizio Calcolare il tempo medio di accesso alla gerarchia di memoria, sapendo che la cache ha un tempo di accesso pari a 15 ns la primaria ha un tempo di accesso pari a 40 ns il disco ha un tempo di accesso pari a 10 ms l hit ratio di cache è pari a 0.95 l hit ratio di primaria è pari a 0.98 T = T C + (1 H C )T P + (1 H P )T D = 0.2ms Hit ratio condizionale Probabilità che una parola si trovi al livello i-esimo nella gerarchia, dato che non la si è trovata al livello (i-1)-esimo (superiore), e.g.: Probabilità che una parola si trovi in primaria dato che non la si è trovata in cache H p c Si puo anche calcolare la probabilità che una parola non si trovi in primaria dato che non si la si è trovata in cache, etc. H p c = 1 H p c Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 31 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 32

9 Hit ratio condizionale Diagramma di Venn Qual è la relazione tra gli hit ratio condizionali e gli hit ratio? Cache Primaria Disco Hc: Prob. che una parola sia in cache Hp: Prob. che una parola sia in primaria Hd=1: Prob. che una parola sia nel disco Hit ratio condizionale La probabilità che una parola si trovi in memoria primaria dato che non è in cache si calcola come rapporto tra la probabilità (congiunta) che una parola sia in memoria primaria e non in cache, diviso la probabilità che la parola non sia in cache. P( p c ) = Hp Hc P(c ) = 1 Hc H p c = P( p c ) P(c ) = Hp Hc 1 Hc 0 < Hc < Hp < Hd = 1 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 33 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 34 Hit ratio condizionale Analogamente, calcoliamo: H p c = P( p c ) P(c ) Un ulteriore verifica: H p c = 1 H p c = 1 = 1 Hp 1 Hc Hp Hc 1 Hc 1 Hp = 1 Hc Esercizio (18/02/2004) Un calcolatore ha un sistema di memoria virtuale a tre livelli, costituita da: cache, memoria primaria e disco. La lettura di una parola che si trova già memorizzata nella cache richiede 15 ns. La lettura di una parola dalla memoria primaria e il suo trasferimento in cache richiedono complessivamente 40 ns. La lettura di una parola dal disco e il suo trasferimento in memoria primaria richiedono complessivamente 10 ms. La probabilità che una parola si trovi già in cache è pari a La probabilità che una parola si trovi in memoria primaria quando non è presente nella cache è pari a 0.6 (hit ratio condizionale). Calcolare il tempo medio di accesso al sistema di memoria. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 35 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 36

10 Dobbiamo calcolare: T = H C T C + (H P H C )(T P + T C ) + (1 H P )(T D + T P + T C ) I tempi e l hit ratio per la cache sono tutti dati dal problema, l unico dato mancante è Hp. T C = 15ns T P = 40ns T D = 10ms H C = 0.95 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 37 Basta calcolare Hp a partire dall hit rate condizionale, invertendo la formula: H P C = H P H C 1 H C H P = H C + (1 H C )H P C = (1 0.95) 0.6 = 0.98 Infine, possiamo calcolare: T = H C T C + (H P H C )(T P + T C ) + (1 H P )(T D + T P + T C ) = T = ns Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 38 Esercizio Sia data una gerarchia di memoria costituita da memoria cache, memoria primaria e disco. Durante l esecuzione di un processo viene rilevato che, su 1000 parole richieste, 950 sono state trovate in cache e 30 sono state trovate in memoria primaria quando non sono state trovate in cache. Istruzioni e dati del processo erano tutti memorizzati su disco. Sapendo che i tempi di accesso alla cache, alla primaria ed al disco valgono, rispettivamente, 4 nsec, 40 nsec, 2 msec, si calcoli il tempo medio di accesso alla gerarchia. Calcolo dei parametri Hc, Hp, Hd: Nel caso di Hc, dalla definizione si ha subito Hc = 950/1000 = 0.95, in quanto 950 è il numero di successi in cache. Per quanto riguarda Hp, il problema fornisce soltanto il numero di successi quando il dato non è presente in cache, ovvero Hp-Hc=30/1000, da cui Hp=Hc+30/1000=0.98. Per quanto riguarda Hd, sappiamo dal testo che istruzioni e dati sono tutti memorizzati su disco. Per cui Hd = 1. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 39 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 40

11 (cont d) Applicando la formula del tempo medio della gerarchia, si ottiene: T = HCTC + ( H P HC )( TP + TC ) + (1 H P )( TD + TP + TC ) T = 0.95 * 4 + ( ) * (4 + 40) + (1 0.98) * ( * 10 6 ) = ,88 = ns = ms. Esercizio sulla cache (LRU, FIFO) Si consideri una memoria primaria costituita da 128 parole e una memoria cache costituita da 16 parole. Il metodo di indirizzamento della cache sia quello associativo su insiemi a due vie con blocchi di 4 parole. Si considerino le seguenti chiamate ad altrettante parole (indirizzi espressi in decimale): 52, 24, 1, 44, 25, 37, 47, 4, 3, 45, Si indichi il contenuto della cache, ovvero quali byte occupano i relativi blocchi di cache, dopo l ultima chiamata, nel caso si adoperino algoritmi di rimpiazzamento FIFO e LRU. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 41 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 42 <TAG 4 bit><set Index 1 bit><offset 2 bit> Ricaviamo il set index per ogni chiamata: B.F. = Int(X/4); S.I. = Mod(BF/2); X B.F S.I Strategia FIFO X B.F S.I Set 0 Set Hit X X X Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 43 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 44

12 Strategia FIFO, stato finale della cache Strategia LRU Set 0 Set 1 Hit rate = 3/11 B.F. Words 6 24, 25, 26, , 1, 2, ,45,46, ,61,62,63 X B.F S.I Set 0 Set Hit X X X X Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 45 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 46 Strategia LRU, stato finale della cache Set 0 Set 1 Hit rate = 4/11 B.F. Words 6 24, 25, 26, , 1, 2, ,61,62, ,45,46,47 Esercizio sulla cache (cont d) 2. Durante il test delle chiamate ad un processo si sono ottenuti i seguenti valori di performance per una gerarchia di memorie a tre livelli: Hc = 0.9, Hp = 0.75, Hd = Il processo era completamente memorizzato nel disco. Hc, Hp, Hd sono gli hit ratio di cache, primaria e disco. Spiegare, motivando chiaramente la risposta, se i valori ottenuti sono compatibili con quanto ci si attende da una gerarchia di memoria. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 47 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 48

13 Ovviamente no, per 2 motivi: 1. La condizione Hc < Hp < Hd non è rispettata; 2. Hd non è uguale a 1, nonostante il processo sia interamente memorizzato sul disco! Esercizio sulla cache (04/07/2006) E data una gerarchia di memorie cache-primaria. La memoria primaria è di 512 KB mentre la cache è di 64 KB. E possibile indirizzare il singolo byte, e la memoria primaria è suddivisa in blocchi di 32 B. 1. Indicare, sapendo che l indirizzo della prima parola è pari a 0, l indirizzo della prima e dell ultima parola del blocco di memoria primaria con block frame pari a Indicare, specificando l ampiezza e la funzione dei diversi campi, come vengono interpretati gli indirizzi di memoria primaria secondo il metodo di indirizzamento diretto, associativo e set-associativo a otto vie. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 49 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 50 alla domanda 1 Utilizziamo le formule: Word(0) = N D Word( D 1) = N D + D 1 N corrisponde al Block Frame; D è il numero di parole/blocco. Indirizzo della prima parola del blocco: Block Frame * D = 16 * 32 = 512. Indirizzo dell ultima parola del blocco: Indirizzo della prima parola del blocco + D 1 = = = 543. alla domanda 2 Memoria primaria da 512 KB, indirizzabile al singolo byte 512 K = 2 9 x 2 10 = 2 19 Sono necessari 19 bit per l indirizzamento in primaria Blocchi di 32 B, indirizzabili al singolo byte 32 = 2 5 implica che sono necessari 5 bit di offset <Block Frame 14 bit><offset 5 bit> Quanti blocchi ci sono in cache? Cache da 64 KB; 32 B/blocco. Quindi: 64 KB / ( 32 B/blocco ) = 2K blocchi = 2048 blocchi. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 51 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 52

14 alla domanda 2 Metodo diretto Il cache index identifica i blocchi in cache. Dato che sono presenti 2048 = 2 11 blocchi in cache, sono richiesti 11 bit di indirizzamento. <TAG 3 bit><cache Index 11 bit><offset 5 bit> Metodo completamente associativo TAG = Block Frame (non esiste il set index, dato che si ha solo 1 insieme). <TAG 14 bit><offset 5 bit> alla domanda 2 Metodo set-associativo, insiemi a 8 vie E necessario capire quanti insiemi sono presenti in cache. Dato che i blocchi in cache sono 2048, avremo 2048 blocchi / (8 blocchi/insieme) = 2 8 insiemi Il set index dovrà indirizzare 2 8 insiemi, quindi saranno necessari 8 bit. <TAG 6 bit><set Index 8 bit><offset 5 bit> Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 53 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 54 Esercizio sulla cache (cont d) 3. Ipotizzando la cache piena, indicare in quale linea di cache viene allocato il blocco indicato nel punto 1 (Block Frame=16) con i metodi di indirizzamento esaminati nel punto 2. Si indichi e descriva, dove necessario, almeno un algoritmo di rimpiazzamento. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 55 alla domanda 3 Metodo diretto: C.I.=mod(16/2 11 )=16. Quindi il blocco 16 di primaria viene allocato, sostituendo il blocco precedente, se con TAG diverso, nella linea 16 di cache. Metodo associativo: a meno che in una delle linee della cache non sia presente un blocco con medesimo TAG, il blocco dovrà essere allocato rimpiazzando un blocco di cache. Usando l algoritmo di rimpiazzamento FIFO, il blocco da rimpiazzare è quello che era stato allocato per primo in cache. Metodo set-associativo (insiemi a 8 vie): S.I.=mod(16/2 8 )= corrisponde all indirizzo dell insieme. Il blocco 16 sostituirà, a meno di hit, uno degli otto blocchi allocati nell insieme 16, secondo la strategia di rimpiazzamento utilizzata. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 56

15 Memoria a disco Parametri: Tempo di latenza T. di posizionamento T. di lettura Esercizio (17/02/2002) Sia dato un disco rigido con le seguenti caratteristiche: velocità: 7200 giri/min, 200 settori per traccia, capacità di un settore 8 KB, tempo per lo spostamento della testina fra due tracce consecutive: 1ms. Calcolare il tempo di trasferimento di un blocco di 128 KB nei seguenti casi: 1. il blocco è stato registrato su settori contigui sulla stessa traccia e la testina si trova posizionata sul primo settore del blocco; 2. i settori del blocco in questione siano registrati su tracce diverse la cui distanza media è pari a 12 tracce e la testina si trovi posizionata all'inizio del primo settore del blocco. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 57 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 58 alla domanda 1 TROT = 60 / 7200 = secondi Il tempo di lettura di un settore lo si ricava dividendo il tempo di rotazione per il numero di settori per traccia (200). Tlett = TROT / 200 = µs. Se il blocco si trova registrato di seguito su una stessa traccia e la testina si trova già posizionata sul primo settore del blocco, il tempo di lettura totale è uguale a 16 volte il tempo di trasferimento di un settore (visto che i dati sono registrati su 128KB/(8KB/settore) = 16 settori). Tempo per la lettura di un blocco di 128 KB = 16 * µs = µs = ms. alla domanda 2 In questo caso bisogna considerare: Il tempo di posizionamento (pari a 12 ms); Il tempo di latenza (pari a TROT/ 2 ms = 4.17 ms). Tpos e Tlat sono necessari per calcolare il tempo di lettura dei blocchi successivi al primo (in tutto 15 blocchi). T= Tlett + 15*(Tlett+Tpos+Tlat) = ms Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 59 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 60

16 Esercizio (19/04/2007) Un disco presenta le seguenti caratteristiche: 7200 giri/min, 100 settori per traccia, tempo di spostamento da una traccia a quelle adiacenti 1 ms, 101 tracce per superficie, 32 B per settore. Calcolare il tempo medio di lettura di un blocco di 1 KB da disco, nell ipotesi che il primo settore utile si trovi nella prima traccia, che la testina si trovi nell ultima traccia all istante iniziale, e che i settori del blocco siano situati, a due a due, in tracce diverse distanti mediamente 4 tracce. Parametri: TROT = 60 / 7200 = secondi TLAT = TROT / 2 = secondi Tlett = TROT / 100 = ms (per 1 settore) Tsp = 1ms Tpos = 4*Tsp= 4 ms. Numero di settori richiesti per il blocco da 1 KB: 1024B/(32B/settore) = 32 settori. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 61 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 62 Settori non contigui In questo caso occorre considerare che per leggere i primi 2 settori (residenti sulla prima traccia) la testina dovrà attraversare 100 tracce. Visto che i settori restanti sono a due a due sulla stessa traccia, occorrerà inoltre dimezzare il tempo di posizionamento medio. Tempo di lettura del blocco da 1KB: T = 100 * Tsp + 2*Tlett + 2*TLAT + 30 * (TLAT + Tpos/2 + Tlett) = = 100*1 + 2* * *( ) = = ms Settori contigui Tempo di lettura del blocco da 1KB: T = 100 * Tsp + 2*Tlett + TLAT + 30 * (TLAT/2 + Tpos/2 + Tlett) = = 100*1 + 2* *(4.15/ ) = = ms Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 63 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 64

17 Esercizio (12/07/2002) Si consideri un disco rigido con le seguenti caratteristiche: velocità di rotazione = 5400 giri/min; tempo medio di posizionamento = 5 ms; 34 settori per traccia di 512 byte ciascuno. Calcolare il tempo medio di trasferimento di un file da 8 KB considerando: il caso migliore; il caso medio. Trot = 60/5400 sec = ms Tlat = Trot/2 = ms Tlett = Trot /34 = ms (tempo di lettura di un settore) Tpos = 5 msec. Numero di settori richiesti dal file N = 8 KB / (512B/settore) = 16 settori. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 65 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 66 Caso migliore: il file è posizionato su settori consecutivi della stessa traccia e la testina è posizionata all inizio del primo settore. Dato che il file può essere memorizzato in una sola traccia: T = N * Tlett = msec. Caso medio: il file è posizionato su settori collocati in tracce diverse e la testina si trova in un punto qualsiasi del disco. T = N * (Tlat + Tpos + Tlett) = 16 * = msec Codice di Hamming Relazione tra i bit di controllo (K) e di informazione (N): 2 K N + K + 1 N.B.: N+K corrisponde alla lunghezza della stringa codificata Capire quali bit controllano il bit in posizione n: n = i C i 2 i Posizione (n) Bit c 0 c 1 b 0 c 2 b 1 b 2 b 3 c 3 b 4 b 5 b 6 b 7 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 67 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 68

18 Codice di Hamming Posizione (n) Bit c 0 c 1 b 0 c 2 b 1 b 2 b 3 c 3 b 4 b 5 b 6 b 7 n = i C i 2 i c 0 = b 0 b 1 b 3 b 4 b 6 c 1 = b 0 b 2 b 3 b 5 b 6 c 2 = b 1 b 2 b 3 b 7 Esercizio (11/04/2006) I trasferimenti di parole a/dalla memoria di un calcolatore sono codificati utilizzando il codice di Hamming. Si consideri la stringa di 12 bit (il bit meno significativo è a sinistra), risultata della codifica di una parola di N bit secondo il codice di Hamming. 1. Calcolare N, supponendo di aver fatto uso del numero minimo di bit di controllo necessario per una stringa di 12 bit; 2. Scrivere la parola di N bit a partire dalla stringa data; 3. Indicare eventuali errori nella stringa codificata, specificando quale dei bit è stato alterato. c 3 = b 4 b 5 b 6 b Es. b 7 2 n=6= Quindi b 2 è controllato da c 1 e c 2 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 69 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis Deve essere rispettata la condizione: 2 K N + K + 1 dove K è il numero di bit di controllo inseriti. Essendo N + K = 12, il numero minimo di bit di controllo (K) richiesto è 4. Da cui N = La sequenza in ingresso presenta la seguente struttura: c 0 c 1 b 0 c 2 b 1 b 2 b 3 c 3 b 4 b 5 b 6 b Per verificare la presenza di un errore, dobbiamo ricalcolare il vettore di controllo a partire dalla sequenza ricevuta. Si ha: c 0 = b 0 b 1 b 3 b 4 b 6 = 0 c 1 = b 0 b 2 b 3 b 5 b 6 = 1 c 2 = b 1 b 2 b 3 b 7 = 0 c 3 = b 4 b 5 b 6 b 7 = 1 Quindi la parola di N bit risulta Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 71 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 72

19 (cont d) Il passo successivo è calcolare il vettore di errore dato dalla differenza dei vettori di controllo c e c : e 0 = c 0 c 0 = 0 e 1 = c 1 c 1 = 1 e 2 = c 2 c 2 = 0 e 3 = c 3 c 3 = 1 Poiché il vettore risultante 1010 (e 3 e 2 e 1 e 0 ) non è nullo, vi è un errore nella stringa di 12 bit data e precisamente nella posizione indicata dal vettore di errore tradotto in notazione decimale. Il bit sbagliato è quindi il decimo (b5), e la parola corretta è c 0 c 1 b 0 c 2 b 1 b 2 b 3 c 3 b 4 b 5 b 6 b Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 73 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 74 Esercizio (11/01/2008) I trasferimenti di parole a/dalla memoria di un calcolatore sono codificati utilizzando il codice di Hamming. Si consideri la parola di 7 bit (il bit meno significativo è a sinistra). 1. Calcolare il minimo numero di bit di controllo necessari per la codifica della parola; 2. codificare la parola data; 3. imporre un errore nel quinto bit della parola inizialmente data. Spiegare come l errore viene rivelato e corretto per mezzo della codifica di Hamming. 1. Deve essere rispettata la condizione: 2 K N + K + 1 dove K è il numero di bit di controllo. Essendo N = 7, il numero minimo di bit di controllo richiesto è K = 4. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 75 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 76

20 2. Codificare c 0 c 1 b 0 c 2 b 1 b 2 b 3 c 3 b 4 b 5 b c 0 = b 0 b 1 b 3 b 4 b 6 = 1 c 1 = b 0 b 2 b 3 b 5 b 6 = 0 c 2 = b 1 b 2 b 3 = 0 c 3 = b 4 b 5 b 6 = 0 3. Nell ipotesi di un errore sul quinto bit (b 4 ) della stringa iniziale, la stringa ricevuta risulta: Per rivelare questo errore, bisogna ricalcolare i bit di controllo: c 0 = b 0 b 1 b 3 b 4 b 6 = = 0 c 1 = b 0 b 2 b 3 b 5 b 6 = = 0 c 2 = b 1 b 2 b 3 = = 0 c 3 = b 4 b 5 b 6 = = 1 La parola codificata è Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 77 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 78 Il passo successivo è calcolare il vettore di errore dato dalla differenza dei vettori di controllo c e c : e 0 = c 0 c 0 = 1 0 = 1 e 1 = c 1 c 1 = 0 0 = 0 e 2 = c 2 c 2 = 0 0 = 0 e 3 = c 3 c 3 = 0 1 = 1 Poiché il vettore risultante 1001 non è nullo, vi è un errore nella stringa di 11 bit e precisamente nella posizione indicata dal vettore di errore tradotto in notazione decimale (posizione 9). Il bit sbagliato nella stringa codificata è quindi b 4, che può essere dunque corretto. Esercizio (12/07/2007) Le parole trasferite a/dalla memoria di un calcolatore sono codificate utilizzando il codice di Hamming. Si consideri la stringa di 13 bit (il bit meno significativo è a sinistra), risultato della codifica di una parola di N bit secondo il codice di Hamming. 1. Calcolare N, supponendo di aver fatto uso del numero minimo di bit di controllo necessari. 2. Scrivere la parola di N bit a partire dalla stringa data. 3. Indicare eventuali errori nella stringa codificata, specificando quale dei bit è stato alterato. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 79 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 80

21 1. Deve essere rispettata la condizione: 2 K N + K + 1 dove K è il numero di bit di controllo inseriti. Essendo N + K = 13, il numero minimo di bit di controllo (K) richiesto è 4. Da cui N = La sequenza in ingresso presenta la seguente struttura: c 0 c 1 b 0 c 2 b 1 b 2 b 3 c 3 b 4 b 5 b 6 b 7 b Quindi la parola di N bit risulta Per verificare la presenza di un errore, dobbiamo ricalcolare il vettore di controllo a partire dalla sequenza ricevuta. Si ha: c 0 = b 0 b 1 b 3 b 4 b 6 b 8 = 1 c 1 = b 0 b 2 b 3 b 5 b 6 = 1 c 2 = b 1 b 2 b 3 b 7 b 8 = 1 c 3 = b 4 b 5 b 6 b 7 b 8 = 0 N.B.: b 8 si trova in posizione n = 13 = 1+4+8, quindi è controllato da c 0, c 2, c 3. Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 81 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 82 (cont d) Il passo successivo è calcolare il vettore di errore dato dalla differenza dei vettori di controllo c e c : e 0 = c 0 c 0 = 1 1 = 0 e 1 = c 1 c 1 = 0 1 = 1 e 2 = c 2 c 2 = 0 1 = 1 e 3 = c 3 c 3 = 0 0 = 0 Poiché il vettore risultante 0110 (e 3 e 2 e 1 e 0 ) non è nullo, vi è un errore nella stringa di 13 bit data e precisamente nella posizione indicata dal vettore di errore tradotto in notazione decimale. Il bit sbagliato è quindi il sesto (b2), e la parola corretta è c 0 c 1 b 0 c 2 b 1 b 2 b 3 c 3 b 4 b 5 b 6 b 7 b Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 83 Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 84

22 Domande?? Calcolatori Elettronici Memoria Cache - Prof. G.L.Marcialis 85

Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis

Sommario. Indirizzamento della memoria cache. Indirizzamento della memoria cache. Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Esercitazione di Calcolatori Elettronici Prof. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Esercitazione 2 (Capitolo 3) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria

Dettagli

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica

Esercitazione di Calcolatori Elettronici Ing. Battista Biggio. Corso di Laurea in Ingegneria Elettronica Esercitazione di Calcolatori Elettronici Ing. Battista Biggio Corso di Laurea in Ingegneria Elettronica Esercitazione 2 (Capitolo 3) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria cache

Dettagli

Esercizi di Calcolatori Elettronici

Esercizi di Calcolatori Elettronici Esercizi di Calcolatori Elettronici Prof. Ing. Fabio Roli Esercitazione 2 (Capitolo 3 del corso) Memoria Cache Memoria Disco Codice di Hamming Sommario Memoria cache Indirizzamento della memoria cache

Dettagli

SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI

SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI SIMULAZIONE DELLA PROVA INTERMEDIA DEL CORSO DI CALCOLATORI ELETTRONICI ESERCIZIO 1 (10 Punti) Si implementi una rete sequenziale la cui uscita valga Z=1 solo quando viene riconosciuta la sequenza in ingresso

Dettagli

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 27 Aprile 2012

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 27 Aprile 2012 PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I 27 Aprile 2012 NOME: COGNOME: MATRICOLA: CDS: ESERCIZIO 1 (10 punti) Si implementi una rete sequenziale la cui uscita valga

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 12 Luglio 2002 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (NO: 10 punti

Dettagli

PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013

PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013 PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) Si consideri un calcolatore che dispone di una memoria principale di 256 Mbyte e di

Dettagli

Corso di laurea in Ingegneria Biomedica, Elettrica, Elettronica ed Informatica

Corso di laurea in Ingegneria Biomedica, Elettrica, Elettronica ed Informatica Tutorato di Prima Prova Scritta 23 aprile 2013 Ing. Roberto Casula Ing. Rita Delussu casula.roberto103@hotmail.it rita.delussu2016@gmail.com Corso di laurea in Ingegneria Biomedica, Elettrica, Elettronica

Dettagli

PROVA SCRITTA DEL MODULO DI. 3 luglio 2018 NOME: COGNOME: MATRICOLA:

PROVA SCRITTA DEL MODULO DI. 3 luglio 2018 NOME: COGNOME: MATRICOLA: PROVA SCRITTA DEL MODULO DI 3 luglio 208 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) Si progetti una rete sequenziale in grado di riconoscere le sequenze 00 e 0. La rete è dotata di un unico ingresso

Dettagli

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 19 Aprile 2007

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 19 Aprile 2007 SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 9 Aprile 27 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) Progettare

Dettagli

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015

SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 21 Aprile 2015 SIMULAZIONE DELLA PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (7 punti) Disegnare il circuito

Dettagli

PROVA SCRITTA DEL MODULO DI

PROVA SCRITTA DEL MODULO DI PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA, ED INFORMATICA CORSO DI LAUREA ININGEGNERIA BIOMEDICA 25 giugno 2019 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (9 punti)

Dettagli

PRIMA PROVA INTERMEDIA DEL MODULO DI

PRIMA PROVA INTERMEDIA DEL MODULO DI PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA CORSO DI LAUREA IN INGEGNERIA BIOMEDICA ISCRITTI A.A. 206/7 9 Aprile 207 NOME: COGNOME: MATRICOLA:

Dettagli

PROVA SCRITTA DEL MODULO DI. 17 giugno 2015 NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO DI. 17 giugno 2015 NOME: COGNOME: MATRICOLA: CFU: PROVA SCRITTA DEL MODULO DI 7 giugno 205 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (7 punti) (4 punti) Prima parte. Progettare una rete logica combinatoria che effettui la somma di tutti i valori di numeri

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2006

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2006 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 26 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (8 punti)

Dettagli

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 18 Giugno 2009

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 18 Giugno 2009 PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 18 Giugno 2009 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (9 punti) 1. (3 punti) Spiegare in modo chiaro e

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU: PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 12 Giugno 2013 NOME:

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 17 Febbraio 2006

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 17 Febbraio 2006 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 17 Febbraio 2006 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (NO: 8 punti

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 14 Febbraio 2007

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 14 Febbraio 2007 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 4 Febbraio 2007 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (8 punti) (a)

Dettagli

PROVA SCRITTA DEL MODULO E DEL CORSO DI. 9 giugno 2016

PROVA SCRITTA DEL MODULO E DEL CORSO DI. 9 giugno 2016 PROVA SCRITTA DEL MODULO E DEL CORSO DI 9 giugno 206 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (6 punti) Data la seguente funzione di transizione dello

Dettagli

PRIMA PROVA INTERMEDIA DEL MODULO DI

PRIMA PROVA INTERMEDIA DEL MODULO DI PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA CORSO DI LAUREA IN INGEGNERIA BIOMEDICA ISCRITTI A.A. precedenti a 2016/2017 19 Aprile 2017 NOME:

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 2 Luglio 2004

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 2 Luglio 2004 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 2 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) (a) (5 punti)

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (NO: 8 punti

Dettagli

PROVA SCRITTA DEL CORSO DI. Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 17 Luglio 2014

PROVA SCRITTA DEL CORSO DI. Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 17 Luglio 2014 PROVA SCRITTA DEL CORSO DI Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 7 Luglio 204 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) ) ( punti) Progettare un MUX 4-, utilizzando

Dettagli

PROVA SCRITTA DEL MODULO DI. 16 gennaio 2017

PROVA SCRITTA DEL MODULO DI. 16 gennaio 2017 PROVA SCRITTA DEL MODULO DI 16 gennaio 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (4 punti) Descrivere la tabella di verità e le caratteristiche di un flip flop JK, disegnando il circuito completo visto

Dettagli

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 11 Aprile 2006

SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 11 Aprile 2006 SOLUZIONI DELLA PRIMA PROVA INTERMEDIA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO Aprile 26 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (8 punti) Progettare

Dettagli

PROVA SCRITTA DEL MODULO DI. 18 Settembre 2018

PROVA SCRITTA DEL MODULO DI. 18 Settembre 2018 PROVA SCRITTA DEL MODULO DI 18 Settembre 2018 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) 1. (6 punti) Progettare una rete logica che calcoli il complemento a 2 di un operando a tre bit. 2. (4 punti)

Dettagli

PROVA SCRITTA DEL MODULO DI. 13 giugno 2017 NOME: COGNOME: MATRICOLA:

PROVA SCRITTA DEL MODULO DI. 13 giugno 2017 NOME: COGNOME: MATRICOLA: PROVA SCRITTA DEL MODULO DI 13 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (7 punti) Progettare una rete logica ad un ingresso X e ad un uscita Z che sia posta ad 1 al riconoscimento della sequenza

Dettagli

PROVA SCRITTA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017

PROVA SCRITTA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017 PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (8 punti) Sulla base della rete logica

Dettagli

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009

PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009 PRIMA PROVA INTERMEDIA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 15 Aprile 2009 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (11 punti) Progettare una rete sequenziale

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 7 Febbraio 2002

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 7 Febbraio 2002 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 7 Febbraio 22 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 7 punti VO:

Dettagli

PRIMA PROVA INTERMEDIA DEL MODULO DI. 22 aprile 2016

PRIMA PROVA INTERMEDIA DEL MODULO DI. 22 aprile 2016 PRIMA PROVA INTERMEDIA DEL MODULO DI 22 aprile 2016 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (8 punti) Progettare un riconoscitore

Dettagli

PROVA SCRITTA DEL MODULO DI NOME: COGNOME: MATRICOLA:

PROVA SCRITTA DEL MODULO DI NOME: COGNOME: MATRICOLA: PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU Settembre 204 NOME: COGNOME: MATRICOLA: ESERCIZIO RETI LOGICHE (0 punti) Si vuole implementare

Dettagli

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008 PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO E VECCHIO ORDINAMENTO DIDATTICO 24 Settembre 2008 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (NO: 8 punti - VO: 7 punti) Si vogliano

Dettagli

Bus di sistema. Struttura della memoria centrale. Bus di sistema. TUTORATO DIFONDAMENTI DIINFORMATICA

Bus di sistema. Struttura della memoria centrale. Bus di sistema. TUTORATO DIFONDAMENTI DIINFORMATICA Facoltà di Ingegneria e Architettura Corsi di Laurea in Ingegneria Chimica e Ingegneria Meccanica TUTORATO DI http://www.diee.unica.it/~marcialis/fi A.A. 2015/2016 CAPITOLO 2: Architettura dei Calcolatori

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 13 Luglio 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (9 punti) Si

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU: PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 26 Giugno 2013 NOME:

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 27 Febbraio 2003

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 27 Febbraio 2003 SOLUZIONI DELLA PROVA SCRIA DEL CORSO DI NUOVO E VECCHIO ORDINAMENO DIDAICO 27 Febbraio 2003 MOIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSE A CIASCUNO DEGLI ESERCIZI SVOLI ESERCIZIO 1 (10 punti) Dall analisi

Dettagli

PROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016

PROVA SCRITTA DEL MODULO/CORSO DI. 24 novembre 2016 PROVA SCRITTA DEL MODULO/CORSO DI 24 novembre 206 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI NOME: COGNOME: MATRICOLA: ESERCIZIO (6 punti) Progettare un riconoscitore

Dettagli

PRIMA PROVA INTERMEDIA DEL MODULO DI. 23 aprile 2015 NOME: COGNOME: MATRICOLA: CFU:

PRIMA PROVA INTERMEDIA DEL MODULO DI. 23 aprile 2015 NOME: COGNOME: MATRICOLA: CFU: PRIMA PROVA INTERMEDIA DEL MODULO DI 23 aprile 25 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (0 punti) Sintetizzare una rete sequenziale, otata i un ingresso X e un uscita Z= in corrisponenza ella sequenza

Dettagli

0/0 1/0 S0 S1 0/0 0/0

0/0 1/0 S0 S1 0/0 0/0 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 3 Luglio 23 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) Progettare una rete

Dettagli

PROVA SCRITTA DEL MODULO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 19 febbraio 2015 NOME: COGNOME: MATRICOLA:

PROVA SCRITTA DEL MODULO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 19 febbraio 2015 NOME: COGNOME: MATRICOLA: PROVA SCRITTA DEL MODULO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-7 CFU) 9 febbraio 205 NOME: COGNOME: MATRICOLA: ESERCIZIO (5-6 CFU: 0 punti; 7 CFU: 8 punti) Progettare una rete sequenziale che presenti

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 27 gennaio 2016

Dettagli

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014 PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (5-6 CFU: 9 punti 7 CFU: 8 punti) Analizzare la seguente rete logica sequenziale

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. 27 Febbraio 2001

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. 27 Febbraio 2001 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI 27 Febbraio 200 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (VO: 7 punti - NO: 8 punti) Si consideri la rete combinatoria

Dettagli

Introduzione alle memorie cache. Sommario

Introduzione alle memorie cache. Sommario Introduzione alle memorie cache Corso ACSO prof. Cristina SILVANO Politecnico di Milano Cristina Silvano, 0/0/200 Sommario Obiettivo Livelli della gerarchia di memoria Memoria cache: concetti base Architettura

Dettagli

Esercitazione su Gerarchie di Memoria

Esercitazione su Gerarchie di Memoria Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,

Dettagli

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 24 Settembre 2009

PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 24 Settembre 2009 PROVA SCRITTA DEL CORSO DI C A L C O L A T O R I E L E T T R O N I C I NUOVO ORDINAMENTO DIDATTICO 24 Settembre 2009 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (9 punti) 1. (4 punti) Progettare un Full Adder.

Dettagli

10. Memoria Virtuale. Esercizi

10. Memoria Virtuale. Esercizi 1 (es. 1) Consideriamo un processo con m frame inizialmente vuoti. La stringa di riferimento è lunga p e contiene riferimenti a n pagine diverse. Per un qualsiasi algoritmo di rimpiazzamento: a) qual è

Dettagli

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1

Esercizi sulla memoria cache - Informatica 2 - L. Breveglieri 1 Esercizio 1 Sia data una memoria cache di tipo a indirizzamento diretto (direct-mapped), con blocchi di dimensioni pari a una sola parola per blocco, e contenente. La parola è lunga 16 bit, e la memoria

Dettagli

Calcolatori Elettronici A a.a. 2008/2009

Calcolatori Elettronici A a.a. 2008/2009 Calcolatori Elettronici A a.a. 2008/2009 Memoria cache: Esercizi Massimiliano Giacomin 1 Esercizio: miss della cache e collocazione dei blocchi nella cache Sia data la seguente sequenza di indirizzi a

Dettagli

Esercitazione su Gerarchie di Memoria

Esercitazione su Gerarchie di Memoria Esercitazione su Gerarchie di Memoria Introduzione Memoria o gerarchie di memoria: cache, memoria principale, memoria di massa etc. (con possibilità di fallimenti nell accesso) o organizzazione, dimensionamento,

Dettagli

Introduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1

Introduzione alle memorie cache. Cristina Silvano, 06/01/2013 versione 2 1 Introduzione alle memorie cache Corso ACSO prof. Cristina SILVANO Politecnico di Milano Cristina Silvano, 06/01/2013 versione 2 1 Obiettivo Sommario Livelli della gerarchia di memoria Memoria cache: concetti

Dettagli

Le memorie Cache. Sommario

Le memorie Cache. Sommario Le memorie Cache Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/36 Sommario Circuito di lettura

Dettagli

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 20 Febbraio 2014

PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 20 Febbraio 2014 PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 20 Febbraio 24 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (8 punti) Progettare una rete sequenziale che presenti un ingresso X

Dettagli

Miglioramento delle prestazioni

Miglioramento delle prestazioni Miglioramento delle prestazioni Migliorare sia larghezza di banda sia latenza: uso di cache multiple Introdurre una cache separata per istruzioni e dati (split cache) Beneficio: Le operazioni di lettura/scrittura

Dettagli

SOLUZIONI: Memoria virtuale

SOLUZIONI: Memoria virtuale SOLUZIONI: Memoria virtuale INTRODUZIONE Memoria Virtuale: Si parla di memoria virtuale quando la memoria principale viene utilizzata come cache per la memoria di massa (dischi, nastri): - I programmi

Dettagli

Esercitazione E3 File System

Esercitazione E3 File System Esercitazione E3 File System Sistemi Operativi - prof. Silvio Salza - a.a. 2008-2009 E3-1 Indici ISAM Si consideri un file di 60.000 record di 80 byte ciascuno, con un campo chiave di 16 byte, sul quale

Dettagli

Caching Andrea Gasparetto

Caching Andrea Gasparetto Tutorato di architettura degli elaboratori Caching Andrea Gasparetto andrea.gasparetto@unive.it Esercizio 1 Dati una cache con 4096 blocchi, e con dimensione dell INDEX di 10 b, determinare il grado di

Dettagli

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache

8 bit per la parola nel blocco 10 bit per l insieme (gruppo) nella cache 12 bit di etichetta. Esercizio 3 Memoria Cache Esercizio 3 Memoria Cache Prima parte - memoria di 1 Giga parole da 16 bit (indirizzata a livello di parola) - cache di 1 Mega parole da 16 bit (indirizzata a livello di parola) - ogni della cache contiene

Dettagli

Memoria Virtuale e I/O. Paolo Baldan. Introduzione. Gerarchie di memoria: Cache. Gerarchie di Memoria CPU

Memoria Virtuale e I/O. Paolo Baldan. Introduzione. Gerarchie di memoria: Cache. Gerarchie di Memoria CPU Memoria Virtuale e I/O Paolo Baldan Baldan@dsi.unive.it Gerarchie di Memoria La memoria e organizzata in modo gerarchico (a livelli): Liv. 1: memoria più veloce(costosa). CPU Liv. n: memoria più lenta

Dettagli

Architettura dei sistemi di elaborazione: La memoria (parte 2)

Architettura dei sistemi di elaborazione: La memoria (parte 2) Architettura dei sistemi di elaborazione: La memoria (parte 2) La cache è una memoria veloce e di piccole dimensioni posta fra la CPU e la memoria principale. Memoria Cache La cache e la memoria principale

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 6 Settembre 203

Dettagli

Le memorie Cache a mappatura diretta

Le memorie Cache a mappatura diretta Le memorie Cache a mappatura diretta Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/18 Sommario

Dettagli

Matlab/Octave - Esercitazione 13

Matlab/Octave - Esercitazione 13 Facoltà di Ingegneria Industriale Dipartimento di Elettronica e Informazione MATLAB/Octave Laurea in Ingegneria - Esercitazione Energetica, 13 Meccanica e dei Trasporti Matlab/Octave - Esercitazione 13

Dettagli

Le memorie Cache. Sommario

Le memorie Cache. Sommario Le memorie Cache Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario Circuito di lettura

Dettagli

Architetture degli elaboratori

Architetture degli elaboratori Architetture degli elaboratori Memoria cache: Esercizi tratti da Massimiliano Giacomin 1 Esercizio: miss della cache e collocazione dei blocchi nella cache Sia data la seguente sequenza di indirizzi a

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 20 Settembre 20 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (NO: 9 punti

Dettagli

Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI

Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI Corso di laurea in ingegneria informatica Esame di sistemi operativi 21 gennaio 2009 SOLUZIONI 1. Si consideri il programma C seguente (gli #include necessari sono omessi): / programma principale / 1.

Dettagli

Le memorie Cache a mappatura diretta e associative

Le memorie Cache a mappatura diretta e associative Le memorie Cache a mappatura diretta e associative Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2,

Dettagli

La struttura gerarchica delle memorie

La struttura gerarchica delle memorie Architettura degli Elaboratori e delle Reti Lezione 27 La struttura gerarchica delle memorie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

Lezione di Tutorato Di Architettura degli Elaboratori B 29/04/2005. SOLUZIONI: Cache

Lezione di Tutorato Di Architettura degli Elaboratori B 29/04/2005. SOLUZIONI: Cache SOLUZIONI: Cache INTRODUZIONE Gerarchie di memoria: CPU Gli elaboratori con architettura alla Von Neumann soffrono del problema del Von Neumann Bottleneck nell accesso alla memoria. Per ovviare a questo

Dettagli

La struttura gerarchica delle memorie

La struttura gerarchica delle memorie Architettura degli Elaboratori e delle Reti Lezione 27 La struttura gerarchica delle memorie Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano

Dettagli

PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014

PRIMA PROVA INTERMEDIA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 2014 PRIMA PROVA INTERMEDIA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 23 Aprile 24 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (7 punti) (a) (5 punti) Si progetti

Dettagli

Von Neumann Bottleneck

Von Neumann Bottleneck Von Neumann Bottleneck Gerarchia di memoria Struttura della Gerarchia Al livello 1 poniamo la memoria più veloce (piccola e costosa) Al livello n poniamo la memoria più lenta (grande ed economica) Scopo

Dettagli

PRIMA SCRITTA DEL MODULO DI

PRIMA SCRITTA DEL MODULO DI PRIMA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA CORSO DI LAUREA IN INGEGNERIA BIOMEDICA 23 giugno 26 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (8 punti) (a)

Dettagli

Memoria Virtuale e I/O

Memoria Virtuale e I/O Memoria Virtuale e I/O Paolo Baldan Baldan@dsi.unive.it Introduzione CPU - progettazione - prestazioni ideali Le prestazioni reali sono influenzate (pesantemente) da memoria e I/O. Memoria - gerarchie

Dettagli

Si può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello?"

Si può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello? Si può simulare una struttura di directory a multilivelli con una struttura di directory a singolo livello?" SOL Se è permesso che i nomi dei file abbiano lunghezza arbitraria, basta associare al nome

Dettagli

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004

SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO ORDINAMENTO DIDATTICO 14 Settembre 2004 SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (0 punti) () (5 punti)

Dettagli

Introduzione alle gerarchie di memoria

Introduzione alle gerarchie di memoria Introduzione alle gerarchie di memoria 1 Un ripasso Circuito sequenziale Segnale di clock Circuito sincrono Temporizzazione sensibile ai fronti Latch tipo S-R Latch tipo D Flip-flop tipo D Register file

Dettagli

Cache associativa. Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore:

Cache associativa. Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore: Cache associativa Possibili alternative per il trasferimento di un blocco dalla memoria inferiore alla memoria superiore: 1. Indirizzamento diretto (già visto). Ogni blocco della memoria inferiore può

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Memoria cache: Esercizi individuali proposti Massimiliano Giacomin Esercizio 1: collocazione dei blocchi nella cache Sia data la seguente sequenza di indirizzi di byte a cui si

Dettagli

Architettura degli elaboratori - 2 -

Architettura degli elaboratori - 2 - Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori e gerarchie di memoria Marco Tarini Dipartimento di Scienze Teoriche e Applicate marco.tarini@uninsubria.it

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU: PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA BIOMEDICA CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA E INFORMATICA 7 Febbraio 29 NOME: COGNOME: MATRICOLA: CFU:

Dettagli

PROVA SCRITTA DEL MODULO DI. CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 17 luglio 2018

PROVA SCRITTA DEL MODULO DI. CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 17 luglio 2018 PROVA SCRITTA DEL MODULO DI CORSI DI LAUREA IN INGEGNERIA BIOMEDICA INGEGNERIA ELETTRICA, ELETTRONICA ED INFORMATICA 7 luglio 28 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) Un circuito sequenziale presenta

Dettagli

Prestazioni & Co: CPU, Memoria, I/O

Prestazioni & Co: CPU, Memoria, I/O Prestazioni & Co: CPU, Memoria, I/O CPU - progettazione - prestazioni ideali Panoramica Memoria - gerarchie di memoria: cache, memoria principale, etc. - organizzazione, dimensionamento, indirizzamento,

Dettagli

Esercizi svolti sulle cache - Soluzioni

Esercizi svolti sulle cache - Soluzioni Esercizi svolti sulle cache - Soluzioni 1. Si progetti una cache di 16K a 8 vie per un sistema con indirizzamento al byte di 32bit, bus dati a 32 bit, bus indirizzi a 30bit, e word di 4 byte. In quale

Dettagli

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:

PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU: PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 30 Settembre 23

Dettagli

Esercizi vari. CPI e influenza cache

Esercizi vari. CPI e influenza cache Esercizi vari Salvatore Orlando Arch. Elab. - S. Orlando 1 CPI e influenza cache Siano dati un processore, una cache e un mix di programmi le istruzioni di lw/sw eseguite sono il 20% di IC il CPI delle

Dettagli

Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009. Esercitazione. Memoria virtuale

Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009. Esercitazione. Memoria virtuale Sistemi Operativi: Prof.ssa A. Rescigno Anno Acc. 2008-2009 Esercitazione Università di Salerno Memoria virtuale 1. Si assuma che un processo abbia m frames (inizialmente tutti vuoti) a disposizione e

Dettagli

La gerarchia di Memoria

La gerarchia di Memoria La gerarchia di Memoria Gap delle prestazioni DRAM - CPU 1000 CPU 100 10 DRAM 1 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998 1999 2000 Località ed Organizzazione

Dettagli

Esercitazione del 19/05/ Soluzioni

Esercitazione del 19/05/ Soluzioni Esercitazione del 9/5/5 - Soluzioni Una CPU moderna ha una velocità di esecuzione delle istruzioni generalmente molto più alta della capacità di fornire dati delle memorie DRAM. In generale possiamo dire

Dettagli

La gerarchia di Memoria

La gerarchia di Memoria La gerarchia di Memoria Calcolatori Elettronici 1 Gap delle prestazioni DRAM - CPU 1000 CPU 100 10 DRAM 1 1980 1981 1982 1983 1984 1985 1986 1987 1988 1989 1990 1991 1992 1993 1994 1995 1996 1997 1998

Dettagli

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI

MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO ORDINAMENTO DIDATTICO 4 Ottobre 2 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (9 punti) Progettare una rete

Dettagli

Lezioni 5 e 6i. Esercizi Cache

Lezioni 5 e 6i. Esercizi Cache Esercizi Cache Es1: Si consideri una cache di 4KB con associazione a gruppi a 8 vie ( 8-way set associative) in congiunzione con una memoria centrale di 1MB. Supponendo che un blocco sia di dimensione

Dettagli

Capitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a)

Capitolo 7: Input/Output. Es.1 - Bus sincrono. Es.1 - Risposta (a) Esercitazione di Calcolatori Elettronici Ing. Gian Luca Marcialis Corso di Laurea in Ingegneria Elettronica Capitolo 7: Input/Output Capitolo 7 Input/Output Esercizi sul BUS: 1. Bus sincrono 2. Arbitraggio

Dettagli

Calcolatori Elettronici

Calcolatori Elettronici Calcolatori Elettronici Gerarchia di memorie: memorie cache Massimiliano Giacomin 1 Semplice classificazione delle memorie Memorie a sola lettura (ROM, PROM, EPROM, EEPROM-Flash) Memorie volatili (RAM)

Dettagli