Corso di laurea in Ingegneria Biomedica, Elettrica, Elettronica ed Informatica

Transcript

1 Tutorato di Prima Prova Scritta 23 aprile 2013 Ing. Roberto Casula Ing. Rita Delussu Corso di laurea in Ingegneria Biomedica, Elettrica, Elettronica ed Informatica Capitolo 3: Memoria Cache 1 Si consideri la rete logica disegnata in figura (X ingresso, Za e Zb le uscite, CLK è il segnale di temporizzazione detto «clock»): 1. Spiegare se si tratta di una rete logica combinatoria o sequenziale, motivando bene la risposta. 2. Definire la tabella di transizione degli stati e disegnare il grafo degli stati per tale rete. 3. Spiegare chiaramente quale funzione è realizzata dalla rete logica motivando la risposta. 2 Prima Prova Scritta 23 aprile 2013 Soluzione Prima Prova Scritta 23 aprile 2013 Soluzione 1. Si tratta di una rete sequenziale sincrona, in quanto le uscite sono retroazionate sull ingresso, ed è individuabile nello schema un blocco ritardante costituito da due FF-T. 2. Indicando con Qa e Qb le uscite dei FF-T con ingresso Ta e Tb abbiamo che: Ta=Qb*X Tb=X Za=Qa Zb=Qb 3. La struttura della rete e del grafo degli stati permette di dedurre che la funzione espletata è quella di un contatore ciclico 0-3 (00-11): si può infatti notare dalle uscite che esse commutano di un bit ogni volta che viene ricevuto X=1 3 4

2 Es.1 Memoria Cache Es.1 Soluzione Il sistema di memoria di un calcolatore è formato da una memoria principale di dimensione pari a 512KB, suddivisa in blocchi di 8 byte, e da una memoria cache di dimensione pari a 16KB. Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache nel caso di: 1. Indirizzamento DIRETTO 2. Indirizzamento ASSOCIATIVO SU INSIEMI A 2 VIE 3. Indirizzamento ASSOCIATIVO SU INSIEMI A 4 VIE 4. Indirizzamento COMPLETAMENTE ASSOCIATIVO 1) Indirizzamento diretto: <Offset 3 bit> dalla dimensione dei blocchi 8 = 2 <Block Frame 16 bit> dalla dimensione della primaria 512K =2 meno i 3 bit di offset. <Cache Index 11 bit> numero di blocchi da indirizzare 16K/8 = 2 /2 <Tag 5 bit> Block Frame = Tag + Cache Index. < Tag 5 bit > < Cache Index 11 bit > < Offset 3 bit > 5 6 Es.1 Soluzione Es.1 Soluzione 2) Cache associativa su insiemi a 2 vie: <Offset 3 bit> dalla dimensione dei blocchi 8 = 2 <Block Frame 16 bit> dalla dimensione della primaria 512K =2 meno i 3 bit di offset. <Set Index 10 bit> numero di insiemi da indirizzare 16K/2*8 = 2 /2 <Tag 6 bit> Block Frame = Tag + Set Index. < Tag 6 bit > < Set Index 10 bit > < Offset 3 bit > 3) Cache associativa su insiemi a 4 vie: <Offset 3 bit> dalla dimensione dei blocchi 8 = 2 <Block Frame 16 bit> dalla dimensione della primaria 512K =2 meno i 3 bit di offset. <Set Index 9 bit> numero di insiemi da indirizzare 16K/4*8 = 2 /2 <Tag 7 bit> Block Frame = Tag + Set Index. < Tag 7 bit > < Set Index 9 bit > < Offset 3 bit > 7 8

3 Es.1 Soluzione Es.2 Memoria Cache 4) Cache completamente Associativa: <Offset 3 bit> dalla dimensione dei blocchi 8 = 2 <Block Frame 16 bit> dalla dimensione della primaria 512K =2 meno i 3 bit di offset. <Tag 16 bit> Block Frame = Tag < Tag 16 bit > < Offset 3 bit > 1. Si consideri una memoria primaria costituita da 32 parole e una memoria cache costituita da 8 parole, con blocchi da 2 parole. Si considerino i tre metodi di indirizzamento: diretto, associativo su insiemi a 2 vie e completamente associativo. 2. Indicare lo stato finale della cache nel caso il processore acceda in sequenza alle parole di indirizzo da 0 a 3 e da 16 a 19 in questo ordine, e ripeta la sequenza di accesso per due volte, nei tre casi di indirizzamento indicati. (Gli indirizzi sono in decimale) Es.2 Memoria Cache Indirizzamento 3. Nell ipotesi che il tempo di accesso alla memoria primaria sia 10 volte il tempo di accesso alla memoria cache, indicare di quanto si riduce il tempo di accesso alla memoria con l uso della cache nei tre casi di indirizzamento considerati nelle domande precedenti. Dove n sono i bit del offset e r sono i bit della cache 11 12

4 Es.2 Soluzione 1) Indirizzamento diretto: < TAG 2 bit > < Cache Index 2 bit > < Offset 1 bit > Es.2 Soluzione 2) Stato finale della cache nei tre casi: Cache associativa su insiemi a 2 vie: < TAG 3 bit > < Set Index 1 bit > < Offset 1 bit > Cache completamente associativa: < Block Frame (Tag) 4 bit > < Offset 1 bit > Es.2 Soluzione Es.2 Soluzione 3) Per calcolare l entità della riduzione bisogna valutare il rapporto fra tempo medio di accesso alla gerarchia cache-primaria. Cioè il tempo medio richiesto con uso della cache e tempo medio di accesso della sola primaria. Indicando con T il tempo medio di accesso alla gerarchia cache-primaria della domanda precedente e con il tempo di accesso in primaria, l entità della riduzione è data da: 1 - T/ Il tempo medio di accesso alla gerarchia cacheprimaria è pari a: T = + (1 H) * Con : tempo di accesso cache, H : hit ratio cache. 15 Poiché = 10*, si ha: T = + (1 H) * 10 * Il rapporto T/ è dunque funzione di H ed è pari a: Calcolo dell Hit Ratio: T/ = 1 - (1 + (1 H) * 10)/10 Metodo diretto: H = 8/16 = 0.5 Metodo set-associativo e associativo: H = (4 + 8) / 16 =

5 Es.2 Soluzione Abbiamo dunque che con l indirizzamento diretto la riduzione è pari a 0.4 e negli altri due casi la riduzione è pari a In altri termini la riduzione è del 40% nel primo caso e del 65% negli altri due. Es.3 Memoria Cache Si consideri una memoria primaria costituita da 128 parole e una memoria cache costituita da 32 parole. Il metodo di indirizzamento della cache sia quello completamente associativo con blocchi di 8 parole. 1) Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache Es.3 Memoria Cache Es.3 Memoria Cache 2) Si considerino le seguenti chiamate ad altrettante parole (indirizzi espressi in decimale): 125, 58, 60, 113, 70, 27, 59, 111, 5, 92. Si indichi il contenuto della cache, ovvero quali byte occupano i relativi blocchi di cache, dopo l ultima chiamata, considerando la LRU come strategia di rimpiazzamento dei blocchi. 3) Si consideri una gerarchia di memoria a tre livelli costituita da: cache, primaria e disco. Se l hit ratio di cache è pari a 0.9, l hit ratio di primaria è pari a 0.95, i tempi di accesso a cache, primaria e disco valgono rispettivamente, 5 nsec, 50 nsec e 5 msec, esprimere il tempo medio di accesso alla gerarchia in nanosecondi

6 Es.3 Soluzione Es.3 Soluzione 1) Con 128 = 2 parole ogni indirizzo è formato da 7 bit così suddivisi: Cache Completamente Associativa: < Block Frame (Tag) 4 bit > < Offset 3 bit > 3) Per calcolare il tempo medio di accesso alla gerarchia è sufficiente sostituire i dati forniti dal testo nella formula: T = + ( - )( + ) + 2) Il contenuto della cache con strategia LRU: (1- )( + + ) e sostituendo: T = 0.9*5+( )*(50+5)+ (1.95)*(5* ) (2 parole / 2 parole per blocco) = 2 blocchi T = 250*10 ns Si consideri una memoria primaria costituita da 1024 parole e una memoria cache costituita da 64 parole, con blocchi di 8 parole. Il metodo di indirizzamento della cache sia quello set associativo a 2 vie (insiemi da 2 blocchi). 1. (2 punti) Spiegare, precisando il significato e la funzione dei diversi campi, come vengono interpretati gli indirizzi logici per recuperare l informazione contenuta nella cache. 2. (5 punti) Si consideri la seguente lista di chiamate a parole (indirizzi espressi in decimale): 0,1,2,3,, 1023 (ovvero, tutte le parole da 0 a 1023 incluse). Si indichi il contenuto della cache, ovvero quali byte occupano i relativi blocchi di cache, dopo l ultima chiamata, considerando la FIFO come strategia di rimpiazzamento dei blocchi. Si calcoli inoltre l hit ratio della cache corrispondente alla lista di chiamate data. 3. (2 punti) Quale informazione deve essere memorizzata in cache, oltre al valore delle parole nei singoli blocchi? Per quale motivo? 23 24

7 1. Con 1024 parole, ogni indirizzo è formato da 10 bit così suddivisi, rispettivamente per la memoria primaria e la cache set-associativa: 2. BF = Int(x/8); SI=mod(BF/4) < Block frame 7 bit > < Offset 3 bit > < TAG 5 bit > <Set Index 2 bit> < Offset 3 bit > 25 Dalle prime chiamate si nota come vengano riempiti in sequenza i vari insiemi e blocchi di cache. Per determinare lo stato finale bisogna quindi considerare l allocazione degli ultimi 8 block-frame (e delle corrispondenti parole ) 26 Dalle prime chiamate si nota come vengano riempiti in sequenza i vari insiemi e blocchi di cache. Per determinare lo stato finale bisogna quindi considerare l allocazione degli ultimi 8 blockframe (e delle corrispondenti parole ) Per ogni set di 8 chiamate consecutive (es., 0-7, 8-15, etc) si verificano un miss e 7 hit. In totale avremo 1024/8 = 128 gruppi di 8 chiamate consecutive per cui il numero totale di hit sarà 128*7=896. Il corrispondente hit rate sarà: H=896/1024 = 87.5% 27 28

8 3. Nella cache è necessario memorizzare anche il TAG corrispondente ad ogni blocco, per verificare se il blocco di primaria contenente la parola richiesta è già presente in cache (in questo caso, in uno dei due blocchi nell insieme identificato dal campo S.I.), oppure no. Infatti il TAG è il numero minimo di bit da controllare per qualificare i blocchi copiati in cache (non è necessario confrontare tutto il BF perché il S.I. è sicuramente equivalente). 29