Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 17 Gennaio Attenzione:
|
|
- Dionisia Barbato
- 4 anni fa
- Visualizzazioni
Transcript
1 Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 17 Gennaio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare un documento di identità. Non voltare la pagina finché non sarà dato il via. Dal via avrete 90 minuti di tempo per rispondere alle domande. La prova consta di 12 domande a risposta multipla e 4 domande aperte, per un totale di 100 punti al massimo. Per le domande a risposta multipla occorre rispondere inserendo la lettera scelta nell apposito quadratino accanto al numero della domanda (o in quadratino da voi disegnato accanto se non fosse chiaro altrimenti) e inoltre: ogni risposta esatta vale 3 punti; ogni risposta errata vale 1 punto; ogni domanda lasciata in bianco vale 0 punti. Le 4 domande aperte valgono in tutto al massimo 64 punti. Si è ammessi all orale se si totalizzano almeno 45/100 punti di cui almeno 10 punti nelle domande a risposta multipla. Gli appunti e i calcoli vanno scritti negli spazi vuoti delle prossime pagine. voto/36 voto/64 voto/100 Potete indicare con una crocetta una eventuale preferenza per il periodo dell esame orale (i prossimi appelli sono il 4/2 e 25/2). 22 gen-3 feb 5-21 feb COGNOME:... Nome:... Numero di matricola:...
2
3 Domande a risposta multipla 1) 1 Qual è il numero binario rappresentato in esadecimale da (F00A1) esa? A B C ) 2 La rappresentazione del numero decimale ( - 27) 10 in complemento a due su 5 bit è: A B C ) 3 La funzione f(x,y,z,t) in uscita alla seguente rete combinatoria è: A. ( x y ) XOR ( z t) B. ( x + y ) XOR ( z t) C. (x + y) (z+t) x y z t 4) 4 Si consideri un flip-flop D con clock. Se al flip-flop viene dato in input D = 0 (clock=1), lo stato assunto dal flip-flop sarà: A. 0 B. 1 C. Dipende dallo stato iniziale del flip-flop 5) 5 Un banco di registri (register file) ha come output: A. Il dato letto e il dato scritto (entrambi a 32 bit) B. I due dati letti (entrambi a 32 bit) C. Il dato letto (32 bit) e un segnale di controllo a 1 bit. 6) 6 Dai 32 bit dell istruzione prelevata dalla memoria viene inviato al modulo di estensione del segno il seguente campo: A. [20-16] B. [16-0] C. [15-0] D. Nessuna delle precedenti
4 7) 7 Nello schema di implementazione studiata per il processore MIPS, il mutiplexer posto all uscita della memoria dati permette di scegliere fra: A. Il secondo dato letto dal banco dei registri e l estensione del segno dei 16 bit meno significativi dell istruzione B. Il secondo dato scritto nel banco dei registri e l estensione del segno dei 16 bit più significativi dell istruzione C. Il dato letto dalla memoria dati e l uscita della ALU. D. Nessuna delle precedenti 8) 8 Nella esecuzione di una istruzione lw il segnale di controllo RegWrite: A. è 1 e permette la scrittura nel register file B. è 1 e permette la scrittura nella memoria dati C. è 0 ed evita la scrittura nella memoria dati D. Nessuna delle precedenti 9) 9 L unità di controllo (principale) riceve in input? A. il codice operativo dell istruzione B. il codice di funzionalità dell istruzione C. entrambi i codici 10) 10 Si consideri l implementazione del processore con pipeline studiata. Cosa fa l istruzione lw $s1,12($s2) nello stadio MEM? A. Scrive il risultato della somma dei contenuti dei registri $s1 e $s2 nella memoria dati B. Scrive il dato dall indirizzo $s2+12 nel banco registri C. Preleva il dato dall indirizzo $s2+12 della memoria dati 11) 11 Nella seguente sequenza di istruzioni per una pipeline a 5 stadi come studiata, vi è: sub $t0,$t1,$t2 and $s1,$t0,$s2 A. Nessun hazard B. Un hazard di dati che può essere risolto con la propagazione C. Un hazard di dati che non può essere risolto con la propagazione 12) 12 In una memoria cache a mappatura diretta se il campo indice dell istruzione ha 6 bit allora: A. Ogni blocco della memoria cache è di 6 bit B. Ogni blocco della memoria cache contiene 6 parole C. La memoria della cache ha 2 6 blocchi
5 Domande a risposta aperta Domanda 1. (13 punti) Eseguire il calcolo di in complemento a due su 6 bit, indicando se vi è overflow. E necessario giustificare la risposta. Domanda 2. (17 punti) a) Spiegare qual è la funzione di un multiplexer 4 a 1, specificando quante sono le linee di input e di output. b) Realizzare un multiplexer 4 a 1 utilizzando soltanto multiplexer 2 a 1. Commentare il progetto.
6 Domanda 3. (17 punti) Si consideri lo schema implementativo studiato dell unità di elaborazione di un processore a singolo ciclo. Si disegni soltanto la parte necessaria ad eseguire l istruzione di salto condizionato beq. Domanda 4. (17 punti) Si consideri una cache a mappatura diretta in cui un indirizzo su 32 bit venga suddiviso nei seguenti campi: Tag: [31-10], Indice: [9-4] e Offset: [3-0] a) Quanti blocchi contiene la cache? Motivare la risposta. b) Quanti byte e quante parole contiene ogni blocco? Motivare la risposta. A partire dall accensione del calcolatore si verifica una sequenza di accessi alla cache con i seguenti indirizzi. Gli indirizzi sono riferiti al byte. Indirizzo: 0, 8, 16, 132, 1024 c) Indicare per ogni indirizzo se vi è un hit o una miss, motivando la risposta.
Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello dell 11 Settembre Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello dell 11 Settembre 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 12 Gennaio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 18 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 18 Febbraio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 20 Giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 20 Giugno 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 25 Febbraio Attenzione:
Cognome... Nome.. Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 25 Febbraio 2014 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 14 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 14 Gennaio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 22 giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 22 giugno 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 12 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 12 Gennaio 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 8 novembre Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 8 novembre 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 10 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 10 Febbraio 2017 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 26 Gennaio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 26 Gennaio 2018 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliIl Processore: l Unità di Controllo Principale Barbara Masucci
Architettura degli Elaboratori Il Processore: l Unità di Controllo Principale Barbara Masucci Punto della situazione Ø Abbiamo visto come costruire l Unità di Controllo della ALU per il processore MIPS
DettagliCALCOLATORI ELETTRONICI 14 giugno 2010
CALCOLATORI ELETTRONICI 14 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliCALCOLATORI ELETTRONICI 29 giugno 2015
CALCOLATORI ELETTRONICI 29 giugno 2015 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1. Relativamente al confronto tra le implementazioni del processore
DettagliCALCOLATORI ELETTRONICI 25 giugno 2018
CALCOLATORI ELETTRONICI 25 giugno 2018 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche OR, AND, NOT la funzione combinatoria (a 3 ingressi
DettagliCALCOLATORI ELETTRONICI 30 agosto 2010
CALCOLATORI ELETTRONICI 30 agosto 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliCALCOLATORI ELETTRONICI 15 luglio 2014
CALCOLATORI ELETTRONICI 15 luglio 2014 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave sensibile ai fronti di salita e se
DettagliCALCOLATORI ELETTRONICI 27 giugno 2017
CALCOLATORI ELETTRONICI 27 giugno 2017 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 22 settembre Attenzione:
Cognome.. Nome.... Archtettura degl Elaborator Classe 3 Prof.ssa Anselmo Appello del 22 settembre 2017 Attenzone: Inserre propr dat nell apposto spazo sottostante e n testa a questa pagna. Preparare un
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 17 Luglio Attenzione:
Cognome... Nome.. Archtettura degl Elaborator Classe 3 Prof.ssa Anselmo Appello del 17 Luglo 2014 Attenzone: Inserre propr dat nell apposto spazo sottostante e n testa a questa pagna. Preparare un documento
DettagliPROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 26 Settembre 2012
PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 26 Settembre 2012 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (8 punti) Sia data una gerarchia di memoria costituita da memoria cache e primaria. La memoria
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
DettagliProgettazione di Algoritmi (9 CFU) Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo. Appello del 27 Giugno 2018.
COGNOME: Nome: Progettazione di Algoritmi (9 CFU) Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo Appello del 27 Giugno 2018 Attenzione: Inserire i propri dati nell apposito spazio soprastante
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 14 febbraio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliProgettazione di Algoritmi. Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:
COGNOME: Nome: Progettazione di Algoritmi Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo Appello del 19 Febbraio 2018 Attenzione: Inserire i propri dati nell apposito spazio soprastante e sottostante.
DettagliL'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
DettagliCALCOLATORI ELETTRONICI 15 giugno 2015
CALCOLATORI ELETTRONICI 15 giugno 2015 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano iferimento sul Patterson: capitolo 4.2, 4.4,
DettagliPROVA SCRITTA DEL MODULO DI. 17 giugno 2015 NOME: COGNOME: MATRICOLA: CFU:
PROVA SCRITTA DEL MODULO DI 7 giugno 205 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO (7 punti) (4 punti) Prima parte. Progettare una rete logica combinatoria che effettui la somma di tutti i valori di numeri
DettagliProgettazione di Algoritmi (4, 6, 9 CFU) Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo. Appello del 30 Gennaio 2019.
COGNOME: Nome: Progettazione di Algoritmi (4, 6, 9 CFU) Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo Appello del 30 Gennaio 2019 Attenzione: Inserire i propri dati nell apposito spazio soprastante
DettagliEsame di Architetture Canale AL Prof. Sterbini 17/6/13 Compito A
Esame di Architetture Canale AL Prof. Sterbini 17/6/13 Compito A Parte 1 (per chi non ha superato l'esonero) Esercizio 1A. Si ha il dubbio che in una partita di CPU a ciclo di clock singolo (vedi sul retro)
DettagliCALCOLATORI ELETTRONICI 9 settembre 2011
CALCOLATORI ELETTRONICI 9 settembre 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche AND, OR e NOT la funzione combinatoria (a
DettagliLe memorie Cache. Sommario
Le memorie Cache Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario Circuito di lettura
DettagliLe memorie Cache a mappatura diretta
Le memorie Cache a mappatura diretta Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/18 Sommario
DettagliCALCOLATORI ELETTRONICI 20 gennaio 2012
CALCOLATORI ELETTRONICI 20 gennaio 2012 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita
DettagliRichiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/50 Sommario! La CPU! Sintesi di
DettagliCalcolatori Elettronici
Calcolatori Elettronici Tecniche Pipeline: Elementi di base Massimiliano Giacomin 1 Esecuzione delle istruzioni MIPS con multiciclo: rivisitazione - esame dell istruzione lw (la più complessa) - in rosso
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliCALCOLATORI ELETTRONICI 27 marzo 2018
CALCOLATORI ELETTRONICI 27 marzo 2018 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliCALCOLATORI ELETTRONICI 9 gennaio 2013
CALCOLATORI ELETTRONICI 9 gennaio 2013 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliProgettazione di algoritmi. Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo. Appello del 15 Novembre Attenzione:
COGNOME: Nome: Progettazione di algoritmi Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo Appello del 15 Novembre 2016 Attenzione: Inserire i propri dati nell apposito spazio soprastante e sottostante.
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 15 febbraio 2016 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliElementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
DettagliPROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI
PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 6 Settembre 203
DettagliAlgoritmi. Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo. Appello del 6 Aprile Attenzione:
COGNOME: Nome: Algoritmi Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo Appello del 6 Aprile 2016 Attenzione: Inserire i propri dati nell apposito spazio soprastante e sottostante. Non voltare
Dettagli1. L istruzione li $a0, è un istruzione standard del processore MIPS? Se no, a quali istruzioni corrisponde e come viene eseguita?
1. L istruzione li $a0, 12345678 è un istruzione standard del processore MIPS? Se no, a quali istruzioni corrisponde e come viene eseguita? 2. Si descriva il formato IEEE 754 per la rappresentazione in
DettagliPROVA SCRITTA DEL MODULO DI. 16 gennaio 2017
PROVA SCRITTA DEL MODULO DI 16 gennaio 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (4 punti) Descrivere la tabella di verità e le caratteristiche di un flip flop JK, disegnando il circuito completo visto
DettagliPROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI NOME: COGNOME: MATRICOLA: CFU:
PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 12 Giugno 2013 NOME:
DettagliCPU pipeline hazards
Architettura degli Elaboratori e delle Reti Lezione 23 CPU pipeline hazards Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 23 /24 Sommario!
DettagliPROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013
PROVA SCRITTA DEL CORSO DI CALCOLATORI ELETTRONICI 19 Febbraio 2013 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (10 punti) Si consideri un calcolatore che dispone di una memoria principale di 256 Mbyte e di
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
Dettagli1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware.
1. Si effettui la divisione di 7/5 utilizzando un efficiente algoritmo e illustrando la corrispondente architettura hardware. 2. Spiegare i diversi tipi di indirizzamento usati dalle istruzioni del set
Dettagli1) Un calcolatore con processore R3000 avente frequenza di clock pari a 2GHz esegue il seguente programma:
(versione riveduta da errori di stampa) MATRICOLA COGNOME NOME 1) Un calcolatore con processore R3000 avente frequenza di clock pari a 2GHz esegue il seguente programma:.text addi $12,$0,2 addi $10,$0,288
DettagliCalcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti
Calcolatori Elettronici da 6CFU (CdL Ingegneria Informatica) Esame del 20 luglio 2018 tempo a disposizione: 1 ora e 25 minuti Domanda 1 Rappresentare il numero -3 nel sistema di rappresentazione in eccesso
DettagliPROVA SCRITTA DEL MODULO DI. 3 luglio 2018 NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI 3 luglio 208 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) Si progetti una rete sequenziale in grado di riconoscere le sequenze 00 e 0. La rete è dotata di un unico ingresso
DettagliEsame di Architetture Canale MZ Prof. Sterbini 21/7/14
Esame di Architetture Canale MZ Prof. Sterbini 21/7/14 Cognome e Nome: Matricola: Parte 1 (per chi non ha superato l'esonero 1 ora) Esercizio 1 (14 punti). In una partita di CPU a ciclo di clock singolo
DettagliEsercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)
Cognome e Nome: Matr.: Architettura degli Elaboratori Inf A 25 Gennaio 2013 Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti)
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D,
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo
DettagliPROVA SCRITTA DEL MODULO DI NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU Settembre 204 NOME: COGNOME: MATRICOLA: ESERCIZIO RETI LOGICHE (0 punti) Si vuole implementare
DettagliArchitettura degli elaboratori MZ Compito A
Architettura degli elaboratori MZ 16-4-18 Compito A Cognome e Nome: Matricola: Esercizio 1A. Considerate l architettura MIPS a ciclo singolo in Figura (sul retro). Qual è il valore dei segnali che partono
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliProgettazione di Algoritmi. Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo. Preappello del 12 giugno Attenzione:
COGNOME: Nome: Progettazione di Algoritmi Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo Preappello del 12 giugno 2017 Attenzione: Inserire i propri dati nell apposito spazio soprastante e sottostante.
DettagliPipelining: Unità di Elaborazione e di Controllo Barbara Masucci
Architettura degli Elaboratori Pipelining: Unità di Elaborazione e di Controllo Barbara Masucci Punto della situazione Ø Abbiamo studiato Ø Una prima implementazione hardware (a ciclo singolo) di un sottoinsieme
DettagliEsame di Architetture Canale AL Prof. Sterbini 8/7/13 Compito A
Esame di Architetture Canale AL Prof. Sterbini 8/7/13 Compito A Cognome e Nome: Matricola: Parte 1 (per chi non ha superato l'esonero 1 ora) Esercizio 1A. Si ha il dubbio che in una partita di CPU a ciclo
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/60 Sommario v La CPU v Sintesi di
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1,
DettagliPROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI
PROVA SCRITTA DEL MODULO INTEGRATO E DEL CORSO DI CORSO DI LAUREA IN INGEGNERIA ELETTRONICA 5/7 CFU CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 27 gennaio 2016
DettagliProgettazione di Algoritmi. Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo. Appello del 22 Febbraio Attenzione:
COGNOME: Nome: Progettazione di Algoritmi Classe 3 (matricole congrue 2 modulo 3) Prof.ssa Anselmo Appello del 22 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio soprastante e sottostante.
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliLe memorie Cache. Sommario
Le memorie Cache Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/36 Sommario Circuito di lettura
Dettagli31!30!29!28!27!26!25!24!23!22!21!20!19!18!17!16!15!14!13!12!11!10! 9! 8! 7! 6! 5! 4! 3! 2! 1! 0! !
ESERCIZIO 1A Si consideri il seguente programma (accanto ad ogni istruzione è riportata la rappresentazione in binario): sw $s0, 40($s1) 101011 10001 10000 0000000000101000 lw $t0, 40($s1) 100011 10001
DettagliPROVA SCRITTA DEL MODULO DI. CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA 14 febbraio 2017 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (8 punti) Sulla base della rete logica
DettagliPROVA SCRITTA DEL MODULO DI. 13 giugno 2017 NOME: COGNOME: MATRICOLA:
PROVA SCRITTA DEL MODULO DI 13 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (7 punti) Progettare una rete logica ad un ingresso X e ad un uscita Z che sia posta ad 1 al riconoscimento della sequenza
DettagliRealizzazione a cicli di clock multipli
Realizzazione a cicli di clock multipli Riprendiamo in esame la realizzazione dell'unità di calcolo per individuare, per ciascuna classe di istruzioni, le componenti utilizzate e suddividere le azioni
DettagliEsame di Architetture Canale AL Prof. Sterbini 10/6/16 Compito A Cognome e Nome: Matricola:
Esame di Architetture Canale AL Prof. Sterbini 10/6/16 Compito A Cognome e Nome: Matricola: Parte 1 (per chi non ha superato l'esonero) Esercizio 1A. Si ha il dubbio che in una partita di CPU a ciclo di
DettagliPROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014
PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO (5-6-7 CFU) 16 Gennaio 2014 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (5-6 CFU: 9 punti 7 CFU: 8 punti) Analizzare la seguente rete logica sequenziale
DettagliPROVA SCRITTA DEL CORSO DI. Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 17 Luglio 2014
PROVA SCRITTA DEL CORSO DI Corso di Laurea in Ingegneria Biomedica, Ingegneria Elettrica ed Elettronica 7 Luglio 204 NOME: COGNOME: MATRICOLA: ESERCIZIO (8 punti) ) ( punti) Progettare un MUX 4-, utilizzando
DettagliCorso di Laurea in Informatica
Corso di Laurea in Informatica Architetture degli Elaboratori Corsi A e B Scritto del 10 luglio 2006 Si ricorda che non è possibile usare appunti, calcolatrici, e nessun altro materiale cartaceo o elettronico.
DettagliEsame di Architetture Canale AL Prof. Sterbini 1/7/16 Compito A Cognome e Nome: Matricola:
Esame di Architetture Canale AL Prof. Sterbini 1/7/16 Compito A Cognome e Nome: Matricola: Parte 1 (per chi non ha superato l'esonero) Esercizio 1A. Si ha il dubbio che in una partita di CPU a ciclo di
DettagliEsercitazione su Instruction Level Parallelism
Esercitazione su Instruction Level Parallelism Salvatore Orlando Arch. Elab. - S. Orlando 1 Pipeline con e senza forwarding Si considerino due processori MIPS (processore A e B) entrambi con pipeline a
DettagliSOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI. NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004
SOLUZIONI DELLA PROVA SCRITTA DEL CORSO DI NUOVO E VECCHIO ORDINAMENTO DIDATTICO 28 Settembre 2004 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO 1 (NO: 8 punti
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 5 Giugno 2014
SECONDA PROVA INTERMEDIA DEL MODULO DI 5 Giugno 204 MOTIVARE IN MANIERA CHIARA LE SOLUZIONI PROPOSTE A CIASCUNO DEGLI ESERCIZI SVOLTI ESERCIZIO (2 punti) () (9 punti) Si scriva un frammento di programma
DettagliIntroduzione all'architettura dei Calcolatori. Maurizio Palesi
Introduzione all'architettura dei Calcolatori Maurizio Palesi 1 Agenda Architettura generale di un Sistema di Elaborazione La memoria principale Il sottosistema di comunicazione La CPU Miglioramento delle
DettagliLinguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
DettagliInstruction Level Parallelism Andrea Gasparetto
Tutorato di architettura degli elaboratori Instruction Level Parallelism Andrea Gasparetto andrea.gasparetto@unive.it IF: Instruction Fetch (memoria istruzioni) ID: Instruction decode e lettura registri
DettagliESERCIZIO 1 Si consideri la seguente funzione f (A, B, C, D) non completamente specificata definita attraverso il suo ON-SET e DC-SET:
Università degli Studi di Milano Corso Architettura degli elaboratori e delle reti Prof. Cristina Silvano A.A. 2004/2005 Esame scritto del 15 luglio 2005 Cognome: Matricola: Nome: Istruzioni Scrivere solo
DettagliArchitettura dei calcolatori e sistemi operativi. Il processore Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore Capitolo 4 P&H 4. 11. 2015 Sommario Instruction Set di riferimento per il processore Esecuzione delle istruzioni Struttura del processore
DettagliSECONDA PROVA INTERMEDIA DEL MODULO DI. 1 giugno 2017 NOME: COGNOME: MATRICOLA:
SECONDA PROVA INTERMEDIA DEL MODULO DI 1 giugno 2017 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 (12 punti) 1. (3 punti) Scrivere un frammento di codice Assembly MIPS, che implementi il costrutto C switch-case
DettagliARCHITETTURE AVANZATE DEI CALCOLATORI, A.A. 2007/08 Soluzione esercizi sul pipelining
ARCHITETTURE AVANZATE DEI CALCOLATORI, A.A. 2007/08 Soluzione esercizi sul pipelining Esercizio 1) N.B. Nei diagrammi a cicli multipli non sono indicati i registri di pipeline (per semplicità) a) Si tratta
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliProva intermedia di Architettura degli elaboratori canale MZ Sterbini Compito A
Prova intermedia di Architettura degli elaboratori canale MZ Sterbini 13-4-2015 Compito A Cognome e Nome: Matricola: Esercizio 1. (4/30) Nell architettura MIPS a ciclo singolo (fig. sul retro), quali sono
DettagliPROVA SCRITTA DEL MODULO DI
PROVA SCRITTA DEL MODULO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA, ELETTRONICA, ED INFORMATICA CORSO DI LAUREA ININGEGNERIA BIOMEDICA 25 giugno 2019 NOME: COGNOME: MATRICOLA: CFU: ESERCIZIO 1 (9 punti)
DettagliProblemi del ciclo singolo
Problemi del ciclo singolo Ciclo di clock lungo Istruzioni potenzialmente veloci sono rallentate Impiegano sempre lo stesso tempo dell istruzione più lenta Unità funzionale e collegamenti della parte operativa
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi
Politecnico di Milano Dipartimento di Elettronica e Informazione prof.ssa Anna Antola prof. Luca Breveglieri prof. Roberto Negrini prof. Giuseppe Pelagatti prof.ssa Donatella Sciuto prof.ssa Cristina Silvano
Dettagli