Architettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Pre-appello del 14 Gennaio Attenzione:

Transcript

1 Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Pre-appello del 14 Gennaio 2015 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare un documento di identità. Non voltare la pagina finché non sarà dato il via. Dal via avrete 90 minuti di tempo per rispondere alle domande. La prova consta di 16 domande a risposta multipla e 4 domande aperte, per un totale di 100 punti. Per le domande a risposta multipla occorre rispondere inserendo la lettera scelta nell apposito quadratino accanto al numero della domanda (o in un quadratino da voi disegnato accanto se non fosse chiaro altrimenti) e inoltre: ogni risposta esatta vale 3 punti; ogni risposta errata vale 1 punto; ogni domanda lasciata in bianco vale 0 punti. Le domande aperte valgono in tutto 52 punti. Si è ammessi all orale se si totalizzano almeno 40/100 punti di cui almeno 12/48 nelle domande a risposta multipla. Gli appunti e i calcoli vanno scritti negli spazi vuoti delle prossime pagine. Potete (non è necessario) indicare una preferenza per il gruppo con cui sostenere l orale, barrando la corrispondente casella sottostante (le date sono orientative): Pre-appello Primo appello Secondo appello (21-27 gennaio) (4-17 febbraio) (23-28 febbraio) Potete (non è necessario) scrivere qui di seguito 1 o 2 date (del periodo selezionato) in cui avete seri motivi per non poter sostenere l orale: COGNOME:... Nome:... Numero di matricola:... voto/48 voto/52 voto/100

2 Domande a risposta multipla 1) 1 Qual è la rappresentazione esadecimale dell intero decimale 1039? A. 40F C. A39 B ) 2 L intervallo di rappresentabilità degli interi rappresentati in complemento a due su 32 bit è: A. [-2 32, ] C. [ , ] B. [-2 31, ]. 3) 3 Nel formato in virgola mobile a precisione singola la rappresentazione del numero binario 11, 0110 è: A B C D. Nessuna delle precedenti 4) 4 La tavola di verità di f(x,y) = ( x + y) (y+1) è A. x y f B. x y f C. x y f D. Nessuna delle precedenti ) 5 L espressione canonica SOP per la funzione f(x 3, x 2, x 1 )= x 2 x 1 + x 3 x 2 è: A. E già in forma canonica SOP C. x 3 x 2 x 1 + x 3 x 2 x 1 B. x 3 x 2 x 1 + x 3 x 2 x 1 + x 3 x 2 x 1 6) 6 Un Multiplexer 4 a 1 ha: A. 4 input, 2 output e 1 segnale di controllo C. 4 input, 1 output, 2 segnali di controllo B. 2 input, 1 output e 4 segnali di controllo D. Nessuna delle precedenti 7) 7 L Unità Logico Aritmetica (come studiata) necessita di: A. 3 segnali di controllo: AInvert (1 bit), BInvert (1 bit), Operation (1 bit) B. 4 segnali di controllo: ANegate (1 bit), BInvert (1 bit), Operation (2 bit) C. 4 segnali di controllo: AInvert (1 bit), BNegate (1 bit), Operation (2 bit) 8) 8 Si supponga che il contenuto iniziale dei registri $s0, $s1 sia rispettivamente 10 e 20. Quale sarà il contenuto di $s0 dopo l esecuzione della seguente istruzione: sll $s1,$s0,2? A. 80 C. 10 B. 20 9) 9 Qual è il tempo di esecuzione di un processore che esegue 200 istruzioni con frequenza di clock 5 GHz e CPI=1,25? A sec. B. 50 sec C. 0, sec.

3 10) 10 Qual è l effetto dell istruzione: jal indirizzo? A. Saltare in maniera incondizionata all istruzione all indirizzo indirizzo B. Saltare all istruzione all indirizzo indirizzo e porre nel registro $ra il valore del PC C. Porre nel registro $ra il valore del PC e saltare all istruzione all indirizzo indirizzo D. Nessuno dei precedenti 11) 11 Si assuma che le variabili i e k corrispondano ai registri $s0 e $s1. Qual è l istruzione C corrispondente al seguente codice assembler MIPS? Label: bne $s0, $s1, Exit sll $s0, $s0,1 j Label Exit: A. while(i=k) i=i+1; C. for(i=1; i<k; i++) i=k; B. if(i==k) i=i+1;. 12) 12 Una criticità (hazard) sui dati si ha quando: A. Due istruzioni distinte necessitano della ALU nello stesso ciclo di clock B. Una istruzione tenta di scrivere due diversi valori in uno stesso registro C. Una istruzione tenta di utilizzare un dato non ancora disponibile 13) 13 Si consideri l implementazione studiata del processore con pipeline. Cosa fa l istruzione sw $s1,24($s2) nello stadio MEM? A. Esegue la somma del contenuto del registro $s2 con 24. B. Preleva l istruzione dalla memoria istruzioni. C. Scrive nel registro $s1 il dato prelevato dalla memoria 14) 14 Si supponga che i vari stadi della pipeline (come studiata) abbiano le latenze (ritardi) riportate in tabella. Quanto dura un ciclo di clock nel processore con pipeline e senza pipeline, rispettivamente? IF ID EX MEM WB 150 ps 250 ps 400 ps 200 ps 200 ps A. 400 ps e 1200 ps C ps in entrambi i casi B ps e 1200 ps. 15) 15 In una memoria cache a mappatura diretta se il campo offset dell istruzione è formato dai bit [3-0] allora: A. Ogni blocco della memoria cache contiene 3 parole B. Ogni blocco della memoria cache contiene 2 4 byte C. Ogni blocco della memoria cache contiene 2 4 parole 16) 16 Si consideri una memoria cache con 256 blocchi ognuno di 2 parole. Un istruzione a 32 bit verrà suddivisa nei campi tag, indice, offset che avranno un numero di bit rispettivamente di: A. 20, 8, 4 C. 21, 8, 3 B. 16, 8, 8

4 Domande a risposta aperta Domanda 1. (10 punti) Eseguire il calcolo di in complemento a due su 6 bit, indicando se vi è overflow. E necessario giustificare la risposta. Domanda 2. (14 punti) Disegnare una rete booleana che realizza la funzione f(x,y,z) che vale 1, se la maggioranza fra i valori di x, y e z, è 1, vale 0, altrimenti, mostrando tutti i passaggi che conducono dalla definizione della funzione alla sintesi della rete. La valutazione massima sarà ottenuto soltanto se la rete è minimale.

5 Domanda 3. (14 punti) Si consideri lo schema implementativo studiato di un processore a singolo ciclo. Si disegni soltanto la parte dell unità di elaborazione necessaria ad eseguire le istruzioni di and e di accesso alla memoria lw. Non è necessario inserire l unità di controllo. Domanda 4. (14 punti) Si consideri una cache a mappatura diretta in cui un indirizzo su 32 bit venga suddiviso nei seguenti campi: Tag: [31-12], Indice: [11-4] e Offset: [3-0] a) Quanti blocchi contiene la cache? Motivare la risposta. b) Quanti byte e quante parole contiene ogni blocco? Motivare la risposta. A partire dall accensione del calcolatore si verifica una sequenza di accessi alla cache con i seguenti indirizzi. Gli indirizzi sono riferiti al byte. Indirizzo: 0, 8, 16, 132, 4096, 0 c) Indicare per ogni indirizzo se vi è un successo (hit) o un fallimento (miss), motivando la risposta.

6 PAGINA PER APPUNTI