SECONDA PROVA INTERMEDIA DEL MODULO INTEGRATO DI NOME: COGNOME: MATRICOLA:

Transcript

1 SECONDA PROVA INTERMEDIA DEL MODULO INTEGRATO DI CORSO DI LAUREA IN INGEGNERIA ELETTRICA ED ELETTRONICA, INGEGNERIA BIOMEDICA - 6 CFU 31 Maggio 2013 NOME: COGNOME: MATRICOLA: ESERCIZIO 1 LINGUAGGIO ASSEMBLY MIPS ESERCIZIO 1.1 (4 punti) Interpretando passo-passo la sequenza di istruzioni Assembler MIPS del riquadro (a), indicare quale sarà il contenuto del registro $7, considerati i contenuti delle locazioni di memoria forniti nel riquadro (b). (a) move $7, $0 move $8, $0 addi $4, $0, 4 point: muli $9, $8, 4 lw $10, 1000($9) add $7, $7, $10 addi $8, $8, 1 bne $8, $4, point (b) Contenuto Indirizzo ESERCIZIO 1.2 (4 punti) L istruzione lui $r, <valore> carica con indirizzamento immediato il contenuto del campo <valore> nella metà più significativa del registro $r (r compreso tra 0 e 31). Come è noto i registri MIPS sono a 32 bit. Supponendo che, inizialmente, il contenuto di $r sia impostato a 0, scrivere una sequenza di istruzioni Assembler MIPS che, senza utilizzare l istruzione lui, ma soltanto le istruzioni addi e muli, realizzi la stessa operazione. Si ricordi che i campi operando con indirizzamento immediato sono a 16 bit secondo l architettura MIPS. ESERCIZIO 1.3 (5 punti) Scrivere una funzione Assembler MIPS che, dati l indirizzo iniziale di un vettore v nel registro $4, la sua dimensione n nel registro $5, e un valore x nel registro $6, scriva nel registro $7 la somma di tutti i valori presenti in v che risultano strettamente inferiori ad x. Nella stesura del codice, si indichi il ruolo di ciascuno dei registri scelti per le operazioni intermedie. Una possibile implementazione in linguaggio C della soluzione è la seguente: int somma_se(int *v, int n, int x) { int i, somma; for(i=0, somma=0; i<n; i++) somma = somma + (v[i]<x) * v[i]; } return somma; ESERCIZIO 2 UNITA LOGICO-ARITMETICA ESERCIZIO 2.1 (7 punti) Siano dati 8 bit per la rappresentazione di valori numerici in virgola fissa ed in virgola mobile. Per la prima, si disponga di un campo di 5 bit per la parte intera e 3 per la parte frazionaria (quindi si potranno rappresentare solo valori non negativi). Per la seconda, si consideri una mantissa M frazionaria e normalizzata in segno e valore con modalità 1.M (bit di parte intera implicito), esponente a 3 bit in eccesso 2, e bit di segno. 1) (3 punti) Spiegando bene ogni passo del ragionamento, indicare il minimo ed il massimo numero rappresentabili, escluso lo zero, nei due casi. 2) (2 punti) Rappresentare i valori 27.5 e 10.25, qui espressi in notazione decimale, nella notazione in virgola mobile indicata nel testo, indicando chiaramente i valori dei bit nei campi segno, esponente e mantissa. 3) (2 punti) Sommare i valori al punto 2, secondo l algoritmo di somma utilizzato nei calcolatori elettronici, e segnalare l eventuale perdita di precisione rispetto al risultato atteso.

2 ESERCIZIO 2.2 (3 punti) Si vuole progettare una ALU realizzata con un Parallel Added e un opportuno set di reti logiche, controllate da una coppia di segnali s1 e s0, secondo lo schema in figura. Progettare le reti logiche relative a ciascuno degli N bit degli operandi A e B, e al bit riporto in ingresso (carryin), in accordo alla tabella di funzionalità sottostante: s1 s0 F 0 0 A + B 0 1 A B 1 0 B A 1 1 -A ESERCIZIO 3 UNITA DI I/O ESERCIZIO 3.1 (4 punti) Si consideri un bus con frequenza 100 MHz, pari a quella del clock di sistema. La capacità del bus dati e del bus indirizzi è di 32 bit. Il trasferimento attraverso il bus richiede quattro cicli di clock. La memoria presenta un tempo di ciclo pari a 50 ns. 1. (2 punti) Spiegare chiaramente il protocollo di lettura sincrono di una parola dalla memoria, precisando il numero minimo di segnali coinvolti nel processo. 2. (2 punti) Calcolare il tempo di lettura di una parola da 64 bit, considerando una memoria indirizzata con 32 bit ed il protocollo testè descritto. ESERCIZIO 3.2 (2 punti) Considerando un processore dotato di frequenza di clock pari a 100 MHz, calcolare la massima velocità di trasferimento, in bps, di una parola da 32 bit, quando il trasferimento sia realizzato da un modulo DMA in modalità block transfer. Motivare chiaramente la risposta. ESERCIZIO 3.3 (4 punti) Si devono collegare cinque periferiche ad un calcolatore disponendo di due soli segnali di controllo per l arbitraggio del bus. Motivando chiaramente la risposta, indicare quale tecnica di arbitraggio è ammissibile in questo caso e disegnare il relativo schema di collegamento periferiche-bus.

3 ESERCIZIO 1 ASSEMBLY MIPS ESERCIZIO 1.1 (4 punti) move $7, $0 #$7 0 move $8, $0 #$8 0 addi $4, $0, 4 #$4 4 point: muli $9, $8, 4 #$9 $8 * 4 lw $10, 1000($9) #$10 contenuto della locazione 1000+($9) add $7, $7, $10 #somma ad $7 il valore prelevato e copiato in $10 addi $8, $8, 1 #incrementa di 1 il contenuto di $8 bne $8, $4, point #se $8<4 ripete a partire dall etichetta point Si tratta chiaramente di un ciclo per la lettura di quattro locazioni contigue a partire da quella di indirizzo 1000, i cui contenuti vengono sommati e memorizzati in $7. Alla fine della sequenza, il contenuto di $7 sarà dunque il valore 170. ESERCIZIO 1.2 (4 punti) Il risultato finale dell istruzione lui $r, <valore> è dato dal seguente schema del registro $r: <valore> In altri termini, i primi 16 bit, quelli meno significativi, devono essere tutti a zero, mentre i sedici più significativi sono occupati dal valore caricato. Per realizzare questa stessa istruzione, utilizzando solo addi e muli, va considerato che, in aritmetica binaria, una moltiplicazione per 2 equivale a uno shift a sinistra del valore. Ad esempio, moltiplicando per 2 il valore in binario 10101, si ottiene , dove lo zero nel bit meno significativo è dato appunto dal prodotto. Quindi per ottenere un valore di 32 bit, i cui i 16 meno significativi sono tutti a zero, è sufficiente prima caricare il valore nella parte meno significativa e poi moltiplicare tutto per Nel caso del MIPS bisogna fare attenzione in quanto 2 16 non è rappresentabile in modalità immediata, essendo i campi operando di soli 16 bit. Tuttavia è possibile rappresentare agevolmente 2 15, e, ovviamente, 2. La sequenza di istruzioni equivalenti ad un operazione lui richiesta è dunque: addi $r, $0, <valore> muli $r, $r, 2 15 muli $r, Sr, 2 ESERCIZIO 1.3 (5 punti) Nella soluzione che proponiamo, si utilizzeranno i seguenti registri: $8 come contatore (i nel codice C) $9 come appoggio per calcoli intermedi (offset rispetto a v, indirizzo di v[i], prodotto (v[i]<x) * v[i]); $10 conterrà v[i]; $11 conterrà il valore di verità v[i]<x somma_se: addi $29, $29, -16 #salvataggio del contesto sw $8, 0($29) sw $9, 4($29) sw $10, 8($29) sw $11, 12($29) move $7, $0 #inizio corpo della funzione: somma=0 move $8, $0 #i=0 for: beq $8, $5, exit #se i=n vai a exit muli $9, $8, 4 #calcola l offset rispetto a v add $9, $9, $4 #calcola indirizzo di v[i] lw $10, 0($9) #carica v[i] in $10 slt $11, $10, $6 #$11 = v[i]<x mul $9, $11, $10 #se $11=1, $9=v[i], altrimenti $9=0 add $7, $7, $9 #aggiorna somma addi $8, $8, 1 #aggiorna i j for #ritorna a for exit: lw $8, 0($29) #ripristino del contesto lw $9, 4($29) lw $10, 8($29) lw $11, 12($29) addi $29, $29, 16 jr $31 #ritorno al chiamante

4 ESERCIZIO 2 UNITA LOGICO-ARITMETICA ESERCIZIO 2.1 (7 punti) 1) Per quanto riguarda i campi in virgola fissa, si ha che il valore minimo è ottenuto in corrispondenza di tutti i bit di parte intera pari a zero e un unico 1 nella posizione meno significativa della parte frazionaria. Quindi il valore minimo sarà pari a 2-3, ovvero 1/8 o Il valore massimo invece si ottiene ponendo ad 1 tutti i bit di parte frazionaria e intera, ottenendo quindi il valore , ovvero in base 10. Per quanto riguarda la rappresentazione in virgola mobile, abbiamo sette bit utili a parte il bit di segno, dei quali quattro per la mantissa e tre per l esponente. Il minimo valore rappresentabile si ottiene considerando il minimo valore dell esponente, che essendo in eccesso 2, è, per definizione di eccesso k, pari a k, ovvero -2, e il minimo valore della mantissa, corrispondente ad un campo formato da tutti zeri poiché il bit implicito per definizione è sempre impostato ad 1. Il minimo valore è dunque pari a 1.0*2-2, pari a ¼ ovvero 0.25 in base 10. Il massimo valore rappresentabile si ottiene valutando il massimo esponente, che si ricava dalla formula 2 n -1-k, con n numero di bit usati per l esponente. Il risultato è 8-1-2=5. La massima mantissa si ottiene ponendo tutti i bit disponibili a 1, ottenendo dunque il valore , considerato anche il bit implicito, pari a Il massimo valore rappresentabile è dunque ( )* 2 5, ovvero 2 6-2=64-2=62 in base 10. In sintesi: Minimo Massimo Virgola fissa Virgola mobile ) Per rappresentare i due valori 27.5 e in virgola mobile, vanno innanzi tutto convertiti in binario mediante gli algoritmi della divisione successiva per la parte intera, e della moltiplicazione successiva per la parte frazionaria, ottenendo rispettivamente e Non ci resta che normalizzare la mantissa ottenendo i relativi esponenti: *2 4 e *2 3. Gli esponenti vanno scritti con tre bit in eccesso due. Per ottenere la rappresentazione in eccesso due è sufficiente sommare appunto l eccesso al valore numerico da rappresentare, e poi convertirlo in binario. Si ha 4+2=6 110 e 3+2= Quindi i valori sono rappresentati nel campo a 8 bit come segue: Valore S Esponente Mantissa Come si può notare lo spazio per la mantissa non è sufficiente per memorizzare la mantissa di entrambi, che verranno così approssimati a 27 ed a 10 (viene tagliato l 1 meno significativo). Il bit di segno è lo stesso per entrambi i valori, dal momento che sono positivi (non è rilevante se sia 0 od 1). 3) L algoritmo dei calcolatori prevede i seguenti passaggi: allineamento delle mantisse degli operandi, somma delle mantisse degli operandi, normalizzazione della mantissa del risultato ed eventuale modifica dell esponente. Allineamento delle mantisse: la differenza fra gli esponenti del primo e del secondo numero è 1. Si divide quindi il secondo valore, più piccolo, per 2, onde avere la mantissa allineata con il numero maggiore. Somma delle mantisse: = Normalizzazione della mantissa e modifica dell esponente: = * 2 *2 4 = * 2 5 Valore S Esponente Mantissa 37? Anche la somma subisce un troncamento risultando ora pari a 36. In sintesi ci si aspettava la somma di 27.5 e 10.25, pari a 37.75, ed invece, coi bit a disposizione, la progressiva perdita di precisione nella rappresentazione dei singoli addendi prima e dell operazione poi, ha portato ad un risultato pari a 36.

5 ESERCIZIO 2.2 (3 punti) Le tabelle di verità per il bit generico dell operando A e per quello dell operando B sono le seguenti: Operando A: s1 s0 Ai Ai new Nota In A+B e A-B, Ai è inalterato In B-A e -A, Ai è complementato A s1s Operando B: s1 s0 Bi Bi new Nota In A+B, Bi è inalterato In A-B, Bi è complementato In B-A, Bi è inalterato In A, Bi è forzato a 0 B s1s Infine, per quanto riguarda : s1 s0 cin Note Effetto della rappresentazione in complemento a 2 di B Effetto della rappresentazione in complemento a 2 di A Da cui si evince che:.

6 ESERCIZIO 3 UNITA DI I/O Il protocollo prevede attivazione del segnale di READ e contestualmente rilascio dell indirizzo della parola da cercare (40 ns); tempo di ciclo della memoria (50 ns); trasferimento dati dalla memoria alla CPU (80 ns poiché la dimensione è doppia rispetto alla linea dati del bus): 40 ns 50 ns 80 ns Il tempo complessivo di traferimento è dato dunque da =170 nsec. ESERCIZIO 3.2 (2 punti) Considerando un processore dotato di frequenza di clock pari a 100 MHz, calcolare la massima velocità di trasferimento, in bps, di una parola da 32 bit, quando esso sia realizzato da un modulo DMA in modalità block transfer. Motivare la risposta. Soluzione. La massima velocità ottenibile è data dal numero di bit per parola, per il numero di cicli al secondo, ovvero la frequenza di clock. Nel calcolo si suppone che avvenga un trasferimento per ogni ciclo, dal momento che il bus è completamente occupato dal DMA che ne è diventato master. Si ottiene dunque 32 (bit/ciclo) * 100 Mcicli/sec = 3.2 Gbps. ESERCIZIO 3.3 (4 punti) Con soli 2 segnali liberi è possibile solo utilizzare la tecnica daisy chain con arbitraggio centralizzato che ha solo 2 segnali (request e grant). Ovviamente questa tecnica implica una gestione rigida delle priorità, che sono definite una volta per tutte.