Page 1. ElapC7 04/11/ DDC 1 ELETTRONICA APPLICATA E MISURE. Ingegneria dell Informazione. Lezione C7: Collegamenti Seriali

Transcript

1 Ingegneria dell Informazione Lezione C7: Collegamenti Seriali ELETTRONICA APPLICATA E MISURE Dante DEL CORSO C7 COLLEGAMENTI SERIALI» Limiti dei bus paralleli» Diagramma ad occhio» Protocollo base asincrono» Esempi di protocolli sincroni Motivazioni dei collegamenti seriali Skew e sincronizzazione Diafonia, Crosstalk, Interferenza Intersimbolica Diagramma ad occhio Protocolli seriali asincroni Modulazioni per protocolli seriali sincroni Riferimenti D. Del Corso: Elettronica per Telecomunicazioni: cap /11/ ElapC DDC 04/11/ ElapC DDC Collegamenti paralleli e seriali Da bus parallelo a bus seriale Connessione parallela N bit Connessione seriale bit Parallela (i bit sono trasportati da più conduttori in un unico intervallo temporale) Seriale (i bit sono trasportati da un unico conduttore in tempi diversi) Limiti dei collegamenti paralleli Velocità limitata da propagazione (t TX ) e skew t K» Trasferimenti Source Synch no t TX, rimane lo skew t K Strutture multipunto richiedono terminazioni potenza! Per incrementare il throughput elevato parallelismo» Connettori più grandi» Maggiori problemi di compatibilità elettromagnetica (EMI e EMC)» Incremento del consumo Soluzione: migrazione verso collegamenti seriali ATA SATA (Serial ATA) SCSI SAS (Serial Attached SCASI) PCI PCI Express 04/11/ ElapC DDC 04/11/ ElapC DDC Collegamento seriale Coll. seriale autosincronizzante Data Clock Data + Clock Trasferimento di N bit N cicli: elevata LATENZA N driver, 1 ciclo 1 driver, N cicli: consumo invariato Pochi segnali ridotte EMI/EMC Disallineamento temporale (Skew) Dati/Clock Dati e CK sono trasportati dallo stesso conduttore: nessun disallineamento dovuto allo skew Tecnica di Clock/Data embedding (fusione) Richiede protocolli specifici 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 1

2 Caratteristiche collegamenti seriali Bit e Simboli Vantaggi dei collegamenti seriali: Pochi conduttori (fino a singolo, con opportuni protocolli) Semplificazione del routing o cablaggio, Riduzione del consumo (unico driver) Migliore per lunghe distanze e/o alta velocità Problemi dei collegamenti seriali: Ciclo spostamento di un simbolo (1 o più bit); ritardo nel trasferimento di pacchetti di più bit latenza Sincronizzazione a livello ciclo» Clock separati risincronizzazione periodica (byte, messaggio)» Clock embedded autosincronizzazione (a tutti i livelli) A livello transazione: meccanismo di controllo di flusso Il segnale trasmesso è una sequenza di SIMBOLI Un singolo simbolo può rappresentare uno o più bit Bit rate (BPS, b/s): bit/s simbolo Baud Rate: simboli/s NRZ: 0 L; 1 H 1 bit/simbolo Bit rate = Baud rate RZ: 0 L; 1 impulso 1 bit/simbolo Bit rate = Baud rate / \ / /\_/\ /\_/\_ 04/11/ ElapC DDC 04/11/ ElapC DDC Costellazione di segnali Interferenza intersimbolica I segnali possono essere rappresentati tramite componenti I/Q (fase/quadratura) Simbolo (01) Costellazione dei segnali Q Esempio 1: QPSK 4 valori di fase I 2 bit/simbolo Esempio 2: QAM 4 fasi, 4 ampiezza 4 bit/simbolo Simbolo (1101) L informazione può essere alterata da segnali vicini Collegamento parallelo diafonia (crosstalk) Trasferimento di segnale da un conduttore agli altri Stesso tempo, differente posizione (altro conduttore) x Collegamenti seriali ISI (Interferenza InterSimbolica) Trasferimento di segnale da un intervallo temporale all altro Stesso conduttore (unico!), differente tempo t 04/11/ ElapC DDC 04/11/ ElapC DDC Collegamento seriale base Cadenza di trasmissione seriale DATO TX DATS Registro SIPO: SeriaL In Parallel Out Cadenza di Bit (Bit Rate) = 1/ T BIT T BIT ELECTRIC LEVEL PISO A V B Z, t pd V C B SIPO DRIVER RECEIVER Registro PISO: Parallel In Serial Out DATO RX DATS Clock TX and RX devono essere sincronizzati (stessa frequenza, relazione di fase nota) T SU T H Campionamento al RX 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 2

3 Esempio: trasm. di (85H) Livelli di sincronismo TX Latenza = T BIT x num. di bit 45h BIT DATS LSB RX 45h LATENZA Sincronismo di Bit: Garantisce il corretto campionamento del singolo bit (corretto caricamento nel registro del ) Legato alle relazioni di fase tra transizioni Dati e di Sincronismo di Carattere Garantisce il corretto riconoscimento di MSB e LSB (posizione dei bit nel registro ) Legato all attivazione del segnale Sincronismo di Messaggio: Assegna un significato ai caratteri (intestazione, lunghezza, priorità, dati, ) 04/11/ ElapC DDC 04/11/ ElapC DDC Come sincronizzare a livello bit Singolo clock generato da TX Stesso Clock per TX e RX, generato da TX: Source Synchronous (come WRITE, vincolo t K ) RX: Asincrono (come READ, vincoli t K e t TX ) Generatori di Clock indipendenti Nessuna sincronizzazione» Non garantisce tsu e th; non funziona Sincronizzazione periodica del Clock RX» Protocollo asincrono (seriale) Estrazione del Clock RX dal segnale ricevuto (CDR) Sincronizzazione saltuaria (dalle transizioni)» Richiede un limite all intervallo tra le transizioni Sincronizzazione continua modulazioni embedded clock Due fili, velocità fissa, limitata da t K (WR sincrono) Vantaggi: massima velocità (Source Synchronous) TX CLOCK RX 04/11/ ElapC DDC 04/11/ ElapC DDC Singolo clock generato da RX Velocità di trasferimento Due fili, velocità limitata da t K (RD asincrono) Vantaggi: RX controlla la velocità (handshake!) TX CLOCK RX Necessario garantire t SU e t H per il registro receiver L interconnessione modifica le relazioni temporali Cadenza limitata da questi vincoli di sincronizzazione Clock generato al (TX)» Clock e dati si spostano nella stessa direzione» Le variazioni di temporizzazione derivano solo dallo skew» Tckmin = Tsu + Tk (Th compreso in Tco) Clock generato al (RX)» Due Ttx: per clock da RX a TX, per dati da TX a RX» Le variazioni di temporizzazione dipendono da Ttx e Tk» Tckmin = 2 Ttx + 2 Tk + Tsu (Th compreso in Tco) 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 3

4 Clock Cooperativo (I 2 C Clock indipendenti isofrequenziali Permette sincronizzazione tra più unità Handshake: STB/ACK codificati sullo stesso segnale Richiede un singolo conduttore (Data) Errori causati dallo sfasamento dei clock TX TX CLK RX RX 04/11/ ElapC DDC 04/11/ ElapC DDC Limiti dei clock indipendenti Diagramma ad occhio (Eye diagram) Ideale: generatori di clock sincronizzati, no rumore Caso reale (Fck nominalmente uguali lato TX e RX) La frequenza dei generatori di clock varia Il segnale viene modificato da ISI, rumore, ) spostamento dell istante di campionamento Dopo la sincronizzazione il corretto campionamento dipende da spostamenti di fase e rumore Risincronizzazione periodica (ogni S bit) Risincronizzazione su ogni bit: embedded clock Per individuare i margini di tempo e ampiezza: Diagramma ad occhio (TX) (RX) APERTURA per campionamento OK t CK t SU Δt CK t H NMH NML Margine di rumore stato H V IH V IL Margine di rumore stato L Margini temporali Spostamento max del Clock 04/11/ ElapC DDC 04/11/ ElapC DDC Parametri del diagramma ad occhio Modem sincrono Zona (t, A) di corretto campionamento: (Eye opening) V: da V IL a V IH ; t: almeno per t SU + t H Asse tempi: errori Δt CK per sfasamenti di CK Tolleranze e derive in frequenza (medio termine) Spostamenti in ciascun periodo di clock skew e jitter Asse ampiezze: rumore, distorsione, ISI V OH, V OL, V IH, V IL (driver e receiver) Pendenza dei fronti (banda del canale) Rumore e interferenza intersimbolica (ISI) Intervallo di risincronizzazione legato a t CK /Δt CK Unico canale (singolo conduttore) TX: unisce dati e clock (clock embedding) RX: separa dati da clock sincronizzazione continua MODEM MODEM + CLOCK 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 4

5 Cadenza di trasferimento Prestazioni dei collegamenti seriali Singolo conduttore nessuno skew Possibile operare con bit rate molto alti ( 10 Gb/s) Occorre fondere/separare dati e sincronismo Il sincronismo aggiunge informazione maggiore banda (simboli dedicati o modulazioni) L overhead di sincronismo dipende dalla precisione degli oscillatori Dai bit ai simboli Codifica: operazione su un flusso di informazione digitale» Aggiunge sincronismo e/o controllo errori Modulazione: operazione su segnali analogici» Adatta il segnale alle caratteristiche del canale (banda, rumore) Velocità (bit rate) Limitata dall errore temporale (jitter) di campionamento Migliorabile riducendo gli errori di temporizzazione Lunghezza del collegamento Limitata da attenuazione, distorsione, rumore Migliorabile aumentando l escursione di tensione Entrambi migliorabili con segnali differenziali Alta immunità al rumore con bassa escursione di tensione Due famiglie di ottimizzazione Collegamenti di lunghezza ridotta, alta velocità Collegamenti di una certa lunghezza, bassa velocità 04/11/ ElapC DDC 04/11/ ElapC DDC Collegamenti asincroni e sincroni Lezione C7: Collegamenti Seriali Collegamento seriale asincrono Bit organizzati in caratteri Trasmissione discontinua Sincronizzazione del CK a inizio carattere Motivazioni dei collegamenti seriali Skew e sincronizzazione Diafonia, Crosstalk, Interferenza Intersimbolica Diagramma ad occhio Collegamento seriale sincrono Bit organizzati in pacchetti (packet/frame, varie dimensioni) Transmissione continua Sincronizzazione del clock su ogni bit (codifica/modulazione) Protocollo seriale Esempio: collegamento asincrono 04/11/ ElapC DDC 04/11/ ElapC DDC Collegamenti seriali asincroni Carattere seriale asincrono La linea a riposo ha uno stato definito (alto) La trasmissione di un carattere può iniziare in qualsiasi momento L inizio del carattere è segnalato da un simbolo di START Clock lato RX generato al, sincronizzato dal fronte di discesa dello Start bit Oscillatori con errori e derive Sincronizzazione mantenuta per un tempo limitato Necessaria risincronizzazione periodica Per garantire che venga rilevato il simbolo Start (bit L) Almeno uno Stop (bit H) in coda a ciascun carattere Linea a riposo CARATTERE T BIT START bit STOP bit (1 o 2) Trasmissione di 45H (LSB first) 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 5

6 Sequenza di caratteri UART UART: Universal Asynchronous Receiver/Transmitter carattere carattere carattere data data data Linea riposo START bit STOP bit Lato TX Conversione P S con registro PISO Inserimento dei simboli Start e Stop Eventuale EDC (parità) Lato RX Sincronismo di Bit e di Carattere (dallo Start Bit) Conversione S P con registro SIPO Verifica del formato di ogni carattere (Stop Bit) Eventuale verifica EDC (parità) 04/11/ ElapC DDC 04/11/ ElapC DDC Sincronizzazione nella UART Connessioni a standard RS 232 Verifica stato linea di ingresso Con transizione H L, e rimane per T BIT /2, Riconoscimento di una Start Bit Sincronizzazione dell istante di campionamento (clock dai bit) Inizia conteggio bit/carattere All fine del carattere Verifica di parità (se richiesta) Verifica dello Stop bit Attivazione del flag RX pronto (Ready) Attesa nuova transizione H L (inizio altro carattere) Standard per il livello fisico Nato per collegamento di terminali o computer verso Modem Definisce» Segnali su un connettore (25 pin)» Segnali di comando per Modem» Livelli elettrici Non definisce un formato di carattere Usato spesso per collegare periferiche Elevata immunità al rumore, bassa velocità Versioni semplificate (esempio: 9 pin) Strati superiori definiti da V24, V92,. 04/11/ ElapC DDC 04/11/ ElapC DDC Lezione C7: Collegamenti Seriali Protocolli sincroni Motivazioni dei collegamenti seriali Skew e sincronizzazione Diafonia, Crosstalk, Interferenza Intersimbolica Diagramma ad occhio Protocolli seriali asincroni Codifiche per protocolli seriali sincroni Protocolli asincroni sincronizzazione periodica Protocolli sincroni sincronizzazione continua Come mantenere il sincronismo di bit? includere riferimenti temporali transizioni Estrazione del clock dai dati (CDR: CK-D. Recovery): transizioni in posizione nota entro ciascun T BIT Embedded Clock (clock immerso), modulazioni sincrone,... Sincronizzazione del clock dai dati: garantire un massimo intervallo tra le transizioni Bit stuff: inserimento di bit aggiuntivi per garantire transizioni BxBy: da x bit a y (>x) bit, con transizioni garantite (BxTy) 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 6

7 Codifica NRZ Codifica NRZ L NRZ: Not Return to Zero NRZ-L: 1 rappresentato da uno stato H, 0 L NRZ-M: 1 transizione ; NRZ-S: 0 transizione Ogni simbolo può terminare H o L NRZ L dati binari, senza modifiche! Senza ritorno a 0 (Not return to 0 level: NRZ-L) 1: stato H Segnale trasmesso sequenza di bit 0: stato L Sequenze senza transizioni recupero CK saltuario Banda: 1 transizione/bit Fmax = BitRate/2 Segnale ricevuto Ritardo tra segnale trasmesso e segnale ricevuto 04/11/ ElapC DDC 04/11/ ElapC DDC Codifica RZ Garantire le transizioni! RZ: Ritorno a Zero (unipolare) Tutti i simbolo iniziano e terminano con 0 (o altro stato fisso) RZ-M: 1 rappresentato da un impulso H (Mark) (RZ-S: 0 H) Nessuna transizione per sequenze fisse (0 per M) Banda: 2 transizioni/bit Fmax = BitRate Il riferimento temporale è dato dalle transizioni NRZ e RZ: possibili lunghi intervalli tra le transizioni Nessun riferimento temporale per sincronizzare il clock RX Occorre evitare lunghe sequenze senza transizioni Codifiche con Embedded clock (clock immerso)» Codici ternari (MLT), codici Manchester, Bit stuffing (inserimento di bit)» Inserimento di 0/1 nelle sequenze di 5 1/0 consecutivi Gruppi di 4 bit senza transizioni 5 bit con transizioni» Codici BxBy (4/5, 8/10, 32/36, ) Le transizioni aggiunte aumentano la banda richiesta 04/11/ ElapC DDC 04/11/ ElapC DDC Codifica MLT-3 Codici Manchester Codifiche multilivello: MLT-3 (MultiLev Trans): +, 0, - 0: Nessuna variazione; 1: variazione» Se lo stato precedente è + o -, passa a 0» Se lo stato precedente è 0, passa + or -, opposto al precedente Codice ternario, richiede migliore SNR Modulazione di fase (variazioni di ; Bi-Phase L) 0: transizione H L 1: transizione L H MLT-3 Banda (sequenza di 1): Fmax = BitRate/4 Usato per Ethernet 100Base-T Una transizione/bit (almeno) autosincronizzante Banda: 2 transizioni/bit Fmax = BitRate Varianti: MFM, M2FM: Manchester :2 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 7

8 Modulazioni Esempio di modulazione ASK Modulazioni convenzionali (analogiche) Nessun vincolo tra portante e cadenza dati Possibili rapporti non interi portante/bit rate Non permette il recupero dl clock ASK (PAM): Amplitude Shift Keyed 1: portante 0: no portante (no CDR); (oppure portante ridotta per CDR) Modulazioni sincrone (per lo più digitali) Rapporto intero portante/bit rate Fase della portante fissata per ciascun intervallo di bit Possibile estrazione clock dai dati (CDR)» Richiede presenza continua di una portante (anche a livelli bassi) 04/11/ ElapC DDC 04/11/ ElapC DDC Esempio di modulazione PSK Lezione C7 test conclusivo PSK: Phase Shift Keyed Fase della portante controllata dalla modulazione Portante sempre presente possibile CDR! Quali sono i vantaggi di un collegamento seriale? Elencare i parametri che descrivo un collegamento seriale. Descrivere le differenze tra collegamenti seriali sincroni e asincroni. Cosa è un diagramma a occhio? Da quali parametri dipende la massima velocità operativa di un collegamento seriale? In quali condizioni e possono usare generatori di clock indipendenti? Come si può definire il massimo intervallo di risincronizzazione? Indicare un esempio di codifica con embedded clock. 04/11/ ElapC DDC 04/11/ ElapC DDC Page DDC 8