6. ACQUISIZIONE DIGITALE DEI SEGNALI

Транскрипт

1 6. ACQUISIZIONE DIGITALE DEI SEGNALI

2 La realtà fisica macroscopica è analogica Attualmente sono sempre più utilizzati sistemi digitali per il calcolo numerico, per l acquisizione, l elaborazione e la trasmissione dei segnali, per il controllo dei sistemi ecc... I sistemi digitali di acquisizione di segnali sono l interfaccia tra mondo analogico e digitale Componenti principali di questi sistemi sono: -convertitori analogico-digitali (A/D o ADC) -convertitori digitale-analogico (D/A o DAC)

3 Schema semplificato di una catena di misura analogico-digitale G T A/D P D G = grandezza fisica analogica (segnale di ingresso) T = trasduttore analogico A/D = convertitore analogico digitale P = sistema di elaborazione (microprocessore consente l implementazione, tramite un opportuno linguaggio, di una gran varietà di funzioni utili filtraggio, integrazione...- Es: cpu di un pc) D = indicatore numerico (display)

4 Schema semplificato di una catena di misura analogico-digitaleanalogica G T A/D P D/A Spesso l informazione viene riconvertita in forma analogica tramite convertitori D/A: - rappresentazione più immediata di valori relativi, forme di segnali, tendenze ecc. - utilizzo dell informazione in uscita per controllo di sistemi

5 I vantaggi principali dei sistemi digitali consistono in: - elevata insensibilità ai disturbi - elevata accuratezza con costi relativamente contenuti - compatibilità intrinseca coi sistemi di calcolo - facilità di manipolazione, trasmissione, registrazione, riproduzione

6 TEORIA DELLA QUANTIZZAZIONE

7 La conversione A/D consta di due fasi: - quantizzazione - codifica Quantizzazione: Codifica: il segnale analogico continuo viene suddiviso in un insieme di stati discreti si assegna una parola digitale ad ogni stato discreto (una stringa di caratteri secondo un opportuno codice)

8 Segnale analogico quantizzazione in stati discreti codifica=assegnazione di una stringa per ogni stato discreto In genere la codifica si avvale di sistemi binari (sist. che utilizza come base 2): ogni elemento della stringa di caratteri viene detto bit (binary digit), e consiste in 0 o 1 La rappresentazione dell informazione in stringhe di M bit avviene tramite 2 M combinazioni dei due stati (0 e 1) (es: 8 bit 255 stringhe) Una stringa di 8 bit è detta byte Il valore numerico di una stringa si calcola a partire da destra: es: x2 3 +1x2 2 +0x2 1 +1x2 0 =5 (nel sistema decimale) Il bit più a sinistra è il MSB (most significant bit), quello più a destra è il LSB (least significant bit)

9 Funzione di trasferimento del quantizzatore non è lineare: uscita = 2 N stati discreti, ingresso = grandezza continua Uscita Ingresso

10 RISOLUZIONE Se si ha una stringa di N bit 2 N stati diversi Es.: 3 bit 2 3 =8 stati diversi stato

11 Con 8 bit 2 8 =256 stati diversi (8 bit = 1 byte) Con 10 bit 2 10 =1024 stati diversi (1 k) Con 12 bit 2 12 =4096 stati diversi Con 16 bit 2 16 =65536 stati diversi

12 Esempio: quantizzatore a N=3 bit R=E FS /2 M =10/8=1,25 ingresso = 0 10 V Uscita Ingresso

13 Un quanto vale Q = FS / 2 N = 10 / 8 = 1.25 V Uscita { Ingresso

14 Le tensioni centrali ½ R definiscono gli intervalli di accuratezza della conversione Uscita Ingresso

15 Esempio di segnale tra 0 e 10 V quantizzato con risoluzione di 3 bit V t

16 Esempio di segnale tra 0 e 10 V quantizzato con differente risoluzione

17 La risoluzione errore di quantizzazione incertezza tipica dei sistemi digitali Errore di quantizzazione varia a dente di sega tra - (LSB / 2) e +(LSB / 2) +(LSB/2) - (LSB/2)

18 Quindi ogni informazione digitale ha una incertezza minima ± LSB/2 Se segnale G «FS incertezza relativa Es: FS = 10 V e G=0.9 V se N=8 bit incertezza: ±39 mv, cioè ± 4.3 % di G Soluzione: amplificare G affinché sia usata tutta la scala del convertitore A/D

19 Amplificatore di ingresso: serve ad amplificare i segnali prima della conversione A / D affinchè il valore G MAX FS Si minimizza l incertezza relativa! G(t) T A A/D

20 Range dinamico del convertitore A/D: esprime il rapporto tra il fondo scala FS e il bit meno significativo LSB Viene espresso in db ed è definito DR = 20 log 10 2 N = 20 N log N [db] N bit N di stati Range dinamico [db]

21 La più grande tensione d ingresso convertita senza errore è la tensione di fondo scala (FS=10V) meno il valore del bit meno significativo LSB +(LSB/2) - (LSB/2)

22 CODICI DEI CONVERTITORI A/D

23 NUMERI BINARI Codice binario naturale X = C C C C C N 2 N Esempi: il numero X = cioè: C 4 =1, C 3 =0, C 2 =0, C 1 =1, C 0 =1) il numero X = cioè: C 4 =0, C 3 =1, C 2 =1, C 1 =0, C 0 =1

24 Codice binario naturale in forma frazionari E uno dei codici più diffusi Esprime il numero X come frazione del fondo scala X = a a a N 2 -N con 0 < X < 1 La frazione binaria è scritta omettendo il punto cioè Il numero X così scritto rappresenta la informazione come % del FS del convertitore

25 Esempio X= Tale numero vale X = a a a N 2 -N = =(1x0.5)+(1x0.250)+(0x0.125)+(1x )+(1x ) = = cioè % FS Se FS = +10 V X= V

26 Codice Gray o riflesso E costruito in modo che ogni cifra differisca dalla precedente o dalla successiva di un solo bit Cifra dec. Binario 4 bit Gray 4 bit ecc. Il cambiamento di una sola cifra alla volta minimizza gli errori. E particolarmente adatto per trasduttori digitali di posizione (es. encoder assoluti)

27 Esempio Passaggio dalla cifra 7 alla 8 In binario naturale bit diversi Se il primo bit viene commutato con qualche ritardo si passa per la cifra 0000, con grande errore Lo stesso passaggio dalla cifra 7 alla 8 In Gray solo bit diverso La cifra rimane invariata fino all unica commutazione necessaria, quindi errore minimo possibile

28 Regola: ogni bit Gray è costruito da destra a sinistra sostituendo alla cifra binaria se stessa sommata a quella alla sua sinistra Es. Cifra dec. Binario 4 bit Gray 4 bit = = = = Es

29 Viene detto riflesso osservando la sua struttura per colonne: la struttura inferiore di ogni colonna è simmetrica rispetto al binario Cifra dec. Binario 4 bit Gray 4 bit E come riflessa sulla linea orizzontale

30

31 Schema della struttura per colonne del codice binario e del Gray Binario Gray

32 IL CAMPIONAMENTO DEI SEGNALI

33 Campionamento di un segnale analogico V(t) conversione del segnale in una sequenza di dati digitali (t i,v i ) V t V (t i, V i ) i=1,... N t

34 Pertanto in un segnale campionato sia la grandezza V che il tempo t sono espressi in forma discreta Tra un campione e il successivo c è t C = t i - t i-1 Frequenza di campionamento f C = 1 / t V t i-1 t i t i+1 t

35 V A che frequenza occorre campionare un segnale per rappresentarlo correttamente? t V t Entrambe OK, ma diverso dettaglio sul segnale

36 Se la frequenza di campionamento diminuisce troppo si va incontro al problema dell aliasing V t Il segnale campionato non è più riconoscibile e sembra avere una frequenza più bassa del segnale analogico originario

37 Il problema è legato alla relazione tra frequenza del segnale f S e frequenza di campionamento f C : se f C < 2 f S l aliasing si manifesta f C > 2 f S f C = 2 f S f C < 2 f S

38 Teorema del campionamento Se un segnale continuo a banda limitata contiene solo frequenze inferiori ad f Smax il segnale sarà campionato correttamente se f C 2 f Smax Poichè: f C = 1 / t C ed f S = 1 / T S essendo f C 2f S t C < T S / 2 quindi occorrono almeno due campioni sul semiperiodo L aliasing può essere interpretato nel dominio della frequenza come lo spostamento di armoniche dalle alte frequenze verso le basse frequenze

39 Per evitare l aliasing : - si alza la frequenza di campionamento f C - si inserisce un filtro anti-aliasing a monte del convertitore A / D Filtro anti-aliasing: taglia tutte le f S del segnale superiori ad f C / 2 Filtro ideale Filtro reale f C / 2 f

40 CONFIGURAZIONI DI INGRESSO NEI SISTEMI DI CONVERSIONE A/D

41 Configurazione minima di input per conversione A / D: T = trasduttore della grandezza fisica G(t) C = modulo di condizionamento: - amplificatore - filtro anti-aliasing G(t) T C=A+F A/D

42 Tempo di conversione:è il tempo necessario ad ogni convertitore A/D per eseguire il campionamento ( t A = aperture time ) Se grandezza G varia durante t A errore G G t A, dg(t) / dt G con t A e G(t) veloce G(t) G{ } t t A

43 In genere, per campionare correttamente segnali tempovarianti G(t) si utilizza un ulteriore elemento di condizionamento del segnale, denominato Sample & Hold S/H S/H = circuito che campiona G(t) e ne mantiene costante il valore fino a conversione A/D finita (nel tempo t A ) G(t) T C=A+F S/H A/D

44 S/H campiona il segnale analogico A/D esegue la conversione del campione Schema del S / H Interruttore rapido G in C G OUT G(t) S H S H S H t

45 CONVERTITORI A/D

46 G(t) A / D (G i, t i ) i=1... N t i =i t C PRESTAZIONI PRINCIPALI: - f C = 1/ t C frequenza di campionamento - n bit = risoluzione - linearità e accuratezza (tipo di conversione, su cui possono influire variazioni di T, di tensione di alimentazione,...)

47 CONVERTITORE A/D AD INTEGRAZIONE (a doppia rampa) E la tecnologia più semplice e diffusa E lento display, multimetri, sistemi acquisizione dati statici

48 Schema e componenti - V rif R C Integratore V in Comparatore + Clock Logica di controllo Contatore

49 Fasi della conversione 1) Input V in integrato per tempo fisso T 1 V OUT (T 1 ) = 1 RC T 1 V in alta V in bassa - V rif R V in Clock V in dt = V in RC T 1 0 Logica Contatore - + C - + T 1 fisso

50 2) Integratore connesso a -V rif V OUT (t) =V(T 1 ) -V rif t / RC Si misura T 2 per V OUT =0 - V rif R V in Clock Logica Contatore - + C - + Comparatore: arresta clock quando V OUT =0 3) Si trova V in =V OUT T 2 /T 1 V in alta V in bassa T 1 fisso T 2 variabile

51 Vantaggi: 1) Insensibilità ai disturbi grazie all integratore (il rumore si attenua mediando nel tempo di integrazione) 2) Misura di tempi è precisa (dipende dal contatore) - V rif R V in Contatore - + C Problemi: 1) V rif deve essere costante 2) V in deve essere costante (misura statiche o S/H) 3) Intrinsecamente lento

52 CONVERTITORE A/D PARALLELO ( FLASH ) E usato per la sua elevata frequenza di campionamento sistemi acquisizione dati dinamici e multicanale

53 Schema di funzionamento di A/D flash a N=4 bit R R R R V rif Ingresso V in ) V rif è diviso in 2 N parti separate da 1 LSB tramite le R che def. (2 N -1) soglie (V rif ) i } N=4 bit Uscita R - +

54 R R R R R V rif V in ) (2 N -1) comparatori confrontano V in con le soglie (V rif ) i ; se V in (V rif ) i (V OUT ) i =ON se V in < (V rif ) i (V OUT ) i =OFF } N=4 bit L uscita (V OUT ) i non è un numero binario

55 R R R R V rif V in ) Decodificatore converte le uscite (V OUT ) i dei comparatori nella parola binaria } N=4 bit R - +

56 Limite: alto numero di comparatori e resistenze precise Se N=4 bit (2 N -1)=15 comparatori Se N=8 bit 255 comparatori! Per fare un flash ad 8 bit si usano spesso 2 convertitori a 4 bit Flash a 4 bit

57 1) Convertitore A/D #1 I 4 bit (MSB) Convertitori flash V in A/D #1 4 MSB D/A A/D #2 4 LSB

58 1) Convertitore A/D #1 I 4 bit (MSB) 2) Si genera la differenza tra V in e V(MSB) tramite convertitore D/A e comparatore V in A/D #1 4 MSB D/A A/D #2 4 LSB

59 1) Convertitore A/D #1 I 4 bit (MSB) 2) Si genera la differenza tra V in e V(MSB) tramite convertitore D/A e comparatore 3) La differenza è convertita da A/D #2 a 4 bit V in A/D #1 4 MSB D/A A/D #2 4 LSB

60 INCERTEZZA DEI CONVERTITORI A/D a) Variazioni termiche e di tensione di alimentazione - variazione di sensibilità - errori sistematici (bias) CALIBRAZIONE FS FS

61 b) Non linearità: un bit differisce dall altro LSB ideale Errore sul bit FS

62 SISTEMI DI ACQUISIZIONE DATI DIGITALI

63 PERCHE UN SISTEMA DI ACQUISIZIONE DATI DIGITALE? compatibilità con sistemi di calcolo immunità ai disturbi (in fase di registrazione, conservazione, riproduzione e trasmissione delsegnale) flessibilità (configurazione del sistema programmabile)

64 SCELTA DI UN SISTEMA DI ACQUISIZIONE DATI tipo e numero di segnali tipo di applicazione (laboratorio, impianto industriale, veicolo in esercizio, ecc.) esigenze di interfacciamento con altri sistemi di calcolo, controllo ecc.

65 PARAMETRI CARATTERISTICI DI UN SISTEMA DI ACQUISIZIONE DATI DIGITALE risoluzione (numero di bit degli A/D) numero di canali frequenza di campionamento per ogni canale profondità di memoria per ogni canale bus di collegamento con l elaboratore

66 ALCUNI TIPICI SISTEMI DI ACQUISIZIONE DATI DIGITALI Sistema digitale autonomo ( data logger, transient recorder ecc.) Scheda acquisizione dati per PC (spesso A/D e D/A) Oscilloscopio digitale

67 PRINCIPALI COMPONENTI DI UN SISTEMA ACQUISIZIONE DATI DIGITALE C = elementi di condizionamento del segnale (amplificatori, filtro anti-aliasing e altri eventuali elementi, linearizzatori ecc.) S/H = circuito sample & hold A/D = convertitore A/D G(t) T C=A+F S/H A/D

68 bus di comunicazione con calcolatore memoria se sistema multicanale multiplexer analogico (AMUX) o digitale (DMUX) G(t) T C=A+F S/H A/D

69 CONFIGURAZIONE DEI SISTEMI DI ACQUISIZIONE DIGITALI

70 a) SCHEMA per MISURE STATICHE: N canali campionati in sequenza T 1 C 1 A M U X A/D } n bits T N C N LOGICA DI CONTROLLO

71 Preciso (usa convertitore ad integrazione) L AMUX permette uso di un solo A/D Dati non contemporanei (non c è S/H) Solo misure statiche (non c è S/H) Lento (usa convertitore ad integrazione ed AMUX)

72 b) SCHEMA per MISURE DINAMICHE: N canali campionati in sequenza; il S/H permette la conversione A/D con ingresso tempovariante T 1 C 1 A M U X S/H A/D } n bits T N C N LOGICA DI CONTROLLO

73 c) SCHEMA per MISURE DINAMICHE SIMULTANEE: N canali campionati simultaneamente T 1 C 1 S/H T N C N S/H A M U X A/D } n bits LOGICA DI CONTROLLO

74 d) SCHEMA per MISURE DINAMICHE ad ALTA FREQUENZA DI CAMPIONAMENTO: N canali campionati simultaneamente da N A/D Multiplexaggio digitale T 1 T N C 1 C N S/H S/H A/D A/D M U X D I G I T A L E } computer bus

75 COLLEGAMENTO TRA SISTEMA DI ACQUISIZIONE E CALCOLATORE In genere il sistema di acquisizione dati A/D viene gestito come una unità periferica dall elaboratore Concetto di comunicazione seriale: A B Parola = N bit Esistono standard: RS-232, RS-422 più diffusi

76 COLLEGAMENTO TRA SISTEMA DI ACUISIZIONE E CALCOLATORE In genere il sistema di acquisizione dati A/D viene gestito come una unità periferica dall elaboratore Concetto di comunicazione parallelo: standard IEEE-488 Parola N bit A B