ELETTRONICA APPLICATA E MISURE

Transcript

1 Ingegneria dell Informazione ELETTRONICA APPLICATA E MISURE Dante DEL CORSO De3 ESERCIZI PARTI B e D» Esempi di esercizi da scritti di esame AA /12/ ElapDe DDC Page DDC 1

2 De3: Esercizi su Q/T e DAC/ADC Be2.5: De2.5 Esempio 1 da prova scritta Esempio 2 da prova scritta 01/12/ ElapDe DDC Page DDC 2

3 Esercizio Be2.5: Esempio da scritto Scritto 5/9/13 Esercizio B.1 (4 punti max) a. Tracciare lo schema di un generatore di onda quadra e triangolare che utilizza due amplificatori operazionali, alimentati con singola tensione di + 10V. b. L'uscita a onda quadra viene utilizzata come segnale di Clock per circuiti logici CMOS con alimentazione 5 V. Tracciare lo schema di un circuito di interfaccia tra generatore di onda quadra e circuiti logici che porti il Clock ai valori corretti. c. Indicare come modificare lo schema base per mantenere costante la frequenza in caso di piccole variazioni della tensione di alimentazione. d. Modificare il circuito in modo da poter variare il duty cycle agendo su un potenziometro, mantenendo costante la frequenza del segnale generato. 01/12/ ElapDe DDC Page DDC 3

4 Esercizio Be2.5-a: domanda a a. Tracciare lo schema di un generatore di onda quadra e triangolare che utilizza due amplificatori operazionali, alimentati con singola tensione di + 10V. Occorre ricavare una tensione di riferimento Vr = 5V (tensione di alimentazione Val/2). Questa tensione sostituisce la massa presente nel circuito a doppia alimentazione. 01/12/ ElapDe DDC Page DDC 4

5 Esercizio Be2.5-b: domanda b b. L'uscita a onda quadra viene utilizzata come segnale di Clock per circuiti logici CMOS con alimentazione 5 V. Tracciare lo schema di un circuito di interfaccia tra generatore di onda quadra e circuiti logici che porti il Clock ai valori corretti. Un circuito CMOS richiede tensioni prossime a GND per lo 0 e prossime all alimentazione per l 1. Il livello basso (0) è compatibile; il livello alto (1) deve essere portato da 10 V a 5 V. Ci sono diverse possibilità: Partitore resistivo: occorre dimezzare la tensione, quindi due resistenze uguali. Questa è la soluzione più semplice. Zener da 4-5V: gruppo R-Zener tra uscita a onda quadra e massa. Clamp a diodo verso 5V: resistenza (per limitazione della corrente) tra uscita del comparatore e ingresso della logica; diodo standard tra ingresso e alimentazione del circuito logico (impedisce che la tensione di ingresso cresca oltre l alimentazione). 01/12/ ElapDe DDC Page DDC 5

6 Esercizio Be2.5-c: domanda c c. Indicare come modificare lo schema base per mantenere costante la frequenza in caso di piccole variazioni della tensione di alimentazione. Occorre rendere le soglie del comparatore e la corrente di carica dell integratore indipendenti dalla tensione di alimentazione. Si possono inserire circuiti di regolazione con diodo Zener all uscita del comparatore, e riportare (sia in reazione positiva che all integratore) la tensione regolata presente ai capi dello Zener. 01/12/ ElapDe DDC Page DDC 6

7 Esercizio Be2.5-d: domanda d d. Modificare il circuito in modo da poter variare il duty cycle agendo su un potenziometro, mantenendo costante la frequenza del segnale generato. Bisogna separare i percorsi di carica e scarica del condensatore con due diodi. I due semiperiodi sono proporzionali alle resistenze in ciascun ramo. Per mantenere costante il periodo complessivo si possono realizzare le due resistenze con un potenziometro; la resistenza totale è fissa (e determina il periodo), quelle di carica e scarica sono variabili (per avere la variazione di duty cycle). 01/12/ ElapDe DDC Page DDC 7

8 Eserc. De2.5: Esempio di scritto Un sistema di acquisizione A/D a 4 canali ha: Vimax = 500mV, Vidc = 0, fmax = 100 KHz. L ADC ha una dinamica di ingresso da +5 a -5 V. a. Tracciare lo schema a blocchi del sistema. Indicare le specifiche dei singoli blocchi e il numero di bit richiesto per ottenere una precisione globale almeno dello 0,1%. b. Tracciare lo schema a blocchi di un convertitore A/D ad approssimazioni successive, e indicare la cadenza di clock richiesta per operare in questo sistema. c. Tracciare uno schema di massima (almeno per 3 bit) del convertitore D/A presente nell A/D del punto b), utilizzando una configurazione con rete a scala e deviatori di corrente; indicare i vincoli sulla Ron degli interruttori nel caso di rete a scala con R = 20 kω. 01/12/ ElapDe DDC Page DDC 8

9 Esercizio De2.5-a: domanda a a) Tracciare lo schema a blocchi del sistema. Indicare le specifiche dei singoli blocchi e il num. di bit richiesto per una precisione globale >= 0,1%. Guadagno richiesto per l amplificatore: Av = 5V/500mVp = 10 Assegnando metà dell errore totale all errore di quantizzazione: Eq = 0,005% =1/2000 < 1/2^N; N = 11 (per N=10, Eq =+-1/2k). Cadenza di campionamento Fsmin = Banda x 2 = 200 ks/s; con Fs = 300ks/s (un canale), per 4 canali Fs = 300k x 4 = 1,2 Ms/s Tacq + Tconv 1/1,2M = 833 ns (400 ns Tacq ns Tconv). Il numero di poli P del filtro è legato alla cadenza di campionamento e all errore di aliasing Ea. Per Ea = 0,05%, Fs=300 ks/s, alias a 200 khz: attenuazione minima 1/0,0005 = 2000 (66 db) da 100 a 200 khz (1 ottava). Un polo attenua 6 db/ottava; servono: P = 66/6 = 11 poli. 01/12/ ElapDe DDC Page DDC 9

10 Esercizio De2.5-b: domanda b b) Tracciare lo schema a blocchi di un convertitore A/D ad approssimazioni successive, e indicare la cadenza di clock richiesta per operare in questo sistema. Per operare a 1,2 Ms/s mantenendo la scelta del punto a) (Tconv = 400 ns) la cadenza di clock minima è: Fck = (1/400ns) x 11 = = 27,5 MHz È anche possibile usare configurazioni a residui multibit (più complesse), con cadenza di clock più bassa. Schema a blocchi nel lucido D /12/ ElapDe DDC Page DDC 10

11 Esercizio De2.5-c: domanda c c) Tracciare uno schema di massima (almeno per 3 bit) del convertitore D/A presente nell A/D del punto b), utilizzando una configurazione con rete a scala e deviatori di corrente; indicare i vincoli sulla Ron degli interruttori nel caso di rete a scala con R = 20 kohm. Rete a scala con deviatori di corrente (4 bit) da lucido D2-42. Assegnando metà dell errore totale (0,05 % /2) alla Ron dell interruttore sul ramo MSB, si ottiene la condizione: Ron < (0,05 % /2) 2R = 0,05 % R: Ron < R 0,05/100 = 0,05 x 200 = 10 Ω Il circuito deve includere un AO per trasformare la corrente in tensione (non indicato nello schema) 01/12/ ElapDe DDC Page DDC 11