Cosa abbiamo fatto. Dove stiamo andando.. Perché: per poter capire cosa deve offrire al programmatore il processore come istruzioni

Transcript

1 Un qadro della sitazione Lezione Il Processore: Unità di Elaborazione () Vittorio Scarano rchitettra Corso di Larea in Informatica Università degli Stdi di Salerno rchitettra (-). Vi.ttorio Scarano Inpt/Otpt emoria Principale Sistema di Interconnessione Registri Central Processing Unit Unità ritmetico Logica Interconnessione interna alla CPU Unità di Controllo Cosa abbiamo fatto Il Set di Istrzioni Dove stiamo andando.. progettazione del processore Perché: per poter capire cosa deve offrire al programmatore il processore come istrzioni Dove siamo nel corso rchitettra (-). Vi.ttorio Scarano Progettazione: nità di elaborazione Codifica della informazione Logica Digitale Unità ritmetico Logica () emoria Il set delle istrzioni Processore: nità di elaborazione Processore: nità di lo Processore: pipeline Valtazione delle prestazioni rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio

2 La nità di elaborazione mlti-ciclo I segnali di lo a bit rchitettra (-). Vi.ttorio Scarano emory emdata [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [5 ] [5 ] Sorce Reg 6 etend [5 ] 6 8 [-8] reslt Jmp address [-] Ot 5 rchitettra (-). Vi.ttorio Scarano Segnale Reg em em emtoreg IR Cond Effetto qando vale Registro destinazione = rt Nessno Il primo oper. di è Nessno Nessno Il valore in Data viene da Ot L indirizzo proviene da Nessno Nessno Nessno Effetto qando vale Registro destinazione = rd Nel registro indicato sll ingresso Register viene scritto il valore Data Il primo oper. di è registro Lettra della locazione indicata dall Indirizzo Scrittra della locazione indicata dall Indirizzo Il valore in Data viene da DR L indirizzo proviene da Ot Uscita memoria scritta in IR Scrittra in : provenienza da Sorce Scrittra in se di è 6 I segnali di lo a bit rchitettra (-). Vi.ttorio Scarano Segnale Sorce Val La l calcola na somma La l calcola na sottrazione erazione determinata dal campo fnct Il secondo ingresso della : proviene dal registro : è la costante Effetto : il valore dei 6 bit meno sign. di IR, estesi a bit : il valore dei 6 bit meno sign. di IR, estesi a bit, shiftati a sinistra di bit In viene scritta l scita della (+) In viene scritto Ot (indirizzo della EQ) In viene scritto indirizzo del salto incondizionato (6 bit meno significativi, scalati a sinistra di bit e concatenato con i bit più significativi di rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio 7 8

3 Eseczione di na istrzione in più cicli Cosa accade alla fine di ciascn ciclo L obiettivo: Ttti i valori che sono richiesti nel passo sccessivo rchitettra (-). Vi.ttorio Scarano decomporre le istrzioni in modo da bilanciare il carico di lavoro in ogni ciclo Sddividiamo le istrzioni in na serie di passi ogni passo coincide con n ciclo di clock in modo che ogni passo contenga, al più na operazione con la n accesso al banco dei registri n accesso alla memoria In qesta maniera il ciclo di clock sarà pari alla più lenta di qeste tre operazioni rchitettra (-). Vi.ttorio Scarano sono memorizzati in qalche componente d esempio: il program conter () il banco dei registri la memoria no dei registri addizionali,, DR oppre Ot IR (dotato di segnale di lo per la scrittra) che è l nico dei registri addizionali che contiene lo stesso dato per ttti i passi di eseczione di na istrzione 9 La scrittra nei registri I passi di eseczione di na istrzione Distingiamo tra Una prima presentazione rchitettra (-). Vi.ttorio Scarano la scrittra in n registro (,, etc.) la scrittra nel banco dei registri che necessita di n ciclo di clock aggintivo Infatti, il banco dei registri ha na logica di lo ed n corrispondente tempo di accesso speriore a qello dei registri singoli qindi per ridrre il ciclo di clock, dobbiamo necessariamente richiedere più cicli di clock per poter completare gli accessi al banco dei registri rchitettra (-). Vi.ttorio Scarano 5 passi: passo di prelievo della istrzione si carica IR e si incrementa il passo di decodifica dell istrzione e caricamento registri si leggono i de registri e si calcola (comnqe!) l indirizzo del salto condizionato passo di eseczione, calcolo indirizzo memoria e salto primo passo realmente dipendente dalla istrzione da esegire passo di accesso alla memoria o completamento istrzione R passo di completamento lettra dalla memoria

4 Come indicare le operazioni compite in n ciclo rchitettra (-). Vi.ttorio Scarano Usiamo na notazione per indicare le operazioni Register Transfer Langage (RTL) Semplice sintassi. lcni esempi: IR = emoria[] trasferimento della locazione di memoria indicizzata dal in IR = + incremento del program conter di IR[5-] indica i 5 bit di IR dal bit 5 al bit Reg[IR[5-]] registro indirizzato dai bit di IR dal 5 al rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio - Passo di prelievo della istrzione (a) - Passo di prelievo della istrzione (b) rchitettra (-). Vi.ttorio Scarano Obiettivo: caricare la istrzione ed incrementare il program conter Passo comne a ttte le istrzioni non facciamo alcna differenza non potremmo, non avendo ancora letto la istrzione! Le operazioni esegite: IR = emoria[] = + 5 rchitettra (-). Vi.ttorio Scarano La implementazione di qesto passo richiede: Per la lettra della istrzione: em = lettra della memoria IR = scrittra del registro di istrzione (IR) = per selezionare il come sorgente dell indirizzo Per l incremento di : = per inviare il alla come primo operando = per inviare alla come secondo operando = per fare effettare na somma alla = e Sorce = per memorizzare l indirizzo calcolato dalla (+) nel 6

5 Il primo passo rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [-6] [5 ] [5 ] Sorce Reg 6 etend 6 8 [-8] reslt Jmp address [-] Ot rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio [5 ] Passo di decodifica e caricamento registri (a) - Passo di decodifica e caricamento registri (b) rchitettra (-). Vi.ttorio Scarano Obiettivo: leggere i registri calcolare l indirizzo del salto condizionato Cosa? a non sappiamo ancora che istrzione è! si, ma non è dannoso leggere i registri e comnqe calcolare il salto il calcolo pò servire dopo e se non serve non si sa Passo comne a ttte le istrzioni Le operazioni esegite: rchitettra (-). Vi.ttorio Scarano La implementazione di qesto passo richiede: Per la lettra dei registri: basta fornire gli indirizzi il banco dei registri deve venire letto ad ogni ciclo e qindi i valori di e vengono riscritti ad ogni ciclo di clock Per il calcolo del salto condizionato: = per inviare il alla come primo operando = per inviare alla come secondo operando il campo offset, esteso e scalato = Reg [IR[5-]] ]] = Reg [IR[-6]] Ot = + (sign( sign-etend(ir[5-]) << ) 9

6 Il secondo passo rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] IR[5-] Sorce Reg 6 etend rs rt offset 6 8 [-8] reslt Jmp address [-] Ot ind.salto rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio [5 ] - Passo di eseczione, calcolo indirizzo o salto (a) Il terzo passo (istrzioni di accesso a memoria) rchitettra (-). Vi.ttorio Scarano Primo passo in ci le operazioni compite dipendono dalla istrzione descriviamo le operazioni per ognna delle istrzioni Nel caso di istrzione di accesso alla memoria serve calcolare l indirizzo della memoria (lw $8, ($9)) Ot = + sign-etend etend(ir[5-]) Segnali di lo = per inviare il registro alla come primo operando = per inviare il risltato della estens. in segno alla come secondo operando = per effettare la somma rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Sorce Otpts em em Control Reg emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] IR[5-] 6 etend [5 ] ind.base rs 6 8 [-8] reslt Jmp address [-] Ot ind.mem

7 - Passo di eseczione,, calcolo indirizzo o salto (b) rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio rchitettra (-). Vi.ttorio Scarano Nel caso di istrzione logico-aritmetica (tipo-r) serve esegire la operazione richiesta Ot = op Segnali di lo = per inviare il registro alla come primo operando = per inviare il registro alla come secondo operando = per effettare la operazione indicata a partire dai bit nel campo fnct della istrzione 5 6 Il terzo passo (istrzioni di tipo R) rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] IR[5-] Sorce Reg 6 etend rs rt 6 8 [-8] reslt Jmp address [-] Ot risltato rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio [5 ] IR[5-] 7 8

8 - Passo di eseczione, calcolo indirizzo o salto (c) Il terzo passo (istrzione di salto condizionato) rchitettra (-). Vi.ttorio Scarano Nel caso di salto condizionato si deve determinare la gaglianza dei registri if ( == ) = Ot Segnali di lo = per inviare il registro alla come primo operando = per inviare il registro alla come secondo operando = per effettare la sottrazione per lare la gaglianza Cond = per aggiornare il se la scita della è Sorce = il valore scritto nel viene da Ot (indirizzo di salto calcolato al passo precedente) (N..: il viene scritto de volte, prima come + ed eventalmente con il valore del salto) 9 rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] Sorce Reg 6 etend [5 ] rs rt 6 8 [-8] reslt Jmp address [-] Ot ind.salto calcolato al passo - Passo di eseczione, calcolo indirizzo o salto (d) rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio rchitettra (-). Vi.ttorio Scarano Nel caso di salto incondizionato si deve assegnare il con il valore nella istrzione = [ [-8] (IR[5-]<<) Segnali di lo Sorce = il valore scritto nel viene dalla nità di estensione in segno, integrata con i bit più significativi di N..: anche in qesto caso il viene scritto de volte, prima come + e poi con il valore dell indirizzo del salto incondizionato = per scrivere il valore nel

9 Il terzo passo (istrzione di salto incondizionato) rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] Sorce Reg 6 etend IR[5-] rs rt 6 8 [-8] reslt Jmp address [-] Ot rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio [5 ] - Passo di accesso memoria o completamento R (a) Il qarto passo (istrzioni di accesso a memoria) rchitettra (-). Vi.ttorio Scarano Load o store accedono alla memoria (in DR) in caso di load la scrittra in registro viene al prossimo passo emoria[ot Ot] ] = // per la store DR = emoria (Ot( Ot) ) // per la load Segnali di lo (indirizzo calcolato al passo precedente) DR viene comnqe scritto ad ogni ciclo nessn segnale di lo necessario Store: (valore da memorizzare in ) em = = per sare come indirizzo di memoria qello proveniente dalla Load: em = = per sare come indirizzo di memoria qello proveniente dalla 5 rchitettra (-). Vi.ttorio Scarano emory emdata rt istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Sorce Otpts em em Control Reg emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] 6 etend [5 ] rt 6 8 [-8] reslt Jmp address [-] Ot ind.mem calcolato al passo Store 6

10 Il qarto passo (istrzioni di accesso a memoria) rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory dato Cond Otpts em em Control emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] Sorce Reg 6 etend 6 8 [-8] reslt Jmp address [-] Ot ind.mem calcolato al passo rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio [5 ] Load Passo di accesso memoria o completamento R (a) Il qarto passo (istrzioni di tipo R) Si deve scrivere il valore calcolato nel registro dest. Cond Sorce rchitettra (-). Vi.ttorio Scarano Reg[IR[5 [IR[5-]] ]] = Ot Il contento di Ot (calcolato nel passo precedente) va scritto nel registro destinazione (rd) I segnali di lo = per sare i bit 5- come registro destinazione Reg= per scrivere nel registro emtoreg= per scrivere il dato proveniente dalla anziché i dati dalla memoria rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory em em emtoreg IR [5 ] Otpts Control [5 ] IR[5-] ] IR[-6] [5 ] Reg 6 etend rs rt 6 8 [-8] reslt Jmp address [-] Ot risltato [5 ] 9

11 5 - Passo di completamento lettra da memoria (a) rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio rchitettra (-). Vi.ttorio Scarano Si completa la lettra dalla memoria (lw) il registro DR conteneva il valore da caricare nel registro Reg[IR[ [IR[-6]] = DR Segnali di lo = per sare i bit -6 come registro destinazione Reg= per scrivere nel registro emtoreg= per scrivere il dato proveniente dalla memoria anziché il dato dalla Il qinto passo (istrzioni di accesso a memoria) rchitettra (-). Vi.ttorio Scarano prelevato al passo emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory dato Cond Otpts em em Control emtoreg IR [5 ] [5 ] IR[5-] ] IR[-6] [5 ] Sorce Reg 6 etend [5 ] 6 8 [-8] reslt Jmp address [-] Ot Load rchitettra (-). Vi.ttorio Scarano La progettazione di na nità di elaborazione a ciclo mltiplo La eseczione di na istrzione in 5 passi. prelievo della istrzione. decodifica istrzione e caricamento i registri. eseczione, calcolo indirizzo o salto. accesso alla memoria o completamento istr. tipo R 5. completamento lettra da memoria Una istrzione di esempio

12 Un programma di esempio Un programma di esempio () rchitettra (-). Vi.ttorio Scarano Programma che carica n dato dalla memoria, lo incrementa e lo rimemorizza Spponiamo che sia memorizzato nelle locazioni di memoria a partire dalla lw $8, ($9) add $8, $8, $8 sw $8, ($9) 8 5 rchitettra (-). Vi.ttorio Scarano $8 $8 $9 CPU 7 emoria lw $8, ($9) add $8, $8, $8 sw $8, ($9) 6 Un programma di esempio () Un programma di esempio () rchitettra (-). Vi.ttorio Scarano $8 $8 $9 CPU 7 + emoria lw $8, ($9) add $8, $8, $8 sw $8, ($9) 7 rchitettra (-). Vi.ttorio Scarano $8 $8 $9 CPU emoria lw $8, ($9) add $8, $8, $8 sw $8, ($9) 8

13 lw $8, Eseczione ($9) di - Passo di prelievo della istrzione (a) rchitettra (-). Vi.ttorio Scarano La rappresentazione di qesta istrzione è: nalizziamo la eseczione di qesta istrzione: 5 passi di eseczione passo di prelievo della istrzione passo di decodifica e caricamento registri passo di eseczione, calcolo ind.memoria e salto passo di accesso memoria o completamento R passo di completamento lettra memoria rchitettra (-). Vi.ttorio Scarano Obiettivo: caricare la istrzione ed incrementare il program conter Passo comne a ttte le istrzioni non facciamo alcna differenza non potremmo, non avendo ancora letto la istrzione! Le operazioni esegite: IR = emoria[] = Passo di prelievo della istrzione (b) Il primo passo di lw $8, ($9) rchitettra (-). Vi.ttorio Scarano La implementazione di qesto passo richiede: Per la lettra della istrzione: em = lettra della memoria IR = scrittra del registro di istrzione (IR) = per selezionare il come sorgente dell indirizzo Per l incremento di : = per inviare il alla come primo operando = per inviare alla come secondo operando = per fare effettare na somma alla = e Sorce = per memorizzare l indirizzo calcolato dalla (+) nel 5 rchitettra (-). Vi.ttorio Scarano [5 ] [-6] [5 ] emory [ 6] emdata [5 ] [5 ] [5 ] iistrzione emory Cond Sorce Otpts em em Control Reg emtoreg IR [5 ] 6 etend [5 ] 6 8 [-8] reslt Jmp address [-] Ot 5

14 - Passo di decodifica e caricamento registri (a) - Passo di decodifica e caricamento registri (b) rchitettra (-). Vi.ttorio Scarano Obiettivo: leggere i registri calcolare l indirizzo del salto condizionato Cosa? a non sappiamo ancora che istrzione è! si, ma non è dannoso leggere i registri e comnqe calcolare il salto il calcolo pò servire dopo e se non serve non si sa Passo comne a ttte le istrzioni Le operazioni esegite: rchitettra (-). Vi.ttorio Scarano La implementazione di qesto passo richiede: Per la lettra dei registri: basta fornire gli indirizzi il banco dei registri deve venire letto ad ogni ciclo e qindi i valori di e vengono riscritti ad ogni ciclo di clock Per il calcolo del salto condizionato: = per inviare il alla come primo operando = per inviare alla come secondo operando il campo offset, esteso e scalato = Reg [IR[5-]] ]] = Reg [IR[-6]] Ot = + (sign( sign-etend(ir[5-]) << ) 5 5 Il secondo passo di lw $8, ($9) - Passo di eseczione, calcolo indirizzo o salto (a) rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [5 ] (9 ) (8 ) [5 ] Sorce 6 Reg etend [5 ] 6 8 [-8] reslt Jmp address [-] Ot 6 anco registri $8 $8 $9 55 rchitettra (-). Vi.ttorio Scarano Primo passo in ci le operazioni compite dipendono dalla istrzione descriviamo le operazioni per ognna delle istrzioni Nel caso di istrzione di accesso alla memoria serve calcolare l indirizzo della memoria (lw $8, ($9)) Ot = + sign-etend etend(ir[5-]) Segnali di lo = per inviare il registro alla come primo operando = per inviare il risltato della estens. in segno alla come secondo operando = per effettare la somma 56

15 Il terzo passo di lw $8, ($9) - Passo di accesso memoria o completamento R (a) rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory Cond Otpts em em Control emtoreg IR [5 ] [5 ] (9 ) (8 ) [5 ] Sorce 6 Reg etend [5 ] 6 8 [-8] reslt Jmp address [-] Ot 6 anco registri $8 $8 $9 57 rchitettra (-). Vi.ttorio Scarano Load o store accedono alla memoria (in DR) in caso di load la scrittra in registro viene al prossimo passo emoria[ot Ot] ] = // per la store DR = emoria (Ot( Ot) ) // per la load Segnali di lo (indirizzo calcolato al passo precedente) DR viene comnqe scritto ad ogni ciclo nessn segnale di lo necessario Store: (valore da memorizzare in ) em= = per sare come indirizzo di memoria qello proveniente dalla Load: em = = per sare come indirizzo di memoria qello proveniente dalla 58 Il qarto passo di lw $8, ($9) 5 - Passo di completamento lettra da memoria (a) rchitettra (-). Vi.ttorio Scarano emory emdata 7 8 istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory 7 Cond Otpts em em Control emtoreg IR [5 ] [5 ] (9 ) (8 ) [5 ] Sorce 6 Reg etend 6 8 [-8] reslt Jmp address [-] Ot anco registri $8 rchitettra (-). Vi.ttorio Scarano Si completa la lettra dalla memoria (lw) il registro DR conteneva il valore da caricare nel registro Reg[IR[ [IR[-6]] = DR Segnali di lo = per sare i bit -6 come registro destinazione Reg= per scrivere nel registro emtoreg= per scrivere il dato proveniente dalla memoria anziché il dato dalla [5 ] $8 $9 59 6

16 Il qinto passo di lw $8, ($9) Schema riassntivo dei passi Cond Sorce rchitettra (-). Vi.ttorio Scarano emory emdata istrzione [-6] [5 ] [ 6] [5 ] [5 ] emory 7 em em emtoreg IR [5 ] Otpts Control [5 ] (9 ) (8 ) [5 ] 6 8 Reg 7 etend [5 ] 6 8 [-8] reslt Jmp address [-] Ot anco registri $8 $8 7 rchitettra (-). Vi.ttorio Scarano Nome del passo Istrzioni di tipo R zione intrapresa ccesso emoria Salti condizionati Salti incondizionati Prelievo Decodifica IR= emoria[] =+ = Reg[IR[5-]] =Reg[IR{-6]] Ot = +(sign-etend(ir[5-])<< Eseczione, Ot= op Ot = + -etend(ir[5- if (==) then =[-8] calcolo ind., salti ]) =Ot (IR[5-]<<) ccesso em compl. R Reg[IR[5- ]]=Ot Load: DR=emoria[Ot] Store: emoria[ot]= Compl. lettra da memoria Load: Reg[IR[-6]]=DR $9 6 6