Architetture dei Calcolatori (Lettere. Organizzazione di un Calcolatore. Processore. Il Processore. Livello 1: Macchina Firmware Microarchitettura
|
|
- Rosangela Bertini
- 5 anni fa
- Visualizzazioni
Transcript
1 Architettra a Livelli: Livelli e Architettre dei Calcolatori (Lettere A-I) Il Processore Ing.. Francesco Lo Presti Livello : Livello del Lingaggio acchina (ISA) acchina nda come appare al programmatore di sistema. Le istrzioni del so lingaggio sono interpretate ed esegite dai microprogrammi del processore odli: Programmi L: Lingaggio macchina R: Registri, spazio di memoria Livello : acchina Firmware icroarchitettra Interpreta ed esege le istrzioni del lingaggio macchina direttamente realizzato con i componenti della macchina hardware odli - nita di laborazione: : CP, emoria, nita di I/O L: Lingaggio di icroprogrammazione R: Reti combinatorie e seqenziali CP CP Organizzazione di n Calcolatore Processore - Central Processing nit (CP) Processore nità di controllo nità di elaborazione dati Bs dati indirizzi controllo emoria ispositivi di I/O Interfaccia di I/O ispositivi di I/O Interfaccia di I/O CP Provvede all eseczione delle istrzioni macchina Ciclo di seczione. Prelievo Istrzione dalla emoria. ecodifica Istrzione. seczione Istrzione Processore e e composto da de sottosistemi:. nità di Controllo (Control) Parte di Controllo Controlla il seqenziamento e l eseczione l delle istrzioni generando i segnali di controllo. nita di laborazione ati (path) Parte Operativa sege le istrzioni sege operazioni logico aritmetiche si dati Banco di Registri (Register( File) emoria interna CP Program Conter () Indirizzo Prossima Istrzione Register (IR) Codice Istrzione da esegire CP
2 Processore - Central Processing nit (CP) Passi di Progetto Implementazione set ridotto del IPS Istrzioni di accesso alla memoria: lw e sw Istrzioni logico-aritmetiche: add,, sb, and, or e slt Istrzioni di branch: beq Istrzioni di jmp: : j Generica Implementazione di n Istrzione Ciclo di seczione. Prelievo Istrzione dalla emoria. ecodifica Istrzione. seczione Istrzione ipende dal tipo di Istrzione CP. Analizzare il set di Istrzioni: Reqisiti del apapath Analizzare la semantica di ogni istrzione spressa intermini di trasferimenti e operazioni tra registri Il path deve incldere il banco dei registri ( file) Sono necessari altri registri,, non visibili a livello ISA, e.g., Il path deve fornire i cammini per permettere ttti i trasferimenti tra registri necessari,, e gli accessi in memoria Inclderemo la memoria nel progetto (per semplicita ). Selezionare i Componenti del path. Assemblare il path secondo i reqisiti aggingendo i segnali di controllo. Analizzare l implementazione di ogni istrzione per determinare qali segnali di controllo devo essere asseriti o meno per permetterne l eseczione. Realizzare la Parte di Controllo (Control)) in accordo a qanto stabilito al pnto CP Semantica Istrzioni e RL Implementazione del set ridotto RL (Register-rasnfer Langage): Lingaggio per esprimere i trasferimenti tra registri (e memoria), Permette di definire la semantica di ogni istrzione [] contento della memoria indirizzo R[y] contento registro y s: add rd, rs, rt R[rd]= ]=R[rs]+R[rt],], =+; s:load rt, offset(rs) R[rt]= ]=[R[rs]+sign_et(offset)], =+; s: beq rs, rt,, If(R[rs]== ]==R[rt]) then =++sign_et()<<; else =+; tte richiedono come passo preliminare il prelievo dell istrzione dalle memoria (fetch) Istrzione=[] CP 7 I primi de passi da implementare sono comni a ttte le istrzioni,indipendentemente dalla classe di istrzione: Inviare l scita l del Program Conter () alla memoria che contiene il programma e caricare l istrzione l ( (fetch)) ed aggiornare ecodifica dell Istrzione (e lettra registri) La fase di eseczione (eecte( eecte) ) dipende dall istrzione Sono comnqe raggrppabili per classi di istrzioni opo aver letto i registri, ttte le istrzioni sano l l (eccetto j) Le istrzioni di accesso alla memoria per calcolare l indirizzol Le istrzioni logico-aritmetiche per effettare l operazionel L istrzione beq per verificare l gaglianza l fra registri Poi il comportamento delle istrzioni si differenzia Istrzioni di accesso alla memoria evono accedere alla memoria per leggere/scrivere il dato Istrzioni logico-aritmetiche evono accedere ad n registro per scrivere il risltato Istrzioni di branch e jmp evono modificare il Program Conter Vantaggio della semplicità nella progettazione Pochi formati di istrzione facilitano l implementazione l dell nit nità di elaborazione CP 8
3 I cinqe passi delle istrzioni na visione astratta I cinqe passi delle istrzioni da effettare Fetch (caricamento) dell istrzione dalla memoria ecode dell istrzione e fetch dei registri ecodifica dell istrzione e lettra dei registri ecte so della (eseczione dell operazione o calcolo dell indirizzo) emory Access Accesso ad n operando in memoria -back Scrittra del risltato in n registro Register # ress Register # Register # : write-back ress : fetch : decode e fetch : eecte : mem. CP 9 CP Progettazione dell nit nità di elaborazioni dati e prestazioni Le prestazioni di n calcolatore sono determinate da: mero di istrzioni CPI Cont (IC) rata del ciclo di clock ( CLOCK ) Cicli di clock per istrzione Clock cycle Per (CPI) IC La progettazione del processore (nità di elaborazione e nità di controllo) determina rata del ciclo di clock Cicli di clock per istrzione (CPI) CLOCK CP Implementazione del Processore: Approcci Singolo Ciclo seczione di ogni istrzione richiede ciclo di clock Il ciclo di clock deve essere abbastanza lngo da permettere il completamento dell istrzione pi lenta Svantaggio: velocita limitata dall istrzione pi lenta spportata, alcne risorse devono essere replicate lti-ciclo Sddividere l eseczione in pi passi segire n passo per ciclo Vantaggio: ogni istrzione richiede il solo nmero di cicli (tempo) richiesto clock (Singolo Ciclo)> clock (ltiplo Ciclo) Pipelined Sddividere l eseczione in pi passi segire n passo per ciclo Processare pi istrzioni in parallelo laborazione in contemporanea di step diversi di istrzioni consective (linea( di assemblaggio) CP
4 Implementazione Singolo Ciclo Prima implementazione impiega in singolo ciclo di clock per ogni istrzione Ogni istrzione inizia sl fronte attivo di n ciclo di clock e termina sl fronte attivo del ciclo di clock sccessivo Approccio non pratico e inefficiente rispetto ad na implementazione mlticiclo Ogni istrzione richiede esattamente tanto tempo qanto il tempo di eseczone dell istrzione pi lenta ell implementazioni mlticiclo qesto problema si evita permettendo alle istrzioni pi veloci di essere esegite in n nmero inferiore di cicli ttavia e semplice e tile da n pnto di vista didattico I Blocchi della Progettazione. Fase di Fetch Accedere all istrzioni in memoria ed aggiornare. ecode, Accesso ai registri ed eseczione istrzioni formato R Istrzioni logico-aritmetiche. ecode, Accesso ai registri ed operazioni di accesso alla memoria Istrzioni load/store. ecode, Accesso ai registri per i branch Istrzione beq ota: Implementeremo il jmp solo alla fine della trattazione CP CP path: : Fetch Istrzione e aggiornamento path: : Fetch Istrzione e aggiornamento = [] = + = [] = + a. b. Program conter Sm c. er R emory CP CP
5 path: Istrzioni formato R path: Istrzioni formato R add rd, rs, rt R[rd] =R[rs] + R[rt]; op rs rt rd shamt fnct add rd, rs, rt R[rd] =R[rs] + R[rt]; Register nmbers control reslt operation reslt R R W a. b. CP 7 CP 8 path: Istrzioni Load/Store path: Istrzione Load lw rt, offset(rs) Register nmbers ress a. b. em em a. nit Sign etend control reslt b. Sign-etension nit R[rt] =[R[rs] + sign_et(offset)]; Sign etend operation reslt ress em em op rs rt offset/immediate R R W lw rt, offset(rs) R[rt] =[R[rs] + sign_et(offset)]; em R emory em CP 9 CP
6 path: Istrzione Store path: Istrzione di Salto op rs rt offset/immediate R R W sw rt, offset(rs) [R[rs] + sign_etend(offset)]=r[rt] em R emory em beq rs, rt, offset if (R[rs] == R[rt]) then = + + sign_et(offset)<< + from instrction path Sign etend Shift left Sm operation Branch target o branch control logic CP CP path: Istrzione di Salto beq Composizione dei blocchi niamo il blocco relativo alle istrzioni di accesso alla memoria con qello per le istrzioni di tipo R op rs rt offset/immediate R R W + from instrction path << beq rs, rt, offset if (R[rs] == R[rt]) then = + + sign_et(offset)<< CP ltipleer per scegliere se il secondo operando è n indirizzo (tipo I) oppre il dato in n registro (tipo R) ltipleer per scegliere se ai registri va il dato dalla memoria (tipo I) oppre il risltato dell operazione (tipo R) CP
7 path: Istrzioni formato R path: Istrzione Load R R W add rd,rs,rt R R W lw rt,offset(rs) Src em R emory em emtoreg Src em R emory em emtoreg CP CP path: Istrzione Store Composizione dei blocchi Aggingere il blocco che esege il fetch R R W Src sw rt,offset(rs) em R emory em emtoreg e er Separati perche entrambi devono Poter essere sati nello stesso ciclo Src operation reslt ress em emtoreg CP 7 emoria Istrzioni e dati Separate per Poter leggere e scrivere nello stesso ciclo Sign etend em CP 8
8 Composizione dei blocchi Aggingiamo il blocco per il beq ltipleer per scegliere indirizzo della prossima istrzione path: add Src Sign etend Shift left Src reslt operation reslt ress em er addizionale em emtoreg R emory add rd, rs, rt R R W << Src Src em R emory em emtoreg CP 9 CP path: lw path: sw R emory lw rt,offset(rs) R R W << Src Src em R emory em emtoreg R emory sw rt,offset(rs) R R W << Src Src em R emory em emtoreg CP CP
9 path: beq Controllo R emory beq r,r,offset R R W << Src Src em R emory em emtoreg CP L nita di Controllo deve generare: I segnali di controllo dell I segnali di controllo dei vari mltipleer Opcode I segnali di abilitazione alla scrittra/lettra dei diversi elementi di memoria Basandosi s I segnali in ingresso all nita nita di Controllo Fnct I bit del campo opcode (e fnct nel caso del formato R) dell istrzione Istrzione di tipo R Istrzione di load o store Istrzione beq Controllo rs rt rd shamt fnct bit bit bit bit bit bit o rs rt bit bit bit bit rs rt bit bit bit bit / emorie Controllo Controllo CP Sddivisione in ain Control e Control Controllo dell Per semplicare la progettazione/circito Bit di fnct (formato R) servono solo per il controllo dell Opcode Fnct Specificano l operazione da esegire: add,sb,and,or, o slt Op serve per specificare il tipo di istrzione lw/sw beq o formato R) Controllo / emorie Controllo Controllo Opcode ed Op load/store Op= beq Op= Formato R Op= Opcode Controllo / emorie Controllo Op Fnct Control Controllo CP Istrzioni ed Operazioni Richieste Load/store Op= somma beq Op= sottrazione Formato R Op= spec. dal campo fnct Linee di controllo Ainvert ( bit), Bnegate ( bit) e ( bit) dell = and Op = or = add Controllo = operation = sb = slt = nor Fnct Control Poiche manca nor nel set ristetto ignoriamo Ainvert Il controllo dell richiede solo gli ltimi bit CP
10 Controllo dell () Controllo dell : Implementazione AlOp Fnct Field esired control opcode operation action inpt LW load word add SW store word add Branch eq branch eq sb R-type add add R-type sb sb R-type A and R-type OR or R-type set on less set on less abella di Verita dell Control Op Inpt Fnct field Otpt Op Op F F F F F F Control Op * Controllo Fnct Control CP 7 abella di Verita dell Control Inpt Otpt Op Fnct field Op Op F F F F F F Control * F ( ) F F F F Op Op Op control block CP 8 Progettazione dell nita nita di Controllo path e Controllo I R-type opcode rs rt rd shamt fnct Src Load/store or branch opcode rs rt addres s- Osservazioni sl formato Istrzioni IPS Il codice operativo (campo opcode) ) e e sempre nei bit - I de registri da leggere sono sempre rs (bit -) ) e rt (bit -) Il registro base per load e stroe e sempre il registro rs (bit -) ) L offset a -bit per beq,load e store e e sempre nei bit - Il registro di destinazione e bit - (rt( rt) ) per load bits - (rd) per le istrzioni R Occorre n lteriore mltipleer per indicare qale campo dell istrzione indica il registro destinazione CP 9 [ ] Registro da scrivere viene da rt o da rd [ ] [ ] [ ] Regst [ ] Sign etend [ ] Shift left Src control Op reslt reslt em ress em emtoreg CP
11 I segnali di controllo ad bit path e Controllo II Segnale ffetto qando vale ffetto qando vale Regst Registro destinazione = rt Registro destinazione = rd reslt Src Src em em emtoreg essno Il secondo operando di viene da Scrittra di con + essno essno Il valore in (registri) viene dalla el registro indicato sll ingresso viene scritto il valore Il secondo operando di viene dall estensione di segno Scrittra di con l otpt l del sommatore per il branch Lettra della locazione di memoria indicata da ress Scrittra della locazione di memoria indicata da ress Il valore in (registri) viene dalla memoria dati [ ] [ ] [ ] [ ] [ ] [ ] Control Regst Branch em emtoreg Op em Src [ ] Sign etend Shift left control reslt ress Src CP CP reslt Src non dipende dal solo opcode Src= se l istrzione e beq e = Segnali di Controllo: Istrzioni Formato R Regst Branch Shift left Src em [ ] emtoreg Control Op em Src [ ] path con Controllo II [ ] [ ] [ ] [ ] [ ] Sign etend emto- Reg em em Regst Src Reg Branch Op p R-format lw sw beq CP control reslt Opcode Istrzione e Segnali di Controllo ress R emory immediate/ offset I[:] Control signals shown in ble I rs I[:] rt I[:] R R W rd I[:] Regst Src <<??? Vale depends on fnct Src em R emory em emtoreg CP
12 Segnali di Controllo: Istrzione lw Segnali di Controllo: Istrzione sw R emory immediate/ offset I[:] Control signals shown in ble I rs I[:] rt I[:] R R W rd I[:] Regst Src << Src em R emory em emtoreg R emory immediate/ offset I[:] Control signals shown in ble I rs I[:] rt I[:] R R W rd I[:] Regst Src << Src em R emory em emtoreg CP CP Segnali di Controllo: Istrzione beq Implementazione dell nita nita di Controllo Principale R emory immediate/ offset I[:] Control signals shown in ble I rs I[:] rt I[:] R R W rd I[:] Regst Src << Src if = em R emory em emtoreg Inpts = =Opcode Otpts abella di verita dell nita nita di Controllo Segnale form. lw sw beq R Op Op Op Op Op Op Regst Src emtoreg em em Branch Op OP Inpts Rete Combinatoria realizzabile tramite PLA Op Op Op Op Op Op R-format Iw sw beq Otpts Regst Src emtoreg em em Branch Op OpO CP 7 CP 8
13 iagramma a blocchi della CP (path( e Control) e emoria Controllo a Singolo Ciclo em. Istr. r Istrzione rs,rt,rd,imm <:> <:> Opcode Fnct COROLLO =f(op,fnct) Rsr=Branch Regst Src emtoreg emwr emrd RegWr Inpts Controllo a singolo ciclo efinito da na coppia di tabelle di verita Op Op Op Op Op Op Controllo Principale e Controllo Rete Combinatoria Op Op Op control block Src em. ati r AAPAH Register file R-format Iw sw beq Otpts Regst Src emtoreg em em F ( ) F F F F Branch Op CP 9 OpO CP Controllo a Singolo Ciclo path e Controllo III: Istrzione j Il Controllo della CP a singolo ciclo e na rete combinatoria Il path e na rete seqenziale L otpt dipende dagli ingressi e dai valori dagli elementi di memoria (Registri e ) Il ciclo di clock deve drare abbastanza da stabilizzare le scite di ttte le reti combinatorie prima del fronte di discesa del clock Clock in A con i segnali di controllo di scrittra I Valori in ingresso vengono scritti solo se i segnali sono affermati Ciclo di Clock determinato slla base del percorso pi lngo Jmp opcode [ ] [ ] Shift Jmp [ ] left 8 + [ 8] [ ] [ ] [ ] [ ] Control Regst Jmp Branch em emtoreg Op em Src - - Calcolo dell indirizzo di salto Shift left reslt reslt lteriore mltipleer con Segnale di controllo jmp ress [ ] Sign etend control CP [ ] CP
14 path e Controllo III: Istrzione j Ciclo di Clock dell Implementazione a singolo ciclo L implementazione singolo ciclo e inefficiente na istrzione per ciclo,, CPI=, ma R emory jmpaddr I[:] op I[: Control nit I << Op R R W 8 Control op I[:] fnct I[:] COCA +[-8] Regst Src << Src Jmp Branch em R emory em emtoreg Il tempo di ciclo e determinato dall istrzione pi lnga Qale? CP CP Ciclo di Clock dell Implementazione a singolo ciclo Calcolo del tempo di ciclo assmendo ritardi nlli per mltipleer, nita di controllo, estensione del segno, accesso, shift left, linee) eccetto : emoria Istrzione e ati (ns) ed addizionatori (ns) Accesso al banco dei registri (ns) Instr. R-type load store beq jmp em I Reg Rd Op em W Reg Wr otal 8 7 CP Problemi con l Implementazione a Singolo Ciclo Il tempo di ciclo e determinato dall istrzione pi lnga el nostro caso e load, ma cosa sccederebbe se considerassimo anche istrzioni floating point? Perdita di tempo moltre istrzioni possono essere esegite in n tempo minore Le risorse che devono essere sate pi di na volta nello stesso ciclo devono essere dplicate Spreco di hardware/chip area CP
15 Problemi con l Implementazione a Singolo Ciclo Possibili solzioni. sare n periodo di clock variabile per ogni tipo di istrzione Solzione non pratica. Approccio lticiclo sare n tempo di ciclo pi piccolo a permettere l eseczione di istrzioni diverse sia completata in pi cicli ividendo l eseczione in passi segendo n singolo passo per ciclo CP 7
Architetture dei Calcolatori (Lettere. Organizzazione di un Calcolatore. Processore. Il Processore. Livello 1: Macchina Firmware Microarchitettura
Architettra a Livelli: Livelli e Architettre dei Calcolatori (Lettere A-I) Il Processore Prof. Francesco Lo Presti Livello : Livello del Lingaggio acchina (ISA) acchina nda come appare al programmatore
DettagliAstrazione dell implementazione. Il processore: unità di elaborazione e unità di controllo (2) Il controllo della ALU.
Astrazione dell implementazione Il processore: nità di elaborazione e nità di lo (2) Architettre dei Calcolatori (lettere A-I) Ideal emory ress Net ress Rd Rs Rt 5 5 5 Rw Ra Rb -bit Registers A B als Conditions
DettagliCalcolatori Elettronici
Calcolatori Elettronici CPU a singolo ciclo assimiliano Giacomin Schema del processore (e memoria) Unità di controllo PC emoria indirizzo IR Condizioni SEGNALI DI CONTROLLO dato letto UNITA DI ELABORAZIONE
DettagliIl processore: unità di elaborazione e unità di controllo (3)
Il processore: nità di elaborazione e nità di lo () rchitettre dei Calcolatori (lettere -I) Limitazione del ciclo singolo I tempi di accesso per le diverse istrzioni variano, ad esempio ccesso in memoria:
DettagliCosa abbiamo fatto. Dove stiamo andando.. Perché: per poter capire cosa deve offrire al programmatore il processore come istruzioni
Un qadro della sitazione Lezione Il Processore: Unità di Elaborazione () Vittorio Scarano rchitettra Corso di Larea in Informatica Università degli Stdi di Salerno rchitettra (-). Vi.ttorio Scarano Inpt/Otpt
DettagliCorso di. Realizzazione del Data path Data path a ciclo singolo. Anno Accademico 2006/2007 Francesco Tortorella
Corso di Realizzazione del path path a ciclo singolo Anno Accademico 26/27 Francesco Tortorella (si ringrazia il prof.. De Santo per il materiale presente in qeste slides) Realizzazione del data path.
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliLezione 28 Il processore: unità di controllo (1)
Lezione 8 Il processore: nità di lo () Vittorio Scarano rchitettra Corso di Larea in Informatica Università degli Stdi di Salerno Organizzazione della lezione Definizione della nità di lo rchitettra. Vi.ttorio
DettagliControllo di un processore a singolo ciclo
Controllo di n processore a singolo ciclo NB: schema stilizzato (in particolare, non corrisponde al IPS) Unità di controllo combinatoria controlli comandi ck write read write EORI DTI REGISTRI P C emoria
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 28/29 CPU mlticiclo: Esercizi assimiliano Giacomin De tipologie di esercizi standard Calcolo delle prestazioni nei sistemi a singolo ciclo e mlticiclo (e confronto) Implementazione
DettagliCalcolatori Elettronici
Calcolatori Elettronici CPU a singolo ciclo assimiliano Giacomin Schema del processore (e memoria) Unità di controllo Condizioni SEGNALI DI CONTROLLO PC emoria indirizzo IR dato letto UNITA DI ELABORAZIONE
DettagliUn quadro della situazione. Cosa abbiamo fatto. Lezione 29 La Pipeline. Dove stiamo andando.. Perché: Università degli Studi di Salerno
Un qadro della sitazione Lezione 29 La Pipeline Vittorio Scarano Architettra Corso di Larea in Informatica Università degli Stdi di Salerno Inpt/Otpt emoria Principale Sistema di Interconnessione istri
DettagliCalcolatori Elettronici
Calcolatori Elettronici Tecniche Pipeline: Elementi di base (ESERCIZI) assimiliano Giacomin Esercizio confronto prestazioni pipeline vs. mlticiclo Si consideri la segente combinazione di istrzioni esegite
DettagliProblemi dell implementazione singolo ciclo
Corso di Data path mlticiclo Anno Accademico 26/27 Francesco Tortorella Problemi dell implementazione singolo ciclo Arithmetic & Logical PC Inst emory Reg File m ALU m setp Load PC Inst emory Reg File
DettagliCalcolatori Elettronici B a.a. 2008/2009
Calcolatori Elettronici B a.a. 28/29 RICHIAI DI CALCOLATORI A assimiliano Giacomin Livello architettrale Livello logico Livello circitale Livello del layot IL LIVELLO HARDWARE istrzioni macchina ISA Reti
DettagliL'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliCorso di Architettura (Prof. Scarano) 09/06/2002
Lezione 3 La pipeline Vittorio Scarano rchitettra orso di Larea in Informatica Università degli Stdi di Salerno 2 Organizzazione della lezione La pipeline il concetto alcni problemi (le criticità) e le
DettagliCALCOLATORI ELETTRONICI B 23 giugno 2008
CALCOLATORI ELETTRONICI B 23 gigno 28 NOE: COGNOE: ATR: Scrivere chiaramente in caratteri maiscoli a stampa. Si considerino, mostrati nelle figre alla pagina segente, il datapath ed il diagramma a stati
DettagliUniversità degli Studi di Cassino
Corso di Realizzazione del path path a ciclo singolo Anno Accademico 24/25 Francesco Tortorella Realizzazione del data path. Analizzare l instruction set => Specifiche sul datapath il significato di ciascuna
DettagliCPU (2) 2 CPU (2) 3 CPU (2) 4
pproccio lticiclo rchitettre dei Calcolatori l Processore () Prof. Francesco Lo Presti Sddividere l eseczione di na istrzione in pi passi (steps) Fetch, ecode, ecte, emory ccess, ack Ogni passo richiede
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
DettagliProgetto CPU (ciclo singolo)
Progetto CPU (ciclo singolo) Salvatore Orlando Arch. Elab. - S. Orlando 1 Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Semplificato in modo
DettagliOrganizzazione pipeline della CPU
Organizzazione pipeline della CPU Calcolatori Elettronici-Ingegneria Telematica 1 Eseczione seqenziale Eseczione_seqenziale.ee Calcolatori Elettronici-Ingegneria Telematica 2 Eseczione pipeline Eseczione_pipeline.ee
DettagliProgetto CPU (ciclo singolo) Salvatore Orlando
Progetto CPU (ciclo singolo) Salvatore Orlando Arch. Elab. - S. Orlando 1 Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Semplificato in modo
DettagliUniversità degli Studi di Cassino
Corso di Realizzazione del Data path Data path a ciclo singolo Anno Accademico 27/28 Francesco Tortorella (si ringrazia il prof. M. De Santo per parte del materiale presente in queste slides) Realizzazione
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
DettagliArchitettura del processore MIPS
Architettura del processore IPS Prof. Cristina Silvano Dipartimento di Elettronica e Informazione Politecnico di ilano email: : silvano@elet elet.polimi.itit Sommario Instruction Set semplificato Esecuzione
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
DettagliRichiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
DettagliApproccio Multiciclo. Architetture dei Calcolatori (Lettere. esecuzione. Suddividere l esecuzione passi (steps) Il Processore (2)
pproccio lticiclo rchitettre dei Calcolatori (Lettere -) l Processore () Prof. Francesco Lo Presti Sddividere l eseczione di na istrzione in pi passi (steps) Fetch, ecode, ecte, emory ccess, ack Ogni passo
DettagliProcessore: Datapath & Control. Progetto CPU (ciclo singolo) Rivediamo i formati delle istruzioni. ISA di un MIPS-lite
Processore: Datapath & Control Possiamo finalmente vedere il progetto di un processore MIPS-like semplificato Progetto CPU (ciclo singolo) Semplificato in modo tale da eseguire solo: istruzioni di memory-reference:
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/50 Sommario! La CPU! Sintesi di
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliApproccio Multiciclo. Architetture dei Calcolatori (Lettere. Suddividere l esecuzione passi (steps) esecuzione. Il Processore (2)
pproccio lticiclo rchitettre dei Calcolatori (Lettere -) l Processore () ng.. Francesco Lo Presti Sddividere l eseczione di na istrzione in pi passi (steps) Fetch, ecode, ecte, emory ccess, ack Ogni passo
DettagliArchitettura degli Elaboratori B Introduzione al corso
Architettura degli Elaboratori B Introduzione al corso Salvatore Orlando Arch. Elab. - S. Orlando 1 Componenti di un calcolatore convenzionale Studieremo il progetto e le prestazioni delle varie componenti
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 1/8 Sommario! I problemi
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L /9 Sommario! I problemi
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1,
DettagliArchitettura degli Elaboratori B. Introduzione al corso. Componenti di un calcolatore convenzionale. (ciclo singolo) Progetto CPU. Contenuti del corso
Architettura degli Elaboratori B Introduzione al corso Salvatore Orlando Arch. Elab. - S. Orlando 1 Contenuti del corso Progetto della CPU CPU in grado di eseguire un sottoinsieme di istruzioni MIPS in
DettagliUna CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/3 http:\\homes.dsi.unimi.it\ borghese Sommario I problemi della
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
DettagliUniversità degli Studi di Cassino e del Lazio Meridionale
Università degli Studi di Cassino e del Lazio Meridionale di Calcolatori Elettronici Realizzazione del Data path a ciclo singolo Anno Accademico 22/23 Alessandra Scotto di Freca Si ringrazia il prof.francesco
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D,
DettagliUn quadro della situazione. Cosa abbiamo fatto. Lezione 30 Valutazione delle Prestazioni. Dove stiamo andando.. Perché:
Un quadro della situazione Lezione 3 Valutazione delle Prestazioni Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/60 Sommario v La CPU v Sintesi di
DettagliGestione degli hazard
Gestione degli hazard etodologie di progettazione Hardware/Software- LS Ing. Informatica Limiti alla eseczione pipeline: i conflitti ( Hazard ) I conflitti (Hazard) impediscono che na istrzione venga esegita
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
DettagliArchitettura degli elaboratori - II Le architetture multi-ciclo
Architettura degli elaboratori - II Le architetture multi-ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano 1/41 Sommario Principi ispiratori
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni " Architettura degli Elaboratori 1 1 Istruzioni
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo
DettagliUn quadro della situazione. Lezione 28 Il Processore: unità di controllo (2) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 28 Il Processore: unità di lo (2) Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
DettagliArchitettura dei calcolatori e sistemi operativi. Il processore Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore Capitolo 4 P&H 4. 11. 2015 Sommario Instruction Set di riferimento per il processore Esecuzione delle istruzioni Struttura del processore
DettagliIntroduzione all'architettura dei Calcolatori. Maurizio Palesi
Introduzione all'architettura dei Calcolatori Maurizio Palesi 1 Agenda Architettura generale di un Sistema di Elaborazione La memoria principale Il sottosistema di comunicazione La CPU Miglioramento delle
DettagliArchitettura della CPU multi-ciclo
Architettura della CPU multi-ciclo Architettura degli Elaboratori e delle Reti, Turno I Alberto Borghese Università degli Studi di Milano Dipartimento di Scienze dell Informazione email: borghese@dsi.unimi.it
DettagliElementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
DettagliIstruzioni e linguaggio macchina
Istruzioni e linguaggio macchina I linguaggi macchina sono composti da istruzioni macchina, codificate in binario, con formato ben definito processori diversi hanno linguaggi macchina simili scopo: massimizzare
DettagliCPU a singolo ciclo: l unità di controllo, esecuzione istruzioni tipo J
Architettura degli Elaboratori e delle Reti Lezione 9 CPU a singolo ciclo: l unità di controllo, esecuzione istruzioni tipo J Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliCircuiti Sequenziali
Circuiti Sequenziali I circuiti combinatori sono in grado di calcolare funzioni che dipendono solo dai dati in input I circuiti sequenziali sono invece in grado di calcolare funzioni che dipendono anche
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano iferimento sul Patterson: capitolo 4.2, 4.4,
DettagliUn quadro della situazione. Lezione 15 Il Set di Istruzioni (2) Le operazioni e gli operandi. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliLezione 29 Il processore: unità di controllo (2)
Lezione 29 Il processore: unità di lo (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione 2 Un riepilogo: ruolo della unità di
DettagliLa pipeline. Sommario
La pipeline Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento al Patterson edizione 5: 4.5 e 4.6 1/31 http:\\borghese.di.unimi.it\
DettagliRappresentazione dell informazione
Rappresentazione dell informazione Codifica dei numeri Rappresentazioni in base 2, 8, 10 e 16 Rappresentazioni M+S, C1 e C2 Algoritmi di conversione di base Algoritmi di somma, moltiplicazione e divisione
DettagliUna CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano iferimento sul Patterson: Sezione D3 1/30 http:\\borghese.di.unimi.it\
DettagliInformazioni varie. Lezione 18 Il Set di Istruzioni (5) Dove siamo nel corso. Un quadro della situazione
Informazioni varie Lezione 18 Il Set di Istruzioni (5) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno La lezione di martedì 20 maggio (9-12) non si tiene
DettagliLa pipeline. Sommario
La pipeline Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento al Patterson edizione 5: 4.5 e 4.6 1/28 http:\\borghese.di.unimi.it\
DettagliCPU pipeline hazards
Architettura degli Elaboratori e delle Reti Lezione 23 CPU pipeline hazards Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 23 /24 Sommario!
DettagliLa CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) /46 Sommario
DettagliLa CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) 1/44 Sommario
DettagliIl Processore: l Unità di Controllo Principale Barbara Masucci
Architettura degli Elaboratori Il Processore: l Unità di Controllo Principale Barbara Masucci Punto della situazione Ø Abbiamo visto come costruire l Unità di Controllo della ALU per il processore MIPS
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliUna CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano iferimento sul Patterson: Sezioni 5.5 e 5.6 1/30 http:\\homes.dsi.unimi.it\
DettagliIl linguaggio del calcolatore: linguaggio macchina e linguaggio assembly
Il linguaggio del calcolatore: linguaggio macchina e linguaggio assembly Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin ORGANIZZAZIONE DEL CALCOLATORE:
DettagliImplementazione semplificata
Il processore 168 Implementazione semplificata Copre un sottoinsieme limitato di istruzioni rappresentative dell'isa MIPS aritmetiche/logiche: add, sub, and, or, slt accesso alla memoria: lw, sw trasferimento
DettagliSia per la II prova intercorso che per le prove di esame è necessaria la PRENOTAZIONE
Seconda Prova Intercorso ed Esami di Febbraio Lezione 24 Valutazione delle Prestazioni Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Seconda prova intercorso:
DettagliRiassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div
MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div
DettagliLinguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
DettagliFetch Decode Execute Program Counter controllare esegue prossima
Stored Program Istruzioni sono stringhe di bit Programmi: sequenze di istruzioni Programmi (come i dati) memorizzati in memoria La CPU legge le istruzioni dalla memoria (come i dati) Ciclo macchina (ciclo
DettagliL unità di controllo di CPU multi-ciclo. Sommario
L unità di controllo di CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezione C3 1/24
DettagliUn quadro della situazione. Lezione 15 Il Set di Istruzioni (3) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (3) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliLezione 18 Il Set di Istruzioni (4)
Lezione 18 Il Set di Istruzioni (4) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add
DettagliIl processore: unità di controllo
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliCalcolatori Elettronici
Calcolatori Elettronici CPU multiciclo Massimiliano Giacomin SVANTAGGI DEL PROCESSORE A SINGOLO CICLO Tutte le istruzioni lunghe un ciclo di clock T clock determinato dall istruzione più lenta Istruzioni
DettagliEsercitazione del 05/05/ Soluzioni
Esercitazione del 05/05/2005 - Soluzioni Una CPU a ciclo singolo richiede un ciclo di clock di durata sufficiente a permettere la stabilizzazione del circuito nel caso dell istruzione più complicata (con
DettagliUn altro tipo di indirizzamento. L insieme delle istruzioni (3) Istruz. di somma e scelta con operando (2) Istruzioni di somma e scelta con operando
Un altro tipo di indirizzamento L insieme delle istruzioni (3) Architetture dei Calcolatori (lettere A-I) Tipi di indirizzamento visti finora Indirizzamento di un registro Indirizzamento con registro base
DettagliCPU a singolo ciclo: l unità di controllo, istruzioni tipo J
Architettura degli Elaboratori e delle Reti Lezione 9 CPU a singolo ciclo: l unità di controllo, istruzioni tipo J Pro. A. Borghese, F. Pedersini Dipartimento di Scienze dell Inormazione Università degli
DettagliUnità di controllo della pipeline
Unità di controllo della pipeline Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: 6.3 /5 Sommario La CPU
DettagliProblemi del ciclo singolo
Problemi del ciclo singolo Ciclo di clock lungo Istruzioni potenzialmente veloci sono rallentate Impiegano sempre lo stesso tempo dell istruzione più lenta Unità funzionale e collegamenti della parte operativa
DettagliCALCOLATORI ELETTRONICI 27 giugno 2017
CALCOLATORI ELETTRONICI 27 giugno 2017 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1 Di seguito è riportato lo schema di una ALU a 32 bit in grado
DettagliSchema generale. Realizzazione della macchina hardware. Varietà di architetture HW. Gerarchie di macchine. varietà di sistemi operativi!
Schema di definizione di n Sistema Operativo Schema generale Realizzazione della macchina hardware Varietà di architettre HW Gerarchie di macchine varietà di sistemi operativi! Tradzione Tradzione Sorce
DettagliArchitettura degli elaboratori
Architettura degli elaboratori - CPU (ciclo singolo) A.A. 26/7 Università degli Studi dell Insubria Dipartimento di Scienze Teoriche e Applicate Architettura degli elaboratori CPU a ciclo singolo Marco
DettagliArchitettura dei calcolatori e sistemi operativi. Il processore pipeline Capitolo 4 P&H
Architettura dei calcolatori e sistemi operativi Il processore pipeline Capitolo 4 P&H 4. 11. 2015 Pipelining Tecnica per migliorare le prestazioni basata sulla sovrapposizione dell esecuzione di più istruzioni
Dettagli