Lezione 28 Il processore: unità di controllo (1)
|
|
- Regina Ippolito
- 5 anni fa
- Visualizzazioni
Transcript
1 Lezione 8 Il processore: nità di lo () Vittorio Scarano rchitettra Corso di Larea in Informatica Università degli Stdi di Salerno Organizzazione della lezione Definizione della nità di lo rchitettra. Vi.ttorio Scarano
2 La nità di lo rchitettra. Vi.ttorio Scarano Responsabile dei segnali di lo che vengono inviati alla nità di elaborazione lcne difficoltà gestione dei diversi passi di eseczione della istrzione De tecniche per la progettazione della nità di lo tecniche per la rappresentazione della UC Qeste rappresentazioni della UC permettono la sintesi atomatica della implementazione sotto forma di RO o di PL Le macchine a stati finiti rchitettra. Vi.ttorio Scarano Rappresentazione simbolica del comportamento Costitite da: n insieme di stati (rappresentati con n cerchio) insieme di transizioni di stato attraverso na fnzione di prossimo stato che mette in relazione lo stato corrente e lo stato sccessivo Nella rappresentazione della UC ogni stato rappresenta i valori dei segnali di lo che sono messi a qelli non esplicitati vanno messi a per il lo dei mltipleer è invece necessario specificare ad ogni passo il valore
3 Schema riassntivo dei passi 5rchitettra. Vi.ttorio Scarano Nome del passo Istrzioni di tipo R zione intrapresa ccesso emoria Salti condizionati Salti incondizionati Prelievo Decodifica IR= emoria[] =+ = Reg[IR[5-]] =Reg{IR{-6]] LUOt = +(sign-etend(ir[5-])<< Eseczione, LUOt= op LUOt = + -etend(ir{5- if (==) then =[-8] calcolo ind., salti ]) =LUOt (IR[5-]<<) ccesso em compl. R Reg[IR[5- ]]=LUOt Load: DR=emoria[LUOt] Store: emoria[luot]= Compl. lettra da memoria Load: Reg[IR[-6]]=DR Strttra della macchina a stati finiti I primi passo sono indipendenti dalle istrzioni I restanti sono differenziati a seconda della operazione 6rchitettra. Vi.ttorio Scarano emory access instrctions (Figre 5.8) Instrction fetch/decode and fetch R-type instrctions (Figre 5.9) ranch instrction (Figre 5.) Jmp instrction (Figre 5.)
4 Schema riassntivo dei passi 7rchitettra. Vi.ttorio Scarano Nome del passo Istrzioni di tipo R zione intrapresa ccesso emoria Salti condizionati Salti incondizionati Prelievo Decodifica IR= emoria[] =+ = Reg[IR[5-]] =Reg{IR{-6]] LUOt = +(sign-etend(ir[5-])<< Eseczione, LUOt= op LUOt = + -etend(ir{5- if (==) then =[-8] calcolo ind., salti ]) =LUOt (IR[5-]<<) ccesso em compl. R Reg[IR[5- ]]=LUOt Load: DR=emoria[LUOt] Store: emoria[luot]= Compl. lettra da memoria Load: Reg[IR[-6]]=DR Il primo passo 8rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] emory Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] 6 8 Instrction [-6] [-8] left 6 etend Instrction [5 ] left LU LU LU reslt Jmp address [-] LUOt
5 Il secondo passo 9rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] emory Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] IR[5-] Sorce Instrction [5 ] 6 8 Instrction [-6] left [-8] IR[5-] IR[-6] 6 etend Instrction [5 ] left rs rt offset LU LU LU reslt Jmp address [-] LUOt ind.salto Prima porzione della macchina a stati finiti Fetch, decode e caricamento dei registri emory access instrctions (Figre 5.8) Instrction fetch/decode and fetch R-typeinstrctions (Figre 5.9) ranchinstrction (Figre 5.) Jmp instrction (Figre 5.) rchitettra. Vi.ttorio Scarano ( = 'LW ') or ( = 'SW') Instrction fetch em = Io rd = IR W rite = = Sorce = ( = R-type) ( = 'EQ') Instrction decode/ Register fetch = = = ( = 'J P') em ory reference FS (Figre 5.8) R-type FS (Figre 5.9) ranch FS (Figre 5.) Jmp FS (Figre 5.) 5
6 Schema riassntivo dei passi rchitettra. Vi.ttorio Scarano Nome del passo Istrzioni di tipo R zione intrapresa ccesso emoria Salti condizionati Salti incondizionati Prelievo Decodifica IR= emoria[] =+ = Reg[IR[5-]] =Reg{IR{-6]] LUOt = +(sign-etend(ir[5-])<< Eseczione, LUOt= op LUOt = + -etend(ir{5- if (==) then =[-8] calcolo ind., salti ]) =LUOt (IR[5-]<<) ccesso em compl. R Reg[IR[5- ]]=LUOt Load: DR=emoria[LUOt] Store: emoria[luot]= Compl. lettra da memoria Load: Reg[IR[-6]]=DR Il terzo passo (istrzioni di accesso a memoria) rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] emory Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] 6 8 Instrction [-6] left [-8] IR[5-] IR[-6] IR[5-] 6 etend ind.base left rs LU LU LU reslt Jmp address [-] LUOt ind.mem Instrction [5 ] 6
7 Il qarto passo (istrzioni di accesso a memoria) rchitettra. Vi.ttorio Scarano emory emdata rt Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] 6 8 left Instrction [-6] [-8] IR[5-] IR[-6] rt LU LU reslt Jmp address [-] LUOt ind.mem emory 6 etend left LU calcolato al passo Instrction [5 ] Store Il qarto passo (istrzioni di accesso a memoria) rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] emory dato Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] 6 8 left Instrction [-6] [-8] IR[5-] IR[-6] 6 etend left LU LU LU reslt Jmp address [-] LUOt ind.mem calcolato al passo Instrction [5 ] Load 7
8 Il qinto passo (istrzioni di accesso a memoria) rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] 6 8 left Instrction [-6] [-8] IR[5-] IR[-6] LU LU reslt Jmp address [-] LUOt 5 prelevato al passo emory dato 6 etend Instrction [5 ] left LU Load Seconda porzione della macchina a stati finiti From state (='LW')or(='SW') emory address comptation = = = Istrzioni di accesso alla memoria rchitettra. Vi.ttorio Scarano ( = 'LW') em = emory access ( = 'SW') 5 em = emory access Instrction fetch/decode and fetch Reg emtoreg = = -back step To state emory access instrctions (Figre 5.8) R-type instrctions (Figre 5.9) ranch instrction (Figre 5.) Jmpinstrction (Figre 5.) 6 8
9 Schema riassntivo dei passi rchitettra. Vi.ttorio Scarano Nome del passo Istrzioni di tipo R zione intrapresa ccesso emoria Salti condizionati Salti incondizionati Prelievo Decodifica IR= emoria[] =+ = Reg[IR[5-]] =Reg{IR{-6]] LUOt = +(sign-etend(ir[5-])<< Eseczione, LUOt= op LUOt = + -etend(ir{5- if (==) then =[-8] calcolo ind., salti ]) =LUOt (IR[5-]<<) ccesso em compl. R Reg[IR[5- ]]=LUOt Load: DR=emoria[LUOt] Store: emoria[luot]= Compl. lettra da memoria Load: Reg[IR[-6]]=DR 7 Il terzo passo (istrzioni di tipo R) rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] emory Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] 6 8 Instrction [-6] left [-8] IR[5-] IR[-6] IR[5-] 6 etend left rs rt LU LU LU reslt Jmp address [-] LUOt risltato 8 Instrction [5 ] IR[5-] 9
10 Terza porzione della macchina a stati finiti Istrzioni di tipo R From state ( = R-type) 6 Eection rchitettra. Vi.ttorio Scarano 7 = = = = RegW rite emtoreg = R-type com pletion Instrction fetch/decode and fetch To state emory access instrctions (Figre 5.8) R-type instrctions (Figre 5.9) ranch instrction (Figre 5.) Jmpinstrction (Figre 5.) 9 Schema riassntivo dei passi rchitettra. Vi.ttorio Scarano Nome del passo Istrzioni di tipo R zione intrapresa ccesso emoria Salti condizionati Salti incondizionati Prelievo Decodifica IR= emoria[] =+ = Reg[IR[5-]] =Reg{IR{-6]] LUOt = +(sign-etend(ir[5-])<< Eseczione, LUOt= op LUOt = + -etend(ir{5- if (==) then =[-8] calcolo ind., salti ]) =LUOt (IR[5-]<<) ccesso em compl. R Reg[IR[5- ]]=LUOt Load: DR=emoria[LUOt] Store: emoria[luot]= Compl. lettra da memoria Load: Reg[IR[-6]]=DR
11 Il terzo passo (istrzione di salto condizionato) rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction istrzione Instrction [5 ] Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] 6 8 Instrction [-6] left [-8] IR[5-] IR[-6] rs rt LU LU reslt Jmp address [-] LUOt ind.salto emory 6 etend left LU calcolato al passo Instrction [5 ] Qarta porzione della macchina a stati finiti From state ( = 'EQ') Istrzioni di salto condizionato (ranch) rchitettra. Vi.ttorio Scarano 8 = = = Cond Sorce = ranch completion To state Instrction fetch/decode and fetch emory access instrctions (Figre 5.8) R-type instrctions (Figre 5.9) ranch instrction (Figre 5.) Jmpinstrction (Figre 5.)
12 Schema riassntivo dei passi rchitettra. Vi.ttorio Scarano Nome del passo Istrzioni di tipo R zione intrapresa ccesso emoria Salti condizionati Salti incondizionati Prelievo Decodifica IR= emoria[] =+ = Reg[IR[5-]] =Reg{IR{-6]] LUOt = +(sign-etend(ir[5-])<< Eseczione, LUOt= op LUOt = + -etend(ir{5- if (==) then =[-8] calcolo ind., salti ]) =LUOt (IR[5-]<<) ccesso em compl. R Reg[IR[5- ]]=LUOt Load: DR=emoria[LUOt] Store: emoria[luot]= Compl. lettra da memoria Load: Reg[IR[-6]]=DR Il terzo passo (istrzione di salto incondizionato) rchitettra. Vi.ttorio Scarano emory emdata Instrction [5 ] Instrction [ 6] Instrction [5 ] Instrction Instrction [5 ] emory Cond Otpts em em emtoreg Reg IR Instrction [5 ] [5 ] Sorce Instrction [5 ] IR[5-] 6 8 left Instrction [-6] [-8] IR[5-] rs IR[-6] istrzione 6 etend left rt LU LU LU reslt Jmp address [-] LUOt Instrction [5 ]
13 Qinta porzione della macchina a stati finiti From state ( = 'J') Istrzioni di salto incondizionato (Jmp) 9 Jmp completion rchitettra. Vi.ttorio Scarano Sorce = To state Instrction fetch/decode and fetch emory access instrctions (Figre 5.8) R-type instrctions (Figre 5.9) ranch instrction (Figre 5.) Jmpinstrction (Figre 5.) 5 Una visione completa della macchina a SF rchitettra. Vi.ttorio Scarano = = = emory address comptation ( = 'LW') em = emory access ( = 'SW') 5 em = emory access Instrction fetch em = = IR = = Sorce = 6 ( = 'LW') or ( = 'SW') 7 Eection = = = = Reg emtoreg = R-type completion ( = R-type) ranch completion 8 = = = Cond Sorce = ( = 'EQ') Instrction decode/ fetch 9 = = = ( = 'J') Jmp completion Sorce = -back step 6 = Reg emtoreg=
14 Implementazione della UC dalla SF rchitettra. Vi.ttorio Scarano Uso di n registro temporaneo che memorizza lo stato corrente di n blocco di logica combinatoria che determina i segnali e lo stato ftro Combinational logic Inpts Otpts Datapath otpts Inpts from instrction opcode field State Net state 7
Cosa abbiamo fatto. Dove stiamo andando.. Perché: per poter capire cosa deve offrire al programmatore il processore come istruzioni
Un qadro della sitazione Lezione Il Processore: Unità di Elaborazione () Vittorio Scarano rchitettra Corso di Larea in Informatica Università degli Stdi di Salerno rchitettra (-). Vi.ttorio Scarano Inpt/Otpt
DettagliIl processore: unità di elaborazione e unità di controllo (3)
Il processore: nità di elaborazione e nità di lo () rchitettre dei Calcolatori (lettere -I) Limitazione del ciclo singolo I tempi di accesso per le diverse istrzioni variano, ad esempio ccesso in memoria:
DettagliLezione 29 Il processore: unità di controllo (2)
Lezione 29 Il processore: unità di lo (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione 2 Un riepilogo: ruolo della unità di
DettagliCalcolatori Elettronici
Calcolatori Elettronici CPU a singolo ciclo assimiliano Giacomin Schema del processore (e memoria) Unità di controllo PC emoria indirizzo IR Condizioni SEGNALI DI CONTROLLO dato letto UNITA DI ELABORAZIONE
DettagliCALCOLATORI ELETTRONICI B 23 giugno 2008
CALCOLATORI ELETTRONICI B 23 gigno 28 NOE: COGNOE: ATR: Scrivere chiaramente in caratteri maiscoli a stampa. Si considerino, mostrati nelle figre alla pagina segente, il datapath ed il diagramma a stati
DettagliUn quadro della situazione. Lezione 28 Il Processore: unità di controllo (2) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 28 Il Processore: unità di lo (2) Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
DettagliProblemi dell implementazione singolo ciclo
Corso di Data path mlticiclo Anno Accademico 26/27 Francesco Tortorella Problemi dell implementazione singolo ciclo Arithmetic & Logical PC Inst emory Reg File m ALU m setp Load PC Inst emory Reg File
DettagliControllo di un processore a singolo ciclo
Controllo di n processore a singolo ciclo NB: schema stilizzato (in particolare, non corrisponde al IPS) Unità di controllo combinatoria controlli comandi ck write read write EORI DTI REGISTRI P C emoria
DettagliCalcolatori Elettronici B a.a. 2008/2009
Calcolatori Elettronici B a.a. 28/29 RICHIAI DI CALCOLATORI A assimiliano Giacomin Livello architettrale Livello logico Livello circitale Livello del layot IL LIVELLO HARDWARE istrzioni macchina ISA Reti
DettagliCorso di Architettura (Prof. Scarano) 09/06/2002
Lezione 3 La pipeline Vittorio Scarano rchitettra orso di Larea in Informatica Università degli Stdi di Salerno 2 Organizzazione della lezione La pipeline il concetto alcni problemi (le criticità) e le
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 28/29 CPU mlticiclo: Esercizi assimiliano Giacomin De tipologie di esercizi standard Calcolo delle prestazioni nei sistemi a singolo ciclo e mlticiclo (e confronto) Implementazione
DettagliUn quadro della situazione. Cosa abbiamo fatto. Lezione 30 Valutazione delle Prestazioni. Dove stiamo andando.. Perché:
Un quadro della situazione Lezione 3 Valutazione delle Prestazioni Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione
DettagliUn quadro della situazione. Cosa abbiamo fatto. Lezione 29 La Pipeline. Dove stiamo andando.. Perché: Università degli Studi di Salerno
Un qadro della sitazione Lezione 29 La Pipeline Vittorio Scarano Architettra Corso di Larea in Informatica Università degli Stdi di Salerno Inpt/Otpt emoria Principale Sistema di Interconnessione istri
DettagliAstrazione dell implementazione. Il processore: unità di elaborazione e unità di controllo (2) Il controllo della ALU.
Astrazione dell implementazione Il processore: nità di elaborazione e nità di lo (2) Architettre dei Calcolatori (lettere A-I) Ideal emory ress Net ress Rd Rs Rt 5 5 5 Rw Ra Rb -bit Registers A B als Conditions
DettagliCalcolatori Elettronici
Calcolatori Elettronici CPU a singolo ciclo assimiliano Giacomin Schema del processore (e memoria) Unità di controllo Condizioni SEGNALI DI CONTROLLO PC emoria indirizzo IR dato letto UNITA DI ELABORAZIONE
DettagliCalcolatori Elettronici
Calcolatori Elettronici Tecniche Pipeline: Elementi di base (ESERCIZI) assimiliano Giacomin Esercizio confronto prestazioni pipeline vs. mlticiclo Si consideri la segente combinazione di istrzioni esegite
DettagliArchitetture dei Calcolatori (Lettere. Organizzazione di un Calcolatore. Processore. Il Processore. Livello 1: Macchina Firmware Microarchitettura
Architettra a Livelli: Livelli e Architettre dei Calcolatori (Lettere A-I) Il Processore Ing.. Francesco Lo Presti Livello : Livello del Lingaggio acchina (ISA) acchina nda come appare al programmatore
DettagliArchitetture dei Calcolatori (Lettere. Organizzazione di un Calcolatore. Processore. Il Processore. Livello 1: Macchina Firmware Microarchitettura
Architettra a Livelli: Livelli e Architettre dei Calcolatori (Lettere A-I) Il Processore Prof. Francesco Lo Presti Livello : Livello del Lingaggio acchina (ISA) acchina nda come appare al programmatore
DettagliCorso di. Realizzazione del Data path Data path a ciclo singolo. Anno Accademico 2006/2007 Francesco Tortorella
Corso di Realizzazione del path path a ciclo singolo Anno Accademico 26/27 Francesco Tortorella (si ringrazia il prof.. De Santo per il materiale presente in qeste slides) Realizzazione del data path.
DettagliIl processore: unità di controllo
Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune
DettagliCPU (2) 2 CPU (2) 3 CPU (2) 4
pproccio lticiclo rchitettre dei Calcolatori l Processore () Prof. Francesco Lo Presti Sddividere l eseczione di na istrzione in pi passi (steps) Fetch, ecode, ecte, emory ccess, ack Ogni passo richiede
DettagliL unità di controllo di CPU multi-ciclo. Sommario
L unità di controllo di CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezione C3 1/24
DettagliOrganizzazione pipeline della CPU
Organizzazione pipeline della CPU Calcolatori Elettronici-Ingegneria Telematica 1 Eseczione seqenziale Eseczione_seqenziale.ee Calcolatori Elettronici-Ingegneria Telematica 2 Eseczione pipeline Eseczione_pipeline.ee
DettagliApproccio Multiciclo. Architetture dei Calcolatori (Lettere. esecuzione. Suddividere l esecuzione passi (steps) Il Processore (2)
pproccio lticiclo rchitettre dei Calcolatori (Lettere -) l Processore () Prof. Francesco Lo Presti Sddividere l eseczione di na istrzione in pi passi (steps) Fetch, ecode, ecte, emory ccess, ack Ogni passo
DettagliGestione degli hazard
Gestione degli hazard etodologie di progettazione Hardware/Software- LS Ing. Informatica Limiti alla eseczione pipeline: i conflitti ( Hazard ) I conflitti (Hazard) impediscono che na istrzione venga esegita
DettagliL unità di controllo di CPU multi-ciclo
L unità di controllo di CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: Sezione D3
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D,
DettagliSia per la II prova intercorso che per le prove di esame è necessaria la PRENOTAZIONE
Seconda Prova Intercorso ed Esami di Febbraio Lezione 24 Valutazione delle Prestazioni Vittorio Scarano rchitettura Corso di Laurea in Informatica Università degli Studi di Salerno Seconda prova intercorso:
DettagliApproccio Multiciclo. Architetture dei Calcolatori (Lettere. Suddividere l esecuzione passi (steps) esecuzione. Il Processore (2)
pproccio lticiclo rchitettre dei Calcolatori (Lettere -) l Processore () ng.. Francesco Lo Presti Sddividere l eseczione di na istrzione in pi passi (steps) Fetch, ecode, ecte, emory ccess, ack Ogni passo
DettagliCalcolatori Elettronici B a.a. 2005/2006
Calcolatori Elettronici B a.a. 25/26 Tecniche Pipeline: Elementi di base assimiliano Giacomin Reg[IR[2-6]] = DR Dal processore multiciclo DR= em[aluout] em[aluout] =B Reg[IR[5-]] =ALUout CASO IPS lw sw
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/50 Sommario! La CPU! Sintesi di
DettagliRichiami sull architettura del processore MIPS a 32 bit
Caratteristiche principali dell architettura del processore MIPS Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini E un architettura RISC
DettagliArchitettura degli elaboratori - II Le architetture multi-ciclo
Architettura degli elaboratori - II Le architetture multi-ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano 1/41 Sommario Principi ispiratori
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
DettagliUn quadro della situazione. Lezione 15 Il Set di Istruzioni (2) Le operazioni e gli operandi. Dove siamo nel corso. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliL unità di controllo di CPU a singolo ciclo
L unità di controllo di CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4, D1,
DettagliCalcolatori Elettronici
Calcolatori Elettronici CPU multiciclo Massimiliano Giacomin SVANTAGGI DEL PROCESSORE A SINGOLO CICLO Tutte le istruzioni lunghe un ciclo di clock T clock determinato dall istruzione più lenta Istruzioni
DettagliUn processore sequenziale
n processore sequenziale truttura della in ingresso nità Operativa ( datapath ) in uscita clock comandi condizioni struzione nità di di omandi 2 struzioni add rd, rs, rt struzioni di tipo eg[rd] = eg[rs]+eg[rt]
DettagliCalcolatori Elettronici B a.a. 2007/2008
Calcolatori Elettronici B a.a. 27/28 Tecniche Pipeline: Elementi di base assimiliano Giacomin Reg[IR[2-6]] = DR Dal processore multiciclo DR= em[aluout] em[aluout] =B Reg[IR[5-]] =ALUout CASO IPS lw sw
DettagliRichiami sull architettura del processore MIPS a 32 bit
Richiami sull architettura del processore MIPS a 32 bit Architetture Avanzate dei Calcolatori Valeria Cardellini Caratteristiche principali dell architettura del processore MIPS E un architettura RISC
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L /9 Sommario! I problemi
DettagliCALCOLATORI ELETTRONICI 14 giugno 2010
CALCOLATORI ELETTRONICI 14 giugno 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliCPU pipeline hazards
Architettura degli Elaboratori e delle Reti Lezione 23 CPU pipeline hazards Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 23 /24 Sommario!
DettagliUniversità degli Studi di Cassino
Corso di Data path multiciclo Anno Accademico 2007/2008 Francesco Tortorella Problemi dell implementazione singolo ciclo Arithmetic & Logical PC Inst Memory Reg File mux ALU mux setup Load PC Inst Memory
DettagliCPU a ciclo multiplo
Architettura degli Elaboratori e delle Reti Lezione CPU a ciclo multiplo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 1/8 Sommario! I problemi
DettagliCALCOLATORI ELETTRONICI 15 giugno 2015
CALCOLATORI ELETTRONICI 15 giugno 2015 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliUn quadro della situazione. Lezione 15 Il Set di Istruzioni (3) Dove siamo nel corso. Organizzazione della lezione. Cosa abbiamo fatto
Un quadro della situazione Lezione 15 Il Set di Istruzioni (3) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliArchitettura del processore MIPS
Architettura del processore IPS Prof. Cristina Silvano Dipartimento di Elettronica e Informazione Politecnico di ilano email: : silvano@elet elet.polimi.itit Sommario Instruction Set semplificato Esecuzione
DettagliUn quadro della situazione. Lezione 14 Il Set di Istruzioni (2) Dove siamo nel corso. I principi di progetto visti finora. Cosa abbiamo fatto
Un quadro della situazione Lezione 14 Il Set di Istruzioni (2) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Input/Output Sistema di Interconnessione Registri
DettagliCALCOLATORI ELETTRONICI 9 gennaio 2013
CALCOLATORI ELETTRONICI 9 gennaio 2013 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliUna CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano iferimento sul Patterson: Sezione D3 1/30 http:\\borghese.di.unimi.it\
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello Architettura degli Elaboratori 1 1 Istruzioni
DettagliProgetto CPU a singolo ciclo
Architettura degli Elaboratori e delle Reti Progetto CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Informatica Università degli Studi di Milano 1/60 Sommario v La CPU v Sintesi di
DettagliCPU a ciclo multiplo: l unità di controllo
Architettura degli Elaboratori e delle Reti Lezione 2 CPU a ciclo multiplo: l unità di controllo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliCalcolatori Elettronici B a.a. 2005/2006
Calcolatori Elettronici B a.a. 25/26 Tecniche di Controllo: Esercizi assimiliano Giacomin Due tipologie di esercizi Calcolo delle prestazioni nei sistemi a singolo ciclo e multiciclo (e confronto) Implementazione
DettagliIl processore: unità di elaborazione
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliUna CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. lberto orghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano iferimento sul Patterson: Sezioni 5.5 e 5.6 1/30 http:\\homes.dsi.unimi.it\
DettagliL'architettura del processore MIPS
L'architettura del processore MIPS Piano della lezione Ripasso di formati istruzione e registri MIPS Passi di esecuzione delle istruzioni: Formato R (istruzioni aritmetico-logiche) Istruzioni di caricamento
DettagliCALCOLATORI ELETTRONICI 30 agosto 2010
CALCOLATORI ELETTRONICI 30 agosto 2010 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliInformazioni varie. Lezione 18 Il Set di Istruzioni (5) Dove siamo nel corso. Un quadro della situazione
Informazioni varie Lezione 18 Il Set di Istruzioni (5) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno La lezione di martedì 20 maggio (9-12) non si tiene
DettagliCalcolatori Elettronici
Calcolatori Elettronici Tecniche Pipeline: Elementi di base Massimiliano Giacomin 1 Esecuzione delle istruzioni MIPS con multiciclo: rivisitazione - esame dell istruzione lw (la più complessa) - in rosso
DettagliCALCOLATORI ELETTRONICI 9 settembre 2011
CALCOLATORI ELETTRONICI 9 settembre 2011 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche AND, OR e NOT la funzione combinatoria (a
DettagliLezione 18 Il Set di Istruzioni (4)
Lezione 18 Il Set di Istruzioni (4) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add
DettagliUna CPU multi-ciclo. Sommario
Una CPU multi-ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano 1/3 http:\\homes.dsi.unimi.it\ borghese Sommario I problemi della
DettagliISA (Instruction Set Architecture) della CPU MIPS
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
DettagliProgettazione dell unità di elaborazioni dati e prestazioni. Il processore: unità di elaborazione. I passi per progettare un processore
Il processore: unità di elaborazione Architetture dei Calcolatori (lettere A-I) Progettazione dell unità di elaborazioni dati e prestazioni Le prestazioni di un calcolatore sono determinate da: Numero
DettagliLezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliFetch Decode Execute Program Counter controllare esegue prossima
Stored Program Istruzioni sono stringhe di bit Programmi: sequenze di istruzioni Programmi (come i dati) memorizzati in memoria La CPU legge le istruzioni dalla memoria (come i dati) Ciclo macchina (ciclo
DettagliUniversità degli Studi di Cassino
Corso di Realizzazione del path path a ciclo singolo Anno Accademico 24/25 Francesco Tortorella Realizzazione del data path. Analizzare l instruction set => Specifiche sul datapath il significato di ciascuna
DettagliLezione 17 Il Set di Istruzioni (3)
Lezione 17 Il Set di Istruzioni (3) Vittorio Scarano Architettura Corso di Laurea in Informatica Università degli Studi di Salerno Organizzazione della lezione Un richiamo su: Operazioni aritmetiche (add
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Memoria La dimensione del Register File è piccola registri usati per memorizzare singole variabili di tipo semplice purtroppo
DettagliCALCOLATORI ELETTRONICI 27 marzo 2018
CALCOLATORI ELETTRONICI 27 marzo 2018 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si implementi per mezzo di porte logiche di AND, OR e NOT la funzione combinatoria (a
DettagliLezione 20. della CPU MIPS. Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS Prof. Federico Pedersini Dipartimento di Informatica Università degli Studi di Milano L16-20 1/29 Linguaggio
DettagliEsercitazione del 05/05/ Soluzioni
Esercitazione del 05/05/2005 - Soluzioni Una CPU a ciclo singolo richiede un ciclo di clock di durata sufficiente a permettere la stabilizzazione del circuito nel caso dell istruzione più complicata (con
DettagliSchema generale. Realizzazione della macchina hardware. Varietà di architetture HW. Gerarchie di macchine. varietà di sistemi operativi!
Schema di definizione di n Sistema Operativo Schema generale Realizzazione della macchina hardware Varietà di architettre HW Gerarchie di macchine varietà di sistemi operativi! Tradzione Tradzione Sorce
DettagliIl set istruzioni di MIPS Modalità di indirizzamento. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Il set istruzioni di MIPS Modalità di indirizzamento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano
DettagliArchitettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
DettagliArchitettura dell elaboratore
Architettura dell elaboratore Riprendiamo il discorso lasciato in sospeso ad inizio corso Riepilogando I programmi e i dati risiedono nella memoria secondaria Per essere eseguiti (i programmi) e usati
DettagliISA (Instruction Set Architecture) della CPU MIPS32
Architettura degli Elaboratori Lezione 20 ISA (Instruction Set Architecture) della CPU MIPS32 Prof. Federico Pedersini Dipartimento di Informatica Uniersità degli Studi di Milano L16-20 1 Linguaggio macchina
DettagliLe etichette nei programmi. Istruzioni di branch: beq. Istruzioni di branch: bne. Istruzioni di jump: j
L insieme delle istruzioni (2) Architetture dei Calcolatori (lettere A-I) Istruzioni per operazioni logiche: shift Shift (traslazione) dei bit di una parola a destra o sinistra sll (shift left logical):
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano iferimento sul Patterson: capitolo 4.2, 4.4,
DettagliCalcolatori Elettronici T Ingegneria Informatica. DLX: implementazione sequenziale
Calcolatori Elettronici T Ingegneria Informatica DLX: implementazione sequenziale Datapath e Unità di Controllo La struttura di una CPU, come tutte le reti logiche sincrone che elaborano dati, può essere
DettagliLinguaggio assembler e linguaggio macchina (caso di studio: processore MIPS)
Linguaggio assembler e linguaggio macchina (caso di studio: processore MIPS) Salvatore Orlando Arch. Elab. - S. Orlando 1 Livelli di astrazione Scendendo di livello, diventiamo più concreti e scopriamo
DettagliEsercitazione del 04/05/2006 Soluzioni
Esercitazione del 04/05/2006 Soluzioni 1. CPU singolo ciclo vs CPU multi ciclo. Una CPU a ciclo singolo richiede un ciclo di clock di durata sufficiente a permettere la stabilizzazione del circuito nel
DettagliSistemi e reti CPU Concetti di base
Sistemi e reti CPU Concetti di base A cura dell Ing. Claudio Traini Cenni Storici 1971 il primo processore mai realizzato : Intel 4004 Progettato dal vicentino Federico Faggin 1 Cenni Storici 1976 Faggin
DettagliElementi base per la realizzazione dell unità di calcolo
Elementi base per la realizzazione dell unità di calcolo Memoria istruzioni elemento di stato dove le istruzioni vengono memorizzate e recuperate tramite un indirizzo. ind. istruzione Memoria istruzioni
DettagliArchitettura degli Elaboratori
Architettura degli Elaboratori Linguaggio macchina e assembler (caso di studio: processore MIPS) slide a cura di Salvatore Orlando, Andrea Torsello, Marta Simeoni " Architettura degli Elaboratori 1 1 Istruzioni
DettagliCALCOLATORI ELETTRONICI 29 giugno 2015
CALCOLATORI ELETTRONICI 29 giugno 2015 NOME: COGNOME: MATR: Scrivere nome, cognome e matricola chiaramente in caratteri maiuscoli a stampa 1. Relativamente al confronto tra le implementazioni del processore
DettagliLinguaggio macchina e register file
Linguaggio macchina e register file Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 4.2, 4.4,
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliUnità di controllo della pipeline
Unità di controllo della pipeline Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento al Patterson: 6.3 /5 Sommario La CPU
DettagliCALCOLATORI ELETTRONICI 20 gennaio 2012
CALCOLATORI ELETTRONICI 20 gennaio 2012 NOME: COGNOME: MATR: Scrivere chiaramente in caratteri maiuscoli a stampa 1. Si disegni lo schema di un flip-flop master-slave S-R sensibile ai fronti di salita
DettagliRiassunto. Riassunto. Ciclo fetch&execute. Concetto di programma memorizzato. Istruzioni aritmetiche add, sub, mult, div
MIPS load/store word, con indirizzamento al byte aritmetica solo su registri Istruzioni Significato add $t1, $t2, $t3 $t1 = $t2 + $t3 sub $t1, $t2, $t3 $t1 = $t2 - $t3 mult $t1, $t2 Hi,Lo = $t1*$t2 div
DettagliProcessore. Memoria I/O. Control (Parte di controllo) Datapath (Parte operativa)
Processore Memoria Control (Parte di controllo) Datapath (Parte operativa) I/O Parte di Controllo La Parte Controllo (Control) della CPU è un circuito sequenziale istruzioni eseguite in più cicli di clock
DettagliLa CPU a singolo ciclo
La CPU a singolo ciclo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo 5 (fino a 5.4) 1/44 Sommario
DettagliIl linguaggio macchina
Il linguaggio macchina Istruzioni macchina (PH 2.4) Indirizzamento (PH 2.9) Costanti a 32-bit (PH 2.9) 1 Linguaggio macchina Le istruzioni in linguaggio assembly devono essere tradotte in linguaggio macchina
Dettagli