Microelettronica Corso introduttivo di progettazione di sistemi embedded

Transcript

1 Microelettronica Corso introduttivo di progettazione di sistemi embedded Architettura dei sistemi a microprocessore prof. Stefano Salvatori A.A. 2017/2018 Eccetto dove diversamente specificato, i contenuti di questo documento sono rilasciati sotto Licenza Creative Commons Attribuzione 3.0 Italia. S. Salvatori - Microelettronica marzo 2018 (1)

2 Sommario Livelli di astrazione sistemi logica Macchina basata su microprocessore Architettura di Von Neumann Esecuzione di una istruzione Sistema generico (CISC) Architettura di tipo Load/Store Elementi fondamentali di una CPU Introduzione all'lpc824 Prossimamente e/o prerequisiti S. Salvatori - Microelettronica marzo 2018 (2)

3 Competenze versus conoscenze Certamente dobbiamo acquisire competenze sistemi a up/uc sistema di sviluppo per i progetti Queste non possono però prescindere dalle conoscenze architettura del sistema elementi di elettronica digitale ma anche fondamenti di programmazione S. Salvatori - Microelettronica marzo 2018 (3)

4 Livelli di astrazione saremo qui apparati schede (PCB) sistemi integrati sistemi compl.: processori, memorie sistemi LSI-MSI: somm., ALU, ELE_2 ELE_1 porte logiche: per simboli livello transistor: logic gates layout del singolo dispositivo S. Salvatori - Microelettronica marzo 2018 (4)

5 Cosa dobbiamo conoscere? S. Salvatori - Microelettronica marzo 2018 (5)

6 Al livello di sistema Oggi Architettura di Von Neumann blocchi fondamentali CPU periferiche sistema di scambio informazioni bus processo di lavoro ciclo di esecuzione di un'istruzione S. Salvatori - Microelettronica marzo 2018 (6)

7 Dal sistema alla logica Prossimamente e/o prerequisiti CPU come sistema schema a blocchi (a livello di datapath) macchina sequenziale macchine di Mealy e Moore nel dettaglio Registri ALU latch flip/flop logica (NOT, AND, OR, XOR) aritmetica (ADD, SUB, MUL, DIV, SHIFT, CMP, ) Incrementer Decoder S. Salvatori - Microelettronica marzo 2018 (7)

8 Dal sistema alla logica Prossimamente e/o prerequisiti Memorie come sistema datasheet schema a blocchi nel dettaglio decoder sistemi combinatori celle loop di ma anche: latch e flip/flop S. Salvatori - Microelettronica marzo 2018 (8)

9 Architettura di una macchina di calcolo automatica S. Salvatori - Microelettronica marzo 2018 (9)

10 Sistemi programmabili I sistemi elettronici a cui facciamo riferimento sono quelli programmabili, nel senso che sono in grado di: eseguire un programma FF..FF 16 instructions registers address data processor instructions and data memory S. Salvatori - Microelettronica marzo 2018 (10)

11 Architettura di Von Neumann Dobbiamo ricordare l'architettura di una macchina di calcolo automatica che segua lo schema di Von Neumann processore bus alle periferiche S. Salvatori - Microelettronica marzo 2018 (11)

12 Microcontrollore Un microcontrollore è un singolo chip in cui sono integrati tutti (o quasi) gli elementi di una macchina di calcolo Processore Memoria Periferiche S. Salvatori - Microelettronica marzo 2018 (12)

13 Fasi coinvolte nella esecuzione di una istruzione da parte della CPU S. Salvatori - Microelettronica marzo 2018 (13)

14 Esecuzione di una istruzione /i Supponiamo che la CPU debba eseguire la seguente istruzione aritmetica: cioè: [M3] := [M2] + [M1] ADD M3, M2, M1 M1 = 5000 M2 = 5100 M3 = 5200 dati L'istruzione si trova all'indirizzo 1000 programma S. Salvatori - Microelettronica marzo 2018 (14)

15 Esecuzione di una istruzione /ii [M3] := [M2] + [M1] Prima: dati Dopo: dati M M M M M M3 S. Salvatori - Microelettronica marzo 2018 (15)

16 Esecuzione di una istruzione /iii ADD M3, M2, M1 le fasi principali che devono essere coinvolte saranno: prelievo dell'istruzione esecuzione della stessa address bus control bus CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (16)

17 Esecuzione di una istruzione /1 ADD M3, M2, M1 per prima cosa la CPU indirizza la programma in cui può trovale l'istruzione corrente da eseguire Deve esserci un contatore per gli indirizzi address bus control bus CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (17)

18 Esecuzione di una istruzione /2 ADD M3, M2, M1 la CPU deve anche inviare il segnale di controllo che indica alla che si ha una LETTURA: address bus control bus 1000 read read read CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (18)

19 Esecuzione di una istruzione /3 ADD M3, M2, M1 a questo punto la programma deposita sul bus dati il CODICE DELL'ISTRUZIONE: address bus control bus 1000 read Serve un registro per l'istruzione CPU programma dati interfaccia I/O data bus op-code op-code ADD M3,M2,M1 S. Salvatori - Microelettronica marzo 2018 (19)

20 Esecuzione di una istruzione /4 ADD M3, M2, M1 Acquisito il codice operativo, la CPU interpreta (decodifica) l'istruzione e prepara i passi che saranno necessari alla sua prossima esecuzione address bus control bus Serve una unità di calcolo CPU ADD M3,M2,M1 programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (20)

21 Esecuzione di una istruzione /5 ADD M3, M2, M1 la CPU per prima cosa deve prelevare il primo operando dell'addizione: invia l'indirizzo di M2 segnalando la lettura di un dato in address bus control bus 5100 read 5100 read 5100 read CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (21)

22 Esecuzione di una istruzione /6 ADD M3, M2, M1 a questo punto la dati deposita sul bus dati il contenuto della locazione di indirizzo M2: address bus control bus 5100 read CPU programma dati interfaccia I/O 73 data bus S. Salvatori - Microelettronica marzo 2018 (22)

23 Esecuzione di una istruzione /7 ADD M3, M2, M1 la CPU registra il valore letto dal data-bus address bus control bus Serve un registro per l'operando CPU 73 programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (23)

24 Esecuzione di una istruzione /8 ADD M3, M2, M1 la CPU ora preleva il secondo operando dell'addizione: indirizza la invia il segnale di lettura address bus control bus 5000 read 5000 read 5000 read CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (24)

25 Esecuzione di una istruzione /9 ADD M3, M2, M1 la dati deposita sul bus dati il contenuto della locazione di indirizzo M1: address bus control bus 5000 read CPU programma dati interfaccia I/O 92 data bus S. Salvatori - Microelettronica marzo 2018 (25)

26 Esecuzione di una istruzione /10 ADD M3, M2, M1 la CPU registra questo secondo valore letto dal data-bus... Serve un secondo registro per l'operando address bus control bus CPU 92 programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (26)

27 Esecuzione di una istruzione /11 ADD M3, M2, M1 ed esegue l'operazione di addizione address bus control bus Serve un registro per il risultato CPU 73+92=165 programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (27)

28 Esecuzione di una istruzione /12 ADD M3, M2, M1 la CPU ora indirizza la dati per poter memorizzare il risultato... address bus 5200 control bus CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (28)

29 Esecuzione di una istruzione /13 ADD M3, M2, M1 inviando il segnale di controllo scrittura address bus control bus 5200 write 5100 write 5100 write CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (29)

30 Esecuzione di una istruzione /14 ADD M3, M2, M1 il risultato dell'addizione viene scritto dalla CPU sul data-bus in modo che la dati possa caricarlo address bus control bus 5200 write CPU 165 programma dati data bus 165 interfaccia I/O S. Salvatori - Microelettronica marzo 2018 (30)

31 Esecuzione di una istruzione /15 nuova istruzione la CPU può ora indirizzare la programma per trovare l'istruzione successiva (tutto ricomincia ) address bus 1001 control bus CPU programma dati interfaccia I/O data bus S. Salvatori - Microelettronica marzo 2018 (31)

32 Osservazione ADD M3, M2, M1 n di accessi alla = 4 1 : prelievo dell'istruzione 2 e 3 : prelievo operandi 4 : scrittura risultato Processore generico che può eseguire istruzioni aritmetiche con operandi in L'accesso alla è generalmente il fattore limitante sulla velocità di esecuzione S. Salvatori - Microelettronica marzo 2018 (32)

33 Architettura Load/Store ADD R3, R2, R1 le operazioni aritmetiche possono lavorare solo sul contenuto di registri interni alla CPU n di accessi alla 1: prelievo dell'istruzione; 2 e 3 : prelievo operandi Processore RISC 4: scrittura risultato naturalmente, prima della elaborazione vi sarà il load dei dati e al termine lo store dei risultati vantaggioso quanto più lunga è l'elaborazione Serve un certo numero di registri interni alla CPU S. Salvatori - Microelettronica marzo 2018 (33)

34 Un cenno allo LPC824 S. Salvatori - Microelettronica marzo 2018 (34)

35 LPC824 processore bus Tutto il resto: periferiche S. Salvatori - Microelettronica marzo 2018 (35)

36 Memory mapping S. Salvatori - Microelettronica marzo 2018 (36)

37 Memory mapping S. Salvatori - Microelettronica marzo 2018 (37)

38 Gli elementi fondamentali che sono presenti in una CPU S. Salvatori - Microelettronica marzo 2018 (38)

39 Elementi fondamentali di una CPU In base alle fasi che la CPU deve svolgere per giungere all'esecuzione di una istruzione: Unità di calcolo operazioni logiche e aritmetiche shift di operandi Unità di controllo decoder multiplexer Registri per i dati per l'istruzione per puntare all'istruzione S. Salvatori - Microelettronica marzo 2018 (39)

40 Elementi fondamentali di una CPU AI BUS ESTERNI incrementer SR FUNZ PC MAR MDR REG ALU BUS INTERNO SEGNALI DI CONTROLLO... DECODER IR R0 R1 BANCO DI REGISTRI Rn REG S. Salvatori - Microelettronica marzo 2018 (40)

41 Le prossime lezioni (più o meno) Memorie tipi di dal sistema alla cella Blocchi registri registri a scorrimento sommatore multiplexer Logica porte logiche fondamentali S. Salvatori - Microelettronica marzo 2018 (41)

42 Riferimenti /architettura-vonneumann.html wikipedia Domande S. Salvatori - Microelettronica marzo 2018 (42)