Sensori microlavorati: Silicio (o GaAs) tecniche di lavorazione legate allo sviluppo di IC. MS micro sensori MEMS (microelectronics - microsystems) MOEMS (microoptoelectronics - microsystems) Sensori tradizionali.
Sensori microlavorati IC s IC s are based on the transistor a basic unit or building block of IC s. Most IC s are Silicon based, depositing a relatively small set of materials. Equipment tool sets and processes are very similar between different IC fabricators and applications there is a dominant front end technology base. MEMS Does not have a basic building block there is no MEMS equivalent of a transistor. Some MEMS are silicon based and use sacrificial surface micromachining (CMOS based) technology. Some MEMS are hybrids (different wafer materials bonded), some are plastic based or ceramic utilizing a variety of processes Surface & bulk micromachining, LIGA, electrodeposition, hot plastic embossing, extrusion on the micro scale etc. There is no single dominant front end technology base but emerging and established MEMS applications have started to self-select dominant front-end technology pathways (MANCEF 2nd Roadmap).
Struttura del cristallo del silicio ogni atomo di Si è legato a 4 Si Cristallo con cella cubica a facce centrate -Reticolo del diamante -Anisotropia meccanica 5.43 A Semiconduttore La conducibilità elettrica varia di ~8 ordini di grandezza in funzione della concentrazione delle impurezze (da ppb a ~1%) Droganti di Tipo N e P danno entrambi luogo a conduzione lineare Modulo di Young simile all acciaio (no deformazione plastica) Densità pari a 1/3. Carico di rotura 3x Buon conduttore termico.
Indici di Miller Indicano l orientazione di un piano nel sistema degli assi cristallografici
Orientazione del silicio Le proprietà della superficie dipendono dalla sua orientazione
Realizzazione IC - Processi standard Drogaggio (Diffusione, impiantazione ionica) Deposizione di thin film (PVD, CVD ) Attacco ---- Fotolitografia Processi speciali per MEMS Attacco anisotropo Deposizione elettrochimica LIGA Bonding
Circuiti integrati - Tecnologia Planare Sul substrato di silicio. substrato.si modificano le proprietà elettriche di alcune regioni attraverso l impianto o la diffusione di impurità,. DROGAGGIO si depongono strati di ossido o di metallo, Ogni rettangolo colorato rappresenta la definizione di una zona con proprietà diverse Struttura di silicio DEPOSIZIONE si rimuovono regioni degli strati creati, ATTACCO Tutte queste azioni devono essere effettuate in maniera selettiva solo in alcune regioni stabilite Secondo un disegno prestabilito: un pattern che viene determinato da una serie di maschere.
Preparazione del substrato di Si Molto diffuso : ¼ della crosta terrestre Crescita di monocristalli di silicio purissimo: Processo di Czochralski: Un seme cristallino è ruotato e lentamente estratto da un crogiolo contenete silicio fuso Il lingotto (monicristallo) viene affettato con lame di Diamante e lavorato per essere ridotto in fette di circa 500 µm di spessore con superfici rettificate
Il Wafer e i dice Die Wafer
Deposizione di film sottili CVD (chemical vapor deposition) Avviene una reazione chimica nella fase gassosa o sul substrato PVD (physical vapor deposition) Si staccano atomi da un bersaglio (fase solida vapore) e si fanno condensare su un substrato. - evaporazione termica - riscaldamento - evaporazione a fascio elettronico - riscaldamento - sputtering bombardamento con un plasma. Campo per accelerare gli ioni DC RF o magnetron
Deposizione di film sottili (IC) Deposizione di strati isolanti SiO 2. Si pongono le fette (wafer) ad elevata temperatura in una atmosfera ossidante O 2 o N 2 O Deposizione di strati metallici
Deposizione film sottili
Drogaggio: p=boro n=arsenico
Etching = attacco (umido) Rimozione di materiale superficiale in regioni selezionate (substrato o strati deposti) A seconda della soluzione chimica scelta è possibile rimuovere solo alcuni dei materiali. Bagno acido Il SiO 2 si attacca con una soluzione acquosa di HF (acido fluoridrico)..per il silicio in soluzione deve esserci anche HNO3 (acido nitrico)...
Dry Etching RIE (reactive ion etching) Attacchi chimici e fisici da ioni reattivi eccitati da RF Bombardamento di ioni accelerati (anisotropia,velocità di corrosione, superficie, controllabili con pressione dei gas,composizione, potenza in RF, temperatura Plasma etching Attacco puramente chimico con ioni reattivi (isotropo) Ion neutral sputtering Volatile product neutral Ion chemical Volatile product Ion enhanced neutral Ion Volatile product Ion enhanced
Litografia: la maschera definisce un pattern Fotoresist (resina fotosensibile) Thick film: 1 mm spin.-coating Il fotoresist esposto alla luce UV polimerizza
Litografia: la maschera definisce un pattern Parte non esposta Etching Etching Stripping per esempio plasma di ossigeno
La lunghezza d onda delle sorgenti ottiche utilizzate (oggi λ=193 nm) è maggiore delle dimensioni laterali dei dispositivi Dipingere linee di 1 cm di spessore con un pennello di di 3 cm di diametro Litografia: lunghezza d onda- risoluzione Lunghezza d onda (nm) E necessario tenere conto della diffrazione Si utilizza una pre-distorsione della maschera: Optical Proximity Correction (OPC),phase-shift masks (PSM) Si utilizza un liquido come mezzo di propagazione: Immersion lithography (2006- fino a 22nm) Risoluzione del processo (nm) E dopo Si possono utilizzare sorgenti a raggi X e cannoni elettronici LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, 53100 SIENA, Italy.
Date Name Developer Clock Process Transistors 1971 4004 Intel 740 khz 10 µm 2,250 1978 8086 IBM 10 MHz 3 µm 29,000 1989 80486 Intel 25 MHz 1 µm 1,180,000 1989 i860 Intel 25 MHz 1 µm 1,000,000 1999 Pentium III Intel 450-600 MHz 0.25 µm 9.5 M 1999 PowerPC 7400 Motorola 350-500 MHz 0.20 µm 10.5 M 1999 Athlon AMD 500-1000 MHz 0.25 µm 22 M 2008 Atom Intel 0.8-1.6 GHz 45 nm 47 M 2008 Core i7 Intel 2.66-3.2 GHz 45 nm 730 M 2008 Opteron "Shanghai" AMD 2.3-2.9 GHz 45 nm 751 M 2010 POWER7 IBM 3-4.14 GHz 45 nm 1200 M Oggi 32 nm.. 1971-4004, INTEL 10µm, 2k transistor 740 khz Federico Faggin 2010- core i7, INTEL 32 nm, 1.17 G transistor 3,3 GHz, 248 mm 2
Surface - Bulk Micromachining Dimensioni Bulk Micromachining Surface Micromachining Dispositivo ~ 5 mm < 1 mm Struttura ~ 1 µm ~ 1 µm Spessore ~ 100 µm 1~ 3 µm Caratteristiche Fori passanti, Trench e scavi nel substrato Film sottili e attacchi sacrificali sul substrato Substrato= 600 µm
Processi speciali per MEMS Attacco anisotropo Deposizione elettrochimica LIGA Bonding
DRIE (deep reactive ion etching)
Etching anisotropo umido del silicio (KOH) idrossido di potassio
Orientazione della superficie del wafer (110) (100)
Attacchi anisotropi Under etching
Metodi di arresto dell attacco
Attacchi anisotropi Isolante Si 3 N 4
Realizzazione di una membrana (sensore primario di pressione)
REALIZZAZIONE DI UN CANTILEVER (sensore primario di forza)
REALIZZAZIONE DI UN ACCELEROMETRO (sensore primario di accelerazione)
MS: sensori di pressione
Esempi: Regolatore di Flusso (metodo 1)
Esempi: Commutatore per fibre ottiche (metodo 1)
Surface micromachining Structural polisi Sacrificial vetro fosfosilicato (deposto per sputtering) o SiO2 Processo ad una maschera
Processo a due maschere
MS: Biosensori Surface MICROMACHINING: Travi a sbalzo come bilance per molecole. C
MS: Accelerometri
MS: Accelerometri BULK MICROMACHINING: La struttura 3-D è ricavata nel substrato. a SURFACE MICROMACHINING La struttura 3-D è realizzata sopra il substrato molla massa a massa 10 um 10 um
Esempio: MUMP Multiple Users Micromachining Process - 3 polysilicon layers - 2 sacrificial PSG layers -2 µm rule - 1 cm x 1 cm dies (15 pcs) $2900
Micro-ruota 1
Micro-ruota 2
Micro-ruota 3
Micro-ruota 4
Attuatori, micromeccanica Attuatori per microsistemi Linear vibromotor
Parti mobili: Cerniera
MEMS: Micromacchine Attuazione elettrostatica F=1/2 εav2/d2
MEMS: Micromacchine
MOEMS: Microspecchi 16 µm
MOEMS: microspecchi
MS: testine per inkjet
LIGA X-ray Lithography, Electroplating Molding Remove mold Immerse in chemical bath and electroplate the metal Expose and develop photoresist Deposit photoresist Deposit plating base
LIGA Photos from MCNC MEMS group
Wafer bonding- Anodic cathode current glass silicon chuck + + + + + + - ---- - Na + V - + bring sodium contating glass (Pyrex) and silicon together heat to high temperature (200-500 ºC) in vacuum, air or inert ambient apply high electric field between the 2 materials (V~1000V) causing mobile + ions to migrate to the cathode leaving behind fixed negative charge at glass/silicon interface bonding is complete when current vanishes glass and silicon held together by electrostatic attraction between charge in glass and + charges in silicon Piezoresistive pressure sensor SiO 2 p + Si <100> Si glass
THICK FILM Nasce dall elettronica: tecnologie sviluppate per circuiti ibridi Paste, inchiostri: Binding organico + solventemetallo, semiconduttore, isolante Piezoresistive, fotoconduttive, piezoelettriche Spessori: 100 µm e 10 µm Dimensioni laterali 200 µm e 10 µm (10%-20% tolleranza sulle dimensioni). Deposiszione: con maschere e screen (mesh) Drying Firing: alta temperatura in atmosfera controllata, dissoluzione del binding, sinterizzazione