PSPICE simulazione codificatori e decodificatori, MUX - DEMUX

Documenti analoghi
Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer

Circuiti Combinatori

Circuiti di commutazione, codifica e decodifica

Moduli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori

senza stato una ed una sola

Decodificatore (decoder) 1 su m

Reti Logiche Combinatorie

Livello logico digitale

LOGICA SEQUENZIALE. Un blocco di logica puramente combinatoria è un. blocco con N variabili di ingresso e M variabili di uscita

Il livello logico digitale

PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore

Esercitazioni di Reti Logiche

Esercitazioni di Reti Logiche. Lezione 4

PIANO DI LAVORO DEI DOCENTI

Reti Combinatorie: sintesi

Macchine combinatorie: encoder/decoder e multiplexer/demultiplexer

anno scolastico 2009 / 2010 ELETTRONICA per Elettrotecnica ed Automazione

Architettura degli Elaboratori I Esercitazione 5 - Progettazione di Reti di Interconnessione fra Registri Roberto Navigli

I circuiti dei calcolatori, le memorie, i bus. I fondamenti della rappresentazione dell informazione e della sua trasmissione ed elaborazione.

GENERAZIONE DI FUNZIONE LOGICA CON MULTIPLEXER

Macchine combinatorie

Reti combinatorie. Reti combinatorie (segue)


Memorie Corso di Calcolatori Elettronici A 2007/2008 Sito Web: Prof. G. Quarella

Reti Logiche Combinatorie

Algebra di Boole e reti logiche

Programma di Elettrotecnica ed Elettronica. Classe III A EN Prof. Maria Rosaria De Fusco e Domenico Bartemucci. a.s

Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici

PSPICE Circuiti sequenziali principali

Calcolatori Elettronici

CAPITOLO 14 CIRCUITI COMBINATORI

Circuiti logici. zi=fi(x1..xn) (i=1..m)

Corso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)

COMPITO A Esercizio 1 (13 punti) Dato il seguente automa:

IIS Via Silvestri ITIS Volta Programma svolto di Tecnologie Informatiche A.S. 2015/16 Classe 1 A

I Indice. Prefazione. Capitolo 1 Introduzione 1

LEZIONE N 91. Introduzione agli elementi architetturali principali. Roberto Giorgi, Universita di Siena, C116L91, Slide 1

Quante sono le combinazioni possibili n cifre che possono assumere i valori 0 e 1? Le combinazioni possibili sono 2 n.

Logica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna

Porte logiche. Porte logiche. Corso di Architettura degli Elaboratori. Algebra Booleana

Cenni alle reti logiche. Luigi Palopoli

La memoria - tecnologie

Esercizi VHDL nelle prove d esame di Architettura degli elaboratori (a.a. 2002/03)

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010 MUX-DEMUX-ROM-PLA

Architetture degli Elaboratori I II Compito di Esonero (A) - 16/1/1997

Reti Logiche (Nettuno) Test di autovalutazione del 19/5/94

I.T.I. Modesto PANETTI B A R I

Esercitazione di laboratorio n. 2

Organizzazione modulare delle memorie

LSS: Reti Logiche. Piero Vicini A.A

Lezione 7 Sommatori e Moltiplicatori

Interfacciamento di periferiche I/O al μp 8088

Elettronica Digitale. 1. Sistema binario 2. Rappresentazione di numeri 3. Algebra Booleana 4. Assiomi A. Booleana 5. Porte Logiche OR AND NOT

ESPERIMENTAZIONI DI FISICA 3. Traccia delle lezioni di Elettronica digitale M. De Vincenzi A.A:

Saper definire le grandezze elettriche, utilizzare le unità di misura e saper utilizzare multipli e sottomultipli delle grandezze nei calcoli

ALGEBRA DI BOOLE. In caso di errori di battitura o se si volesse contribuire a migliorare la seguente guida contattare:

Algebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana

Esercizio 1.A Aritmetica binaria (nel presentare le soluzione mostrare, almeno nei passaggi piú significativi, i calcoli eseguiti) (3 punti)

PORTE LOGICHE. Si effettua su due o più variabili, l uscita assume lo stato logico 1 se almeno una variabile di ingresso è allo stato logico 1.

ESAME DI ARCHITETTURA I COMPITO A

Esercitazioni di Laboratorio III Costruzione di un Multiplexer (Mux) a 4 ingressi

Il problema della sintesi

Multiplexer. GATING dei segnali logici

Richiami di Algebra di Commutazione

Lezione 7 ALU: Moltiplicazione e divisione

Circuiti sequenziali

associate ai corrispondenti valori assunti dall uscita.

LE PORTE LOGICHE. Ingresso B Ingresso A Uscita OUT

CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I)

PROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK.

Elettronica digitale: cenni

3.5 Sintesi con decoder e OR

Topward electronics TPS ALTERA Max EPM7128SLC84-15

I.3 Porte Logiche. Elisabetta Ronchieri. Ottobre 13, Università di Ferrara Dipartimento di Economia e Management. Insegnamento di Informatica

Concetti base di acquisizione dati

APPUNTI DI ELETTRONICA DIGITALE

Contatore asincrono esadecimale

Progetto di un Interruttore a Combinazione

Reti Logiche T. Esercizi reti sequenziali sincrone

Circuiti Digitali. Appunti del Corso

CIRCUIT MAKER. Il laboratorio Virtuale di Elettronica. Utilità: Progettazione di circuiti. Esecuzione di simulazioni

Descrizione VHDL di componenti combinatori

SISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori

Funzioni booleane. Vitoantonio Bevilacqua.

Costruzione di. circuiti combinatori

Note sull utilizzazione di componenti logici di tipo memoria

La memoria - tecnologie

Unità 4: L architettura fisica del computer moderno

Contatore avanti-indietro Modulo 4

Circuiti integrati. Circuiti integrati

HSA HSA HARDWARE SYSTEM ARCHITECTURE. Livelli. Livello assemblativo. Livello di. Sistema Operativo. Livello di. linguaggio macchina.

Si deve progettare l organizzazione di una memoria per un microprocessore seguendo le prescrizioni di seguito indicate:

Reti logiche: analisi, sintesi e minimizzazione Esercitazione. Venerdì 9 ottobre 2015

Esercizi svolti e da svolgere sugli argomenti trattati nella lezione 25

I circuiti digitali: dalle funzioni logiche ai circuiti

A.C. Neve Esercizi Digitali 1

ELETTRONICA ANALOGICA: l elettronica analogica tratta segnali continui nel tempo (variano con continuità). ELETTRONICA DIGITALE: l elettronica digital

Esercitazione : REALIZZAZIONE IMPIANTO SEMAFORICO

Alimentatore master. Introduzione

FONDAMENTI DI INFORMATICA Lezione n. 3

Transcript:

PSPICE simulazione codificatori e decodificatori, MUX - DEMUX Davide Piccolo Elaboratori 1

Per le dispense delle lezioni: http://people.na.infn.it/~piccolo/lezionilaboratorio Elaboratori 2

Il circuito decodificatore (decoder) Il circuito decodificatore è un circuito combinatorio che attiva una particolare uscita in funzione di una data parola binaria in ingresso. Un decoder presenta quindi un numero di linee di ingresso pari al numero di bit necessari a decodificare le possibili uscite, ed un numero di linee di uscita pari al numero di possibili combinazioni definite dai bit di ingresso (es. 3 linee in ingresso, 8 linee in uscita) Un ulteriore linea chiamata enable (En) viene impiegata per abilitare o disabilitare il funzionamento del decoder. Elaboratori 3

decoder Es di decoder a 2 bit A1 A0 En Y0 Y1 Y2 Y3 0 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 0 0 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 A1 A0 En decoder Y0 = A0 A1 En Y1 = A0 A1 En Y2 = A0 A1 En Y3 = A0 A1 En Y0 Y1 Y2 Y3 Elaboratori 4

Schematico del decoder Pin di un Bus appesi: offpage Elaboratori 5

Offpage component Elaboratori 6

Simulazione del decoder Elaboratori 7

Il decoder realizzato con l integrato 74154 Il risultato precedente può essere ottenuto utilizzando un singolo integrato presente in commercio: Decodificatore da 4 a 16 linee, 74154 Due ingressi di abilitazione G1 e G2 entrambi attivi bassi Quattro ingressi di selezione A, B, C, D Sedici uscite attive basse Se G1 = G2 = 0 allora sarà bassa l uscita corrispondente al codice in ingresso Se almeno uno tra G1 e G2 è alto allora tutte le uscite del circuito sono alte Elaboratori 8

Il decoder 74154 Elaboratori 9

Gli stimoli al circuito e il tempo di simulazione Lo stimolo di G1 Il tempo di simulazione Lo stimolo del bus Elaboratori 10

Risultato della simulazione Elaboratori 11

Il circuito codificatore (encoder) Il circuito encoder è un circuito combinatorio con M ingressi ed N uscite, all attivazione di una singola linea di ingresso corrisponde una particolare configurazione dei bit in uscita Opposto dell operazione di decodifica Il numero di linee di ingresso è superiore al numero di linee in uscita Il circuito codificatore più usuale è il codificatore binario, con 2 n ingressi e n uscite Esempio: tasto di una tastiera codice ascii (8 bit) Elaboratori 12

Encoder 4 ingressi, 2 uscite x 3 x 2 x 1 x 0 a 1 a 0 X0 X1 X2 x3 Encoder 4 a 2 a1 a0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 1 0 1 a 0 = x 1 + x 3 a 1 = x 2 + x 3 Elaboratori 13

Implementazione e simulazione del circuito Elaboratori 14

Il priority encoder Il circuito funziona bene fin quando non vengono attivate contemporaneamente due linee di ingresso Nell esempio precedente quando vengono attivate le linee x1 e x2, il risultato è 3 (a0 = a1 = 1) che non corrisponde né a x1 né a x2 Per risolvere il problema si usano i priority encoder ossia circuiti di codifica con priorità che associano a ciascun ingresso una priorità così che se due ingressi vengono attivati contemporaneamente l uscita corrisponde al codice della linea di ingresso con priorità maggiore Nella famiglia TTL sono disponibili gli integrati 74147, 74148 priority encode rispettivamente 10 in 4 out e 8 in 3 out Elaboratori 15

Confronto tabella verità tra encoder e priority encoder Siccome nelle tecnologie Integrate può risultare Più complicato realizzare OR a molti ingressi piuttosto che NAND a molti ingressi, risulta utile implementare Il circuito con porte NAND Encoder funzionante in logica negativa Elaboratori 16

Confronto encoder priority encoder Elaboratori 17

Risultato simulazione Solo il priority encoder Funziona bene in tale Configurazione degli stimoli Elaboratori 18

Definizione degli stimoli Quando è necessario variare gli stimoli troppe volte, si usano i FILESTIM Elaboratori 19

Il circuito Multiplexer Il multiplexer è un circuito in grado di selezionare una particolare linea di ingresso e di inviarla in uscita. La selezione della linea di ingresso è definita da opportune linee di selezione. Esempio di multiplexer da 4 a 1 linea: una solamente delle 4 linee di ingresso (I0.. I3) viene presentata in uscita. La selezione avviene tramite le due linee di sel. La linea di strobe permette di abilitare o meno il funzionamento del circuito. Strobe I3 I2 I1 I0 MUX sel0 sel1 out Elaboratori 20

MUX con sole porte NAND Elaboratori 21

Risultato simulazione Elaboratori 22

Multiplexer realizzato con l integrato 74151A (MUX 8 a 1) Elaboratori 23

Risultato simulazione 74151A MUX abilitato MUX disabilitato Elaboratori 24

MUX 16 a 1 Elaboratori 25

Risultato simulazione MUX 16 a 1 Elaboratori 26

Il DEMULTIPLEXER Il demultiplexer è un circuito che permette di trasmettere dei dati binari seriali (ossia provenienti da una sola linea) su una particolare linea di uscita selezionata tra N linee tramite un apposito indirizzo Operazione opposta rispetto al multiplexer in Demultiplexer 1 a 4 u0 u1 u2 u3 uscite s0 s1 Ingressi selezione Elaboratori 27

DEMUX implementato con porte NAND Utilizzo digclock Enable funzionante In logica negativa Elaboratori 28

Risultato della simulazione Definizione digclock Elaboratori 29

DEMUX 1 a 16 con l integrato 74154 Elaboratori 30

Simulazione del DEMUX 74154 Elaboratori 31

Utilizzo di MUX e DEMUX per realizzare una rete combinatoria Il MUX e DEMUX possono essere usati per implementare una rete combinatoria di cui si conosca la tabella di verità Combinando opportunamente gli ingressi e le uscite di un MUX o di un DEMUX si realizzano circuiti anche complessi senza utilizzare troppi componenti Elaboratori 32

Esempio di realizzazione di una rete combinatoria tramite MUX Elaboratori 33

Esempio di realizzazione di una rete combinatoria tramite DEMUX Elaboratori 34