SystemC: un linguaggio per la modellazione e la simulazione dell hardware. Slide -1 -

Transcript

1 SystemC: un linguaggio per la modellazione e la simulazione dell hardware Slide -1 -

2 Il Gap di Astrazione Le applicazioni consistono di operazioni «complesse», che nascono dalla capacità di pensare/astrarre/organizzare/strutturare della mente umana - inizia una telefonata! - fai il playback di un video! - invia un ! Astrarre nasconde dettagli, ma permette di affrontare la complessità dei problemi Scendere di livello di astrazione aumenta il contenuto informativo GAP DI ASTRAZIONE Ci vogliono diversi livelli di software e hardware intermedi che interpretino o traducano le operazioni di alto livello nelle istruzioni basilari eseguibili da un microprocessore Un microprocessore può eseguire solo semplici istruzioni aritmetico-logiche di «basso livello» - Es., somma/sottrae/moltiplica/divide due numeri interi - Es., effettua l AND/OR/EXOR logico tra due bit o insiemi di bit Slide -2 -

3 Il Gap di Astrazione Un microprocessore può eseguire solo semplici istruzioni aritmetico-logiche di «basso livello» - Es., somma/sottrae/moltiplica/divide due numeri interi - Es., effettua l AND/OR/EXOR logico tra due bit o insiemi di bit Scendere di livello di astrazione aumenta il contenuto informativo GAP DI ASTRAZIONE Ci vogliono diversi livelli di hardware intermedi che interpretino o traducano le operazioni di basso livello nel cambiamento della tensione di segnali elettrici Segnali elettrici ad una tensione elevata («1» logico, es. superiore a 0.9 Volt) o ad una tensione bassa («0» logico, es. inferiore a 0.1 Volt) Slide -3 -

4 Livelli di Astrazione in un Microprocessore Livello applicativo Da un livello di astrazione elevato (enfasi sulla funzionalità)...ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Livello elettrico Slide -4 -

5 Livelli di Astrazione Livello applicativo Livello software di sistema Da un livello di astrazione elevato (enfasi sulla funzionalità)...ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Slide -5 -

6 Livelli di Astrazione Livello applicativo Livello software di sistema Livello driver Da un livello di astrazione elevato (enfasi sulla funzionalità)...ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Slide -6 -

7 Livelli di Astrazione Livello applicativo Livello software di sistema Livello driver Da un livello di astrazione elevato (enfasi sulla funzionalità).. Livello architettura di sistema.ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Slide -7 -

8 Livelli di Astrazione Livello applicativo Livello software di sistema Livello driver Da un livello di astrazione elevato (enfasi sulla funzionalità).. Livello architettura di sistema Livello microarchitetturale.ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Slide -8 -

9 Livelli di Astrazione Livello applicativo Livello software di sistema Livello driver Da un livello di astrazione elevato (enfasi sulla funzionalità).. Livello architettura di sistema Livello microarchitetturale Livello porte logiche b c un5_y y y a un8_y.ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Slide -9 -

10 Livelli di Astrazione Livello applicativo Livello software di sistema Livello driver Da un livello di astrazione elevato (enfasi sulla funzionalità).. Livello architettura di sistema Livello microarchitetturale Livello porte logiche b c un5_y y y a Livello transistor (o circuitale) un8_y.ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Slide -10 -

11 Livelli di Astrazione Livello applicativo Livello software di sistema Livello driver Da un livello di astrazione elevato (enfasi sulla funzionalità).. Livello architettura di sistema Livello microarchitetturale Livello porte logiche b c un5_y y y a Livello transistor (o circuitale) un8_y.ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Livello layout Slide -11 -

12 Livelli di Astrazione Livello applicativo Livello software di sistema Livello driver Da un livello di astrazione elevato (enfasi sulla funzionalità).. Livello architettura di sistema Livello microarchitetturale Livello porte logiche b c un5_y y y a Livello transistor (o circuitale) un8_y.ad un livello di astrazione sempre più basso (dove i dettagli implementativi prendono forma) Livello layout Livello simulazione elettrica Slide -12 -

13 Livelli di Astrazione un Altra Rappresentazione Questo corso Livello di astrazione Problema Algoritmo Software Applicativo System Software Architettura del set di istruzioni Micro architettura Operatori Logici Circuiti Dispositivi Fisica Esempi Salvare/comprimere una immagine JPEG, MP3 Programmi Sistemi operativi, macchine virtuali, driver, runtime,.. Salva/leggi un dato, fai una somma, moltiplica, Datapath, Registri, Controller, Memoria AND gates, NOT gates Topologia circuitale Transistor, diode Layout, simulazione elettrica

14 Livelli di Astrazione un Altra Rappresentazione Livello di astrazione Problema Algoritmo Software Applicativo System Software Architettura del set di istruzioni Micro architettura Operatori Logici Circuiti Dispositivi Fisica Esempi Salvare/comprimere una immagine JPEG, MP3 Programmi Sistemi operativi, macchine virtuali, driver, runtime,.. Salva/leggi un dato, fai una somma, moltiplica, Datapath, Registri, Controller, Memoria AND gates, NOT gates Topologia circuitale Transistor, diode Layout, simulazione elettrica Quello che vede il programmatore Tutto questo viene astratto al programmatore

15 Livelli di Astrazione un Altra Rappresentazione Livello di astrazione Problema Algoritmo Software Applicativo System Software Architettura del set di istruzioni (ISA) Micro architettura Operatori Logici Circuiti Dispositivi Fisica Esempi Salvare/comprimere una immagine JPEG, MP3 Programmi Sistemi operativi, macchine virtuali, driver, runtime,.. Salva/leggi un dato, fai una somma, moltiplica, Datapath, Registri, Controller, Memoria AND gates, NOT gates Topologia circuitale Transistor, diode Layout, simulazione elettrica Interfaccia tra hardware e software; è un contratto che l hardware promette di rispettare L implementazione dell ISA è la microarchitettura

16 Livelli di Astrazione - Precisazione L intera gerarchia deve essere progettata per l utilizzatore! Livello di astrazione Problema Algoritmo Software Applicativo System Software Architettura del set di istruzioni (ISA) Livelli inferiori L utilizzatore interagisce con il computer Come progettare il sistema per rispettare i requisiti dell utilizzatore? Molte piattaforme hardware di valore sono state scartate perchè erano difficili da programmare ISA determina l efficienza con cui il software si mappa sull hardware (velocità dell hardware, lunghezza codice) 16

17 Problema Progettuale: Hardware/Software Co-design Nei sistemi complessi (quali un microprocessore), gli sviluppatori del software devono spesso aspettare che l hardware sia finalizzato prima di poter iniziare con la scrittura dettagliata del codice Gli sviluppatori del software devono anche aspettare che i dispositive reali (chip e board) siano prodotti per poter testare il loro codice in un ambiente realistico. Questa dipendenza crea un lungo percorso critico che si traduce in un rischio finanziario per il progetto Slide -17 -

18 La Vecchia Prassi 1. Un ingegnere di Sistema scrive un modello C o C++ del sistema (hardware+software) per verificare gli algoritmi e la correttezza funzionale della loro esecuzione. 2. Le parti del modello C/C++ che devono essere implementate in hardware sono convertite manualmente in un modello Verilog/VHDL per la loro implementazione in hardware (l hardware del microprocessore è un ASIC!) Slide -18 -

19 Problemi con la Vecchia Prassi La conversione manuale dal C ad HDL è un processo insidioso che può facilmente portare alla creazione di errori/bachi. Nasce una discontinuità tra il modello del sistema e il modello HDL Dopo la conversione, l attenzione si focalizza sul modello HDL e il modello C diviene progressivamente inconsistente man mano che vengono fatti i cambiamenti, e dunque inutilizzabile. I cambiamenti vengono tipicamente apportati al solo modello HDL, non al modello C. Nascono ambienti multipli per il test di sistema Test creati per validare la funzionalità del modello C non possono essere tipicamente riutilizzati per il modello HDL senza un adeguato processo di conversione. La conversione manuale riguarda non solo parti del modello di sistema, ma anche il programma di test. Slide -19 -

20 Perché non Utilizzare solo C/C++? L hardware è intrinsecamente parallelo, mentre C/C++ non forniscono alcun supporto alla concorrenza Non esiste una nozione di tempo (ritardi, segnali di temporizzazione quali i clock) Il modello della comunicazione è molto diverso rispetto al modo con cui comunicano i blocchi hardware (tramite segnali) E molto complesso realizzare la reattività ad un evento, indispensabile per la modellazione del funzionamento dell hardware Mancano tipi di dato adeguati (es., valori logici, vettori di bit, matematica in virgola fissa,..) «C++ VANILLA» NON E UTILIZZABILE! Slide -20 -

21 Obiettivi del SystemC Obiettivi originali: Modellare l hardware con un linguaggio di programmazione software Ottenere la simulazione rapida di sistemi complessi Fornire supporto alla modellazione: Sfida: Sia dell Hardware Sia del sistema Hardware/Software Dare una «semantica hardware» a modelli software In pratica: SystemC ha avuto ed ha successo come linguaggio di modellazione HW/SW a livello del sistema completo. Tuttavia, il suo utilizzo per la «sintesi» diretta dell hardware è oggi assai limitato. Slide -21 -

22 SystemC E una estensione del C++ E in realtà una libreria di classi C++ (libsystemc.a), che danno l impressione al neofita di una nuova metodologia di modellazione dell hardware (sembra un linguaggio a sé stante) La semantica dell hardware è stata realizzata attraverso questa libreria di classi Il codice SystemC è codice C++ e può essere liberamente mischiato con codice C++ Può essere tradotto in tradizionali modelli HDL per la sintesi hardware Convertitori automatici SystemC -> Verilog/VHDL (quanto efficienti?) Unico caso di successo: conversione C/C++/SystemC -> Verilog/VHDL per la sintesi hardware su FPGA (high-level synthesis, HLS) Esempio: Vivado Design Suite per FPGA Xilinx Slide -22 -

23 Infrastruttura del SystemC Una specifica eseguibile è un programma C++ che ha lo stesso comportamento del Sistema quando viene eseguito Slide -23 -

24 Benefici di una specifica eseguibile Evita inconsistenze ed errori ed aiuta a garantire la completezza della specifica progettuale Motivo: abbiamo creato un programma che si comporta allo stesso modo del sistema Garantisce interpretazioni univoche della specifica Ogni volta che gli implementatori hanno dubbi sulla specifica, possono eseguire la executable specification e determinare cosa il sistema deve fare in determinate condizioni Aiuta a validare la funzionalità del Sistema prima che inizi l implementazione Aiuta a creare I primi modelli di performance del Sistema. I suoi testbench possono essere riutilizzati per testare l implementazione della specifica Slide -24 -

25 SystemC e la Sfida dell Hardware/Software Co-design HARDWARE DEVELOPMENT MODELLO FUNZIONALE SYSTEMC (SENZA TEMPO) MODELLO FUNZIONALE CON TEMPO MODELLO STRUTTURALE Istr. 1 Istr. 2 Istr. 3 Simulatore del set di Istruzioni (ISS) Aggiorna le variabili di stato in funzione dell istruzione eseguita Slide -25 -

26 SystemC e la Sfida dell Hardware/Software Co-design HARDWARE DEVELOPMENT MODELLO FUNZIONALE SYSTEMC (SENZA TEMPO) MODELLO FUNZIONALE CON TEMPO MODELLO STRUTTURALE Istr. 1 Istr. 2 Istr. 3 Simulatore del set di Istruzioni (ISS) Istruzione 1: 3ns Istruzione 2: 6ns Istruzione 3: 3ns Slide -26 -

27 SystemC e la Sfida dell Hardware/Software Co-design HARDWARE DEVELOPMENT MODELLO FUNZIONALE SYSTEMC (SENZA TEMPO) MODELLO FUNZIONALE CON TEMPO MODELLO STRUTTURALE Tempo istruzione n = f(tipo di istruzioni precedenti) Slide -27 -

28 SystemC e la Sfida dell Hardware/Software Co-design HARDWARE DEVELOPMENT MODELLO FUNZIONALE SYSTEMC (SENZA TEMPO) MODELLO FUNZIONALE CON TEMPO MODELLO STRUTTURALE SOFTWARE DEVELOPMENT PROGETTO E HW/SW REAL-TIME COMPLETE VERIFICA CODESIGN SOFTWARE SOFTWARE DELL ALGORITMO VALIDATION Slide -28 -

29 Livello di astrazione Livelli di Astrazione Esempi Problema Salvare/comprimere una immagine Algoritmo Software Applicativo JPEG, MP3 Programmi Copertura di MATLAB Questo corso System Software Architettura del set di istruzioni Micro architettura Operatori Logici Sistemi operativi, macchine virtuali, driver, runtime,.. Salva/leggi un dato, fai una somma, moltiplica, Datapath, Registri, Controller, Memoria AND gates, NOT gates Copertura del SystemC come simulatore dell hardware Copertura del Verilog/VHDL Circuiti Dispositivi Topologia circuitale Transistor, diode Copertura di SPICE Fisica Layout, simulazione elettrica Slide -29 -

30 Livello di astrazione Livelli di Astrazione Esempi Problema Salvare/comprimere una immagine Algoritmo Software Applicativo JPEG, MP3 Programmi Copertura di MATLAB Questo corso System Software Architettura del set di istruzioni Micro architettura Operatori Logici Sistemi operativi, macchine virtuali, driver, runtime,.. Salva/leggi un dato, fai una somma, moltiplica, Datapath, Laboratorio Registri, Controller, di Memoria questo corso AND gates, NOT gates Copertura del SystemC come simulatore dell hardware Copertura del Verilog/VHDL Circuiti Dispositivi Topologia circuitale Transistor, diode Copertura di SPICE Fisica Layout, simulazione elettrica Slide -30 -

31 Open Community Licensing Come ottenere SystemC? SystemC v availale (including TLM library) v Apache 2.0 License Slide -31 -