Università degli Studi di Napoli. Federico II

Transcript

1 Università degli Studi di Napoli Federico II FACOLTÀ DI SCIENZE MATEMATICHE FISICHE E NATURALI CORSO DI LAUREA IN FISICA TESI DI LAUREA Studio e progettazione dell elettronica di lettura dei contatori di tempo di volo dell esperimento PAMELA per la ricerca di antimateria nello spazio Relatori Candidato Prof. G.C.BARBARINO MASSIMO ORAZI Dr. G.OSTERIA matr. 07/6194 ANNO ACCADEMICO 2001/2002

2 II

3 III A mio padre

4 IV

5 Sommario SOMMARIO... V INTRODUZIONE...I CAPITOLO I LA FISICA DEI RAGGI COSMICI I RAGGI COSMICI Spettro energetico Abbondanza relativa degli elementi La modulazione solare e il taglio geomagnetico IL PROBLEMA DELL ANTIMATERIA Antimateria nei raggi cosmici I positroni Gli antiprotoni Antinuclei CAPITOLO II L ESPERIMENTO PAMELA LA COLLABORAZIONE WIZARD E L ESPERIMENTO PAMELA CARATTERISTICHE E OBIETTIVI SCIENTIFICI DELL ESPERIMENTO PAMELA I RIVELATORI DI PAMELA Lo spettrometro magnetico Il magnete Il sistema tracciante al silicio V

6 3.2. Il sistema per il tempo di volo (TOF) Il sistema di anticoincidenze Il calorimetro Il piano di scintillatori S Il rivelatore di neutroni Il rivelatore di radiazione di transizione (TRD) L ELETTRONICA DI PAMELA Il sistema di acquisizione e controllo di PAMELA Il sistema I-DAQ Il sistema di PSCU L INTEGRAZIONE DI PAMELA SUL SATELLITE RESURS-DK Il modello meccanico e di massa Il modello termico Il modello tecnologico Il modello di volo CAPITOLO III IL SISTEMA DI TEMPO DI VOLO DI PAMELA IDENTIFICAZIONE DI PARTICELLE CON LO SPETTROMETRO MAGNETICO A TEMPO DI VOLO La misura dell impulso La misura del tempo di volo La misura della perdita di energia negli scintillatori IL TOF DI PAMELA Gli scintillatori BC I fotomoltiplicatori HAMAMATSU R Conteggi attesi per piano e contatore Il progetto del partitore di tensione PROBLEMI RELATIVI ALLA MECCANICA DEL TOF Spettro di vibrazione atteso Il montaggio dei contatori Il montaggio dei fotomoltiplicatori Isolamento dei fotomoltiplicatori VI

7 3.4. Prove di vibrazione per un contatore del piano S CAPITOLO IV LA SCHEDA DI FRONT-END DEL TOF L ELETTRONICA NELLE APPLICAZIONI SPAZIALI La tecnologia CMOS Effetti della radiazione sui dispositivi a semiconduttore Single Event Effect Effetti della Total Ionization Dose La selezione della componentistica elettronica di PAMELA Resistenza agli effetti TID Resistenza agli effetti SEE Resistenza ai SEE dei dispositivi FPGA ACTEL 54SX Alcune tecniche di progettazione per l elettronica di PAMELA LA SCHEDA DI FRONT-END La proposta NASA La scheda di front-end SEZIONE ANALOGICA La sezione di tempo L espansore a doppia rampa La logica di controllo dell espansore temporale La sezione di carica SEZIONE DIGITALE Il TDC La logica di interfaccia e controllo CAPITOLO V IL TDC GLI FPGA L architettura di un FPGA Architettura di un FPGA ACTEL della famiglia 54SX-A La progettazione su FPGA METODOLOGIA DI PROGETTO Studio preliminare di un TDC con interpolatore VII

8 2.2. La scheda di test I test preliminari IL TDC Descrizione generale e funzionalità Il progetto del TDC Considerazioni preliminari La struttura I principali blocchi logici La realizzazione del TDC nel dispositivo FPGA Analisi dei risultati IL PROGETTO DELLA LOGICA DI CONTROLLO DELL ESPANSORE TEMPORALE CAPITOLO VI MISURE SPERIMENTALI SISTEMA DI MISURA CALIBRAZIONE DEL CANALE DI MISURA DI TEMPO MISURE DI TEMPO SUI CONTATORI A SCINTILLAZIONE CONCLUSIONI BIBLIOGRAFIA RINGRAZIAMENTI VIII

9 Introduzione Il presente lavoro di tesi è stato svolto nell ambito della collaborazione internazionale WIZARD il cui scopo è lo studio della componente di antimateria nei raggi cosmici mediante apparato sperimentale a bordo di satellite. L esperimento PAMELA (da a Payload for Antimatter Matter Exploration and Lightnuclei Astrophysics), a cui partecipano membri del Dipartimento di Fisica dell Università di Napoli e della sezione locale dell Istituto Nazionale di Fisica Nucleare (INFN), rientra nell ambito del programma di cooperazione italo-russo RIM Russian Italian Mission. L apparato sperimentale è formato da uno spettrometro magnetico, un sistema per la misura dei tempi di volo, un calorimetro ad immagine e un rivelatore di radiazione di transizione e sarà alloggiato a bordo del satellite russo RESURS-DK1 da lanciare in una finestra temporale prevista intorno alla metà del Tale apparato è ottimizzato in modo particolare per la misura degli spettri di antiprotoni e positroni con energie comprese rispettivamente tra 80 MeV e190 MeV e tra 50 MeV e 270 MeV; inoltre, grazie alla sua lunga permanenza in orbita (circa tre anni), consentirà di raccogliere dati sperimentali ad elevata statistica. Il gruppo PAMELA di Napoli si occupa della progettazione del sistema di tempo di volo, con la relativa elettronica di lettura e acquisizione, e dell elettronica di trigger. Il lavoro di tesi è consistito nello sviluppo dell elettronica digitale di front-end che consente la conversione dei segnali provenienti dai rivelatori del sistema di tempo di volo. Nel Capitolo 1 si introduce l argomento raggi cosmici e si illustreranno alcune delle problematiche connesse alla loro rivelazione. In seguito si accenna all importanza che lo I

10 studio della componente di antimateria nei raggi cosmici riveste nell ambito degli studi cosmologici sulla simmetria dell universo. Nel Capitolo 2 si presentano gli obiettivi scientifici dell esperimento e successivamente sono analizzati in dettaglio i vari rivelatori che compongono il telescopio PAMELA evidenziandone le caratteristiche tecniche ed i principi di rivelazione. In seguito, dopo una breve descrizione del sistema di acquisizione dati dell esperimento, si descrive sinteticamente la complessa procedura di integrazione di PAMELA sul satellite RESURS- DK1. Nel Capitolo 3, dopo aver trattato i principi di identificazione delle particelle con lo spettrometro magnetico, si descrive in dettaglio la struttura del sistema di tempo di volo. In particolare, oltre ad illustrare i componenti selezionati per la sua realizzazione, si discutono gli aspetti operativi concernenti il loro utilizzo. Infine si illustrano, a grandi linee, gli aspetti relativi alla meccanica e all assemblaggio del sistema di piani a scintillatori. Il Capitolo 4 si apre con una descrizione sulle problematiche connesse all utilizzo di dispositivi elettronici in applicazioni spaziali ed in particolare, introdotti i principali effetti delle radiazioni sui dispositivi a semiconduttore, si discute della selezione della componentistica elettronica adottata per PAMELA e si citano alcune tecniche di progettazione utilizzate per minimizzare gli effetti delle radiazioni precedentemente discussi. Successivamente si descrive la scheda elettronica di front-end del sistema di tempo di volo e si accenna alle scelte di fondo che hanno portato alla definizione della sua architettura. Infine, dopo aver descritto le sezioni di elettronica analogica che prelevano le informazioni di tempo e di carica dai segnali provenienti dai rivelatori, si introduce la sezione di elettronica digitale della scheda. Nel Capitolo 5 viene esposto lo sviluppo, su un dispositivo logico programmabile FPGA, del TDC digitale (Time to Digital Converter) ad alta frequenza da impiegare sulle schede di front-end del sistema di tempo di volo di PAMELA; questo componente converte in codici digitali le informazioni estratte dalle sezioni analogiche, descritte nel capitolo precedente, della scheda. Una buona parte del lavoro di progettazione della scheda di front-end, descritta nel capitolo 4, e l intero lavoro illustrato nel capitolo 5, è stato svolto da me in maniera originale II

11 e autonoma. Questo lavoro ha portato alla progettazione, simulazione e realizzazione del TDC nonché all ideazione e alla realizzazione, curata personalmente a partire dalla progettazione del circuito stampato, di una scheda elettronica di test che ha costituito un supporto hardware indispensabile nelle attività di prova e misura condotte sia nello sviluppo del TDC che dell elettronica di front-end. Per portare a termine tutto questo lavoro ho dovuto acquisire profonde conoscenze del dispositivo FPGA in cui è stato realizzato il TDC e di tutto il relativo ambiente di sviluppo software (CAD, tools di simulazione, ecc.). Inoltre, per raggiungere l elevata frequenza di lavoro richiesta per il TDC, ho dovuto adottare una progettazione logica estremamente accurata. Il capitolo 5 si apre con un accurata descrizione della famiglia di dispositivi logici programmabili FPGA da impiegare per la realizzazione del TDC e della resistenza alle radiazioni che questi garantiscono. Successivamente, dopo aver illustrato la metodologia di di progettazione seguita per arrivare alla produzione di un prototipo della scheda di frontend, si discute ampiamente del TDC. In particolare si descrive nel dettaglio il suo funzionamento e la sua struttura logica, si illustrano e si motivano le scelte di progettazione effettuate e, in conclusione, si analizzano le prestazioni ottenute verificando il rispetto delle specifiche di progetto. Per concludere nel Capitolo 6 sono esposte brevemente le misure compiute su un prototipo di scheda di front-end su cui è stato montato il TDC sviluppato, per verificare funzionalità e prestazioni dell elettronica complessiva realizzata (risoluzioni e linearità). Infine sono illustrate le misure compiute, utilizzando la stessa scheda di front-end, su un piccolo sistema di tempo di volo realizzato per verificare le prestazioni dell insieme scintillatore-fotomoltiplicatore-elettronica di front-end. III

12 IV

13 Capitolo I La fisica dei raggi cosmici 1. I raggi cosmici Con il termine raggi cosmici si indica l insieme delle particelle incidenti sulla sommità dell atmosfera terrestre. Di queste, il 98% sono protoni e nuclei ed il 2% sono elettroni. Dei primi, circa l 87% sono protoni, il 12% nuclei di elio e il rimanente 1% nuclei più pesanti. Tecnicamente, i raggi cosmici primari sono le particelle accelerate nelle sorgenti astrofisiche ed i secondari sono le particelle prodotte nelle interazioni dei primari con il gas interstellare. Quindi elettroni, protoni ed elio, così come carbonio, ossigeno, ferro ed altri nuclei prodotti nelle stelle, sono primari; nuclei come litio, berillio e boro sono secondari. Antiprotoni e positroni sono in parte, se non interamente, secondari Spettro energetico Lo spettro energetico delle particelle dei raggi cosmici si estende per molti ordini di grandezza e può essere descritto dalla legge: N( E) de = ke dove N(E) è il flusso di particelle che arrivano dall unità di angolo solido per unità di energia, e l indice spettrale γ varia tra 2.5 e 2.7. Nella Figura I-1, che mostra N(E) indipendentemente dal tipo di particella e moltiplicato in ordinata per E 2.7, si possono isolare quattro zone. γ de 1

14 La prima arriva ai ev ed è caratterizzata da un indice spettrale compreso tra fra 2.6 e 2.7; la seconda, detta ginocchio dello spettro, va dai e i ev e mostra una diminuzione della pendenza (γ 2.5); nella terza zona, che arriva ai ev c è un brusco aumento della pendenza (γ 3); la quarta, detta anca dello spettro, arriva fino alle massime energie misurate con γ 2.5 [1]. Figura I-1: Spettro energetico di tutte le particelle dei raggi cosmici. Le coordinate sono moltiplicate per E 2.7, in modo da appiattire il grafico. (Una retta orizzontale corrisponde ad una legge k E 2.7 ) [2]. Ogni cambiamento di pendenza della curva in Figura I-1 è attribuito ad un differente meccanismo di accelerazione delle particelle. Si ipotizza che i raggi cosmici fino alla zona del ginocchio siano accelerati dalle onde d urto prodotte da esplosioni di supernovae della nostra galassia [3-5]. Per energie superiori al ginocchio fra le sorgenti possibili ci sono, oltre alle supernovae, anche le radiogalassie più potenti. Infatti il raggio di curvatura di una particella con ev/nucleone all interno del campo magnetico galattico, è confrontabile con lo spessore del disco della galassia; ad energie maggiori aumenta il raggio di curvatura e con esso la probabilità che la particella sfugga dalla galassia. 2

15 Dunque ci si aspetta che per energie sufficientemente alte i raggi cosmici provengano da sorgenti poste al di fuori della Via Lattea. I dati riguardanti i raggi cosmici con energie superiori a ev sono molto pochi, ma l indice spettrale diverso dalla zona precedente segnala una differente tipologia per le sorgenti, che potrebbero essere nuclei galattici attivi e radiogalassie. Figura I-2: Flusso differenziale dei raggi cosmici in funzione dell energia cinetica per nucleone. Dopo i 10 7 MeV/nucleone non è più possibile separare i vari nuclei [2][6]. In Figura I-2 è riportato il flusso differenziale di alcuni elementi, in funzione dell energia cinetica per nucleone, nell intervallo fino a 10 4 GeV/nucleone (circa 3 ordini di grandezza prima della zona del ginocchio). Si nota che al di sotto di 1 GeV/nucleone lo spettro mostra per tutte le quattro specie una pronunciata attenuazione rispetto alla legge di potenza osservata ad energie più alte. Questo taglio, detto anche cut-off, è l effetto della modulazione solare. 3

16 1.2. Abbondanza relativa degli elementi Anche l abbondanza chimica nei raggi cosmici fornisce delle importanti informazioni sulla loro origine e sui meccanismi di propagazione dalla loro sorgente fino alla Terra. Dalla Figura I-3, che riporta le abbondanze relative dei raggi cosmici e degli elementi nel nostro Sistema Solare, si nota che due gruppi di elementi, Litio, Berillio e Boro da una parte, Scandio, Titanio, Vanadio, Cromo e Manganese dall altra, sono assai più abbondanti tra i raggi cosmici che tra gli elementi costituenti il Sistema Solare. Figura I-3: Abbondanza degli elementi, dall'elio al Nichel, nei raggi cosmici incidenti sulla Terra (linea continua), confrontata con quella degli elementi nel Sistema Solare (linea tratteggiata). Entrambi i grafici sono normalizzati rispetto all'abbondanza del Silicio. 4

17 Questa differenza è dovuta al fatto che questi elementi sono praticamente assenti come prodotti della nucleosintesi stellare; essi sono presenti nei raggi cosmici per effetto della frammentazione (spallation) di nuclei più pesanti e abbondanti (rispettivamente Carbonio ed Ossigeno per il primo gruppo, e Ferro per il secondo gruppo) in seguito all interazione con il mezzo interstellare [7]. Per questo motivo l analisi dell abbondanza di questi elementi (nota la sezione d urto per frammentazione) fornisce una misura della quantità media di materia attraversata dai raggi cosmici dalla sorgente fino alla Terra La modulazione solare e il taglio geomagnetico I rivelatori di raggi cosmici, sulla Terra o in orbita intorno ad essa, non misurano lo spettro del flusso interstellare. Infatti prima di raggiungerli le particelle devono dapprima penetrare nell eliosfera, che trasporta protoni e altre particelle cariche emessi dal Sole in moto pressoché radiale verso l esterno del Sistema Solare, per poi attraversare l atmosfera terrestre, equivalente a circa 10 m di acqua. Dunque la maggior parte dei raggi cosmici interagisce con i nuclei dell atmosfera dando luogo a cascate di particelle secondarie stabili e instabili. Dal decadimento di queste ultime deriva il flusso rivelabile al livello del mare, costituito essenzialmente da muoni e neutrini. Il vento solare trasporta anche le linee del campo magnetico solare, trascinate dal plasma a causa della sua altissima conducibilità elettrica, per cui i raggi cosmici devono viaggiare attraverso un mezzo con una densità di particelle e un campo magnetico maggiori di quello interstellare [7]. Inoltre l eliosfera non è in uno stato stazionario, dato che il Sole ha un attività variabile ciclicamente, con periodo di circa 11 anni, molto più breve del tempo tipico di propagazione dei raggi cosmici nella Galassia, dell ordine di qualche milione di anni (stimato osservando l abbondanza relativa di isotopi instabili quali il 10 Be, che ha un tempo di dimezzamento τ 1/ anni). Anche la Terra, infine, possiede un campo magnetico che, assieme all atmosfera, offre una barriera al vento solare: tra la Terra e il Sole, a circa 15 raggi terrestri dal nostro pianeta, il vento solare forma un onda d urto rappresentata in Figura I-4. La figura mostra anche la complicata struttura, determinata dal campo magnetico terreste, in cui esistono zone accessibili e zone inaccessibili al plasma. 5

18 I raggi cosmici di bassa energia (sotto i 3 GeV) sono influenzati da questa struttura, che ostacola, ed eventualmente impedisce, la loro propagazione. In particolare si osserva una anticorrelazione tra l intensità del flusso sulla Terra di raggi cosmici e il grado di attività solare; si parla, in questo caso, di modulazione solare. Un effetto simile alla modulazione solare è quello dovuto al campo magnetico terrestre, anch esso in grado di impedire ai raggi cosmici di bassa energia di arrivare alla superficie terrestre, deflettendoli nuovamente verso l esterno. Figura I-4: Magnetosfera terrestre e interazione con il vento solare [7]. La deflessione di queste particelle, nota come taglio geomagnetico, dipende strettamente dalla forma dipolare del campo magnetico terrestre ed è minore ai poli e massima all Equatore. La Figura I-5 mostra questa dipendenza dalla latitudine per una particella di carica unitaria. Il taglio geomagnetico, pur non costituendo un problema per i rivelatori costruiti sulla superficie terrestre, non può essere trascurato per un apparato spaziale che compie un orbita, come quella prevista per PAMELA, che interessa diverse latitudini geomagnetiche. Il rivelatore PAMELA, in aggiunta a questo, passerà per la cosiddetta anomalia atlantica, una zona situata sopra l Oceano Atlantico al largo della costa brasiliana, in cui il flusso di particelle è sensibilmente più alto di quello previsto per la stessa latitudine. 6

19 Figura I-5: Fattore di trasmissione geomagnetico per particelle a carica unitaria, mediato su orbite aventi diverse inclinazioni λ rispetto all Equatore [7]. 2. Il problema dell antimateria Nella descrizione in termini quanto-relativistici del moto dell elettrone, Dirac sviluppò una teoria che prevedeva l esistenza di una particella avente le stesse caratteristiche dell elettrone, ma carica elettrica opposta [8]. Tale previsione fu confermata, pochi anni più tardi, dalla scoperta del positrone nei raggi cosmici ad opera di Anderson [9]. Tuttavia il principio di simmetria che sta alla base della teoria di Dirac, ovvero che non solo le antiparticelle esistono ma obbediscono alle stesse leggi fisiche cui sono soggette le particelle, è in contrasto con le osservazioni a livello cosmologico: l universo che si osserva è costituito solo da materia ordinaria. Per spiegare questa asimmetria apparente, nell ipotesi di un universo inizialmente simmetrico, sono state formulate diverse teorie che possono raggrupparsi in due categorie: i modelli asimmetrici e quelli simmetrici. 7

20 Modelli asimmetrici Se si considera uno stato iniziale dotato di una certa simmetria, come doveva essere l universo subito dopo il Big Bang, per avere uno stato finale asimmetrico, come potrebbe essere l universo attuale, si deve necessariamente introdurre un meccanismo per cui l iniziale simmetria sia venuta a mancare, ovvero, come si dice normalmente, si sia rotta. Nel 1967 Sakharov individuò delle condizioni che possono giustificare la formazione di un universo asimmetrico [10]. Queste condizioni sono: 1. non equilibrio termodinamico; 2. violazione delle simmetrie C (coniugazione di carica) e CP (applicazione contemporanea della coniugazione di carica e della parità); 3. non conservazione del numero barionico. La prima condizione è soddisfatta, come prevede la teoria cosmologica del Big Bang, da un universo in espansione come il nostro. La violazione di C è riscontrata nelle interazioni deboli e la violazione CP è stata osservata nei decadimenti di K 0 e 0 K. L ultima condizione, invece, pur essendo prevista dalle Teorie di Grande Unificazione (Grand Unified Theories, o GUT), non è stata ancora osservata. Modelli simmetrici Un modello cosmologico simmetrico può essere costruito, rimanendo sempre nell ambito delle GUT, partendo dalle stesse tre condizioni di Sakharov e postulando una diversa natura della violazione di CP [11]. Secondo tale modello la rottura della simmetria sarebbe avvenuta durante il raffreddamento dell universo, ad un tempo t CP dal Big-Bang. Quando avviene una rottura di simmetria esistono più stati finali che singolarmente violano la simmetria iniziale ma, poiché essi sono tutti equiprobabili, sono tali da conservare la simmetria globale. Pertanto nelle regioni casualmente non connesse, in quanto più lontane della loro distanza di orizzonte ct CP, sarebbe avvenuta una transizione in stati finali diversi; ogni regione si sarebbe poi evoluta separatamente dando luogo a domini distinti caratterizzati ciascuno da una diversa abbondanza relativa di materia e antimateria. La simmetria globale dell universo, in questo caso, sarebbe preservata. 8

21 Complessivamente nessuno dei modelli cosmologici risulta più plausibile degli altri e le attuali conoscenze sulle interazioni fondamentali sono in grado di supportare sia l ipotesi di un universo simmetrico che antisimmetrico Antimateria nei raggi cosmici Il metodo più diretto per indagare sull eventuale esistenza di domini di antimateria consiste nella misura della componente di antimateria contenuta nei raggi cosmici. L idea alla base di questo tipo di indagine è che una certa quantità di antimateria venga espulsa dalle anti galassie sotto forma di raggi cosmici, in analogia con quanto si ritiene avvenga per i raggi cosmici espulsi dalle galassie. Parte di questi raggi cosmici verrebbe catturata dalla nostra galassia e intrappolata dai campi magnetici in essa presenti, entrando a far parte del flusso di raggi cosmici della Via Lattea. Tuttavia nei raggi cosmici secondari sono presenti anche antiprotoni e positroni, prodotti nelle interazioni di alta energia, che si aggiungono alle eventuali componenti primarie. Di conseguenza, per riconoscere l effetto dovuto ad una eventuale sorgente di antimateria sul flusso dei raggi cosmici, è necessario conoscere il meccanismo di produzione e propagazione dei raggi cosmici nel mezzo interstellare, in modo da stimare il contributo secondario. La propagazione dei raggi cosmici può essere descritta mediante un insieme di equazioni di trasporto che tengono conto della distribuzione delle sorgenti nello spazio e nel tempo, della diffusione non omogenea, delle perdite di energia, dell accelerazione e delle trasformazioni subite dai raggi cosmici nello spazio interstellare. Per risolvere l equazione generale del trasporto sono state introdotte delle ipotesi semplificatrici, sulla natura delle sorgenti dei raggi cosmici, che danno luogo a diversi modelli di propagazione. Il modello noto come Standard Leaky Box Model (SLBM), prevede una densità costante delle sorgenti, che la quantità di materia attraversata dai raggi cosmici sia costante e che essi abbiano una piccola probabilità d uscire dalla galassia [12]. Una variante di questo modello il Modified Leaky Box Model (MLBM) prevede che il confinamento dei raggi cosmici nella galassia dipenda dall energia. Un altro modello, il Closed Galaxy Model, o CGM, suppone che i raggi cosmici siano confinati nella galassia fino a che non vengano distrutti per interazione o per continua perdita di energia. 9

22 I positroni Ai fini della ricerca di antimateria primaria l osservazione dei positroni risulta scarsamente rilevante, a causa dell elevato flusso secondario proveniente dal decadimento di µ + e K +, prodotti in gran numero nell interazione della componente nucleare dei raggi cosmici con il mezzo interstellare. Un ulteriore complicazione è costituita dal fatto che sia gli elettroni sia i positroni, a causa della piccola massa, sono soggetti a grosse perdite di energia, dovute a processi quali lo scattering Compton inverso, la radiazione di frenamento (bremsstrahlung) nel campo elettromagnetico dei nuclei e la radiazione di sincrotrone nel campo magnetico galattico. L insieme di questi processi rende un eventuale componente primaria difficilmente distinguibile. I dati sperimentali, tutti ottenuti con voli su pallone, sul flusso dei positroni, sono riportati in Figura I-6 dove è disegnata anche la curva dell andamento previsto per produzione secondaria secondo il MLBM. Figura I-6: Misure della frazione dei positroni nei raggi cosmici in funzione dell energia. La curva è la produzione secondaria secondo il Modified Leaky Box Model[13]. Le misure sono affette da grossi errori, dovuti sostanzialmente alla bassa statistica ottenibile con i voli su pallone, a causa del loro tempo di presa dati limitato. 10

23 Per ottenere uno spettro più esteso, ed affetto da minori incertezze di misura, è stata concepita una missione su satellite come PAMELA. La missione, infatti, consente di acquisire dati per tempi prolungati e con la minima influenza dell atmosfera che produce un fondo apprezzabile di positroni secondari Gli antiprotoni La misura del flusso di antiprotoni fornisce uno strumento interessante ai fini della ricerca di sorgenti primarie sia galattiche che extragalattiche. Ciò è dovuto al fatto che esiste praticamente una sola sorgente secondaria nota, e valutabile abbastanza bene, dovuta all interazione dei raggi cosmici con il mezzo interstellare; i prodotti di tali interazioni possono essere, infatti, coppie nucleone antinucleone. In Figura I-7 sono riportate le misure fino ad oggi effettuate del rapporto p / p, ottenute mediante esperimenti su pallone. La curva sovrapposta rappresenta il valore aspettato in base al MLBM. Come per i positroni tali misure sono affette da incertezze molto grandi a causa della bassa statistica. Figura I-7: Misure del rapporto p / p. La curva è la produzione per la produzione secondaria secondo il Modified Leaky Box Model [13]. 11

24 I risultati si discostano dallo spettro atteso di produzione esclusivamente secondaria e, in particolare, alle basse e alle alte energie e si ha un eccesso di antiprotoni. La regione delle basse energie (E<500 MeV), dove il flusso di antiprotoni secondari è basso a causa della riduzione della sezione d urto (per motivi cinematici), è particolarmente interessante in quanto un eventuale sorgente primaria sarebbe facilmente individuabile. Per spiegare questo eccesso di antiprotoni sono state presi in considerazione altri modelli che si affiancassero alla produzione secondaria. Origine extragalattica Una possibilità è che questi antiprotoni in eccesso abbiano un origine extragalattica. Quest idea, come accennato precedentemente, si basa sull ipotesi che eventuali antigalassie possano emettere nello spazio intergalattico antimateria sotto forma di raggi cosmici, che verrebbero catturati dalla nostra galassia aggiungendosi al normale flusso galattico. Il contributo dato da tale componente è difficilmente valutabile a causa della scarsa conoscenza del flusso extragalattico dei raggi cosmici e della completa mancanza di conoscenze sull effetto di una eventuale modulazione galattica. Evaporazione di buchi-neri Un altra ipotesi di produzione si basa sulla possibilità, prevista da Hawking, che, per effetti quanto-gravitazionali, i buchi neri possano perdere massa e quindi evaporare completamente in un tempo sufficientemente lungo. Un buco nero con massa pari al Sole avrebbe, secondo questa teoria, una vita media superiore all età dell universo. Tuttavia Hawking stesso aveva in precedenza ipotizzato l esistenza di buchi neri di massa piccolissima (<10 15 g) formatisi in grande quantità durante i primi istanti di vita dell universo. Questi mini-buchi neri primordiali ormai sarebbero già completamente evaporati e, nei loro ultimi 0.1 s di vita, avrebbero rilasciato circa erg d energia, producendo un flusso apprezzabile di particelle, tra cui adroni e quindi anche antiprotoni. I calcoli effettuati negli anni successivi mostrano uno spettro che presenta come caratteristica più interessante una grande abbondanza d antiprotoni a bassa energia. La materia oscura e l annichilazione di neutralino Un altra ipotesi, questa volta per spiegare l eccesso di antiprotoni alle energie superiori ai 10 GeV, è particolarmente interessante perché riguarda le teorie sulla materia oscura. Molti 12

25 dati sperimentali suggeriscono l esistenza di una grande quantità di materia non luminosa, la materia oscura appunto, non osservabile con le tecniche usuali: circa il 90% della massa dell universo esiste come materia oscura [14]. Questa può essere calda, costituita cioè da particelle leggere con alta energia cinetica, oppure fredda e costituita da particelle con massa elevata e piccola energia cinetica. I modelli cosmologici più accreditati privilegiano la materia oscura fredda e richiedono l esistenza di una grande quantità di particelle pesanti, dette WIMP (Weakly Interacting Massive Particles) che si sarebbero formate nei primissimi istanti dell evoluzione dell universo. Questo scenario implica che la nostra Galassia sia completamente avvolta da un grande alone fatto da WIMP così che il nostro sistema solare, che si muove con una velocità di 230 km/s rispetto al sistema galattico, sia continuamente investito di WIMP. Rivelare quantitativamente un evento di WIMP può permettere sia di ottenere informazioni sull evoluzione dell universo che di investigare nuovi fenomeni fisici al di là del Modello Standard delle interazioni fondamentali. Infatti il modello più accreditato per l unificazione di queste interazioni, la supersimmetria, prevede che ad ogni particella ordinaria corrisponda una super particella. Se queste super particelle esistono, si presume che debbano avere massa molto elevata e che la particella supersimmetrica più leggera (il neutralino) sia stabile,neutra e soggetta solo ad interazioni deboli. Il neutralino, uno dei possibili candidati a WIMP, potrebbe essere l origine della materia oscura. L osservazione diretta di neutralini è resa difficile dalla piccolissima sezione d urto di interazione con la materia ordinaria. L esperimento PAMELA può effettuare un osservazione indiretta di WIMP misurando la distribuzione in energia degli antiprotoni grazie al fatto che questi costituiscono uno dei prodotti del processo di annichilazione con la sua antiparticella [15]. La Figura I-8 mostra che nell intervallo di energie esplorato dall esperimento PAMELA, è possibile misurare un eventuale distorsione dal flusso di antiprotoni atteso (curva tratteggiata sulla sinistra) indotta dal contributo (curva tratteggiata sulla destra) del processo di annichilazione neutralino-antineutralino. 13

26 In conclusione questi modelli, che sono plausibili alla luce dei dati attualmente in possesso, presentano delle marcate differenze nella struttura dello spettro ad energie maggiori di quelle fino ad oggi raggiunte. Pertanto l estensione dell intervallo di energia delle misure, e il raggiungimento di un elevata statistica, sono un obiettivo primario in quanto permettendo un analisi più dettagliata dei dati consentirebbero di evidenziare le strutture che differenziano i vari modelli di propagazione Antinuclei La ricerca di antinuclei, a differenza di positroni ed antiprotoni, costituisce un mezzo diretto di indagine sulla simmetria dell universo. L osservazione di antinuclei di Elio o Carbonio, infatti, sarebbe un segno chiaro dell esistenza di nuclei di antimateria nell universo poiché non possono essere prodotti dall interazione di raggi cosmici con il mezzo interstellare ma soltanto da un antistella. L osservazione di antinuclei con Z 3, inoltre, sarebbe ancora più rilevante, in quanto sarebbe escluso il contributo proveniente dalla nucleosintesi primordiale, ipotizzabile nel caso dell antielio. Figura I-8: Distorsione nel flusso di antiprotoni indotto da un annichilazione di neutralino. 14

27 Capitolo II L esperimento PAMELA 1. La collaborazione WIZARD e l esperimento PAMELA Nei primi anni 80, su proposta della NASA, il Cosmic Radiation Working Group elaborò un programma per l osservazione diretta dei raggi cosmici in vista della costruzione della stazione spaziale Freedom prevista per la metà degli anni 90. Il programma oltre ad un gran numero di esperimenti e ad una intensificazione delle ricerche effettuate mediante palloni e voli sulle navette shuttle, prevedeva la costruzione di un magnete superconduttore, ASTROMAG, da porre sulla stazione spaziale. Uno degli esperimenti destinato ad utilizzare questa struttura fu l esperimento proposto dalla collaborazione internazionale WIZARD, finanziata per l Italia dall Istituto Nazionale di Fisica Nucleare (INFN) e dall Agenzia Spaziale Italiana. Alla fine degli anni 90 la costruzione della stazione spaziale Freedom fu sospesa e i lanci previsti dal Cosmic Radiation Working Program furono rinviati a tempo indefinito. Tuttavia la collaborazione WIZARD proseguì ugualmente la sua attività di ricerca progettando e costruendo prototipi di rivelatori da utilizzare su palloni aerostatici. Inoltre, essendosi ormai affermata la necessità di realizzare esperimenti ad elevate energie e con lunghi periodi di misurazione, essa continuò a valutare le possibilità di lanciare nello spazio un proprio apparato sperimentale arrivando, così, nel 1993 a definire un progetto, nominato RIM (Russian Italian Mission), che si proponeva di effettuare una serie di 15

28 esperimenti nello spazio. In particolare l ultimo di questi, chiamato PAMELA, prevedeva il lancio di telescopi per raggi cosmici a bordo di satelliti della serie RESURS come carichi paganti (payload). 2. Caratteristiche e obiettivi scientifici dell esperimento PAMELA Il telescopio PAMELA (da a Payload for Antimatter Matter Exploration and Lightnuclei Astrophysics) [13] [16-18] sarà installato come carico pagante sul lato superiore del satellite RESURS-DK1 in un alloggiamento mobile dedicato come mostrato nella Figura II-1. Figura II-1: Il satellite RESURS-DK1. Si notano i due alloggiamenti per i carichi paganti. Quello in cui è contenuto PAMELA è mobile e la sua posizione di lavoro è evidenziata in colore. Il lancio verrà effettuato dalla base russa di Baikonur con un vettore SOYUZ che porterà il satellite su un orbita ellittica con un altezza media di 500 chilometri e un inclinazione di 70,4 gradi rispetto al piano equatoriale. 16

29 Da un punto di vista sperimentale una missione su satellite presenta due caratteristiche fondamentali: innanzitutto consente di raccogliere dati in assenza di atmosfera in modo da evitare il fondo dovuto alle particelle secondarie prodotte dall interazione dei raggi cosmici con essa, e inoltre, in virtù di una estesa durata temporale, consente di raggiungere statistiche elevate. In particolare nel caso di PAMELA sono previsti tre anni di misure. In aggiunta a questo va evidenziato che l orbita del satellite minimizza il taglio geomagnetico in una grossa porzione della traiettoria del satellite intorno alle regioni polari: questo permette di massimizzare il flusso di raggi cosmici rivelati consentendo di raccogliere anche particelle di bassa energia, inferiori a 100 MeV, che altrimenti non entrerebbero nell angolo di accettanza dello strumento. I principali obiettivi scientifici della missione sono i seguenti: Lo studio della componente di protoni e antiprotoni nei raggi cosmici, la misura del loro spettro e del rapporto GeV); p / p da 80 MeV a 190 GeV (il limite attuale è intorno ai 13 + La misura dello spettro dei positroni e del rapporto e / e anche in questo caso tra 50 MeV e 270 GeV (il limite attuale è di 30 GeV); La ricerca di eventuali antinuclei con una sensibilità, nel rapporto He / He, dell ordine di 10-7 /10-8 (il limite attuale è circa ). Esistono, poi, una serie di obiettivi aggiuntivi che sono: Monitoraggio continuo della modulazione solare dei raggi cosmici di bassa energia in corrispondenza del ciclo solare in corso (il suo massimo di attività è previsto per l anno 2002); Misura dello spettro energetico e del profilo temporale delle particelle emesse durante i brillamenti solari; Studio della magnetosfera terrestre 3. I rivelatori di PAMELA Il telescopio PAMELA è stato ideato con lo scopo di riconoscere particelle e antiparticelle su grandi intervalli di energia. Poiché la componente di antimateria nei raggi 17

30 cosmici è molto rara, il rivelatore è stato progettato per raggiungere elevate capacità di discriminazione e sensibilità di misurazione degli spettri energetici. A questo scopo, soprattutto alle alte energie, si è cercata una ridondanza di informazioni impiegando più rivelatori per migliorare la separazione antiprotoni/positroni. Il telescopio, mostrato nella Figura II-2, è costituito dai seguenti dispositivi: 1. Uno spettrometro magnetico costituito da un sistema tracciante posto in un campo magnetico. Questo strumento è in grado di determinare, dalla curvatura della traccia, il segno della carica elettrica e la rigidità della particella che l attraversa. 2. Un sistema di misura del tempo di volo che fornisce una misura della velocità e della perdita di energia delle particelle che lo attraversano. Questo sistema fornisce anche i segnali per la formazione del trigger 1 dell acquisizione. 3. Un sistema di anticoincidenza per ridurre il fondo dovuto alle particelle che interagiscono nella struttura metallica del satellite o che lo attraversano lateralmente. 4. Un calorimetro elettromagnetico ad immagine il cui scopo principale è identificare positroni (elettroni) e antiprotoni (protoni) ad energie elevate (superiori a 2 GeV), attraverso gli sciami elettromagnetici ed adronici da questi generati. 5. Un contatore a scintillatori, chiamato S4, montato inferiormente al calorimetro che consente di misurarne il grado di contenimento rivelando le particelle che fuoriescono da esso. 6. Un rivelatore di radiazione di transizione destinato alla separazione positroni (elettroni) e antiprotoni (protoni) ad alte energie. In combinazione con il calorimetro esso consente di aumentare il potere di discriminazione delle particelle. 7. Un rivelatore di neutroni posto immediatamente al di sotto del piano di scintillatori S4 che aiuta nell identificazione, ad alte energie, delle particelle responsabili di eventi adronici non contenuti nel calorimetro. L architettura di questo telescopio è stata pensata in funzione dell ampio intervallo di energie da esplorare e, in particolare, per le basse energie è stato introdotto lo spettrometro magnetico mentre alle alte energie gli strumenti principali di misura sono il calorimetro e il TRD. Lo spettrometro magnetico è costituito da un sistema di tracciamento al silicio posto in un campo magnetico. 1 Segnale veloce di convalidazione e acquisizione d evento. 18

31 S1 S2 S3 Figura II-2: Il telescopio PAMELA con i suoi sottorivelatori. Non è riportato il rivelatore di neutroni. Quando una particella carica attraversa questo campo essa risente della forza di Lorentz e percorre una traiettoria curva di cui, con il sistema di tracciamento, è possibile misurare il raggio e la direzione di curvatura. Il sistema di tempo di volo (TOF), invece, è costituito da tre piani di contatori a scintillazione posti ad una certa distanza tra loro che consentono di misurare la velocità (β) e la perdita di energia (de/dx) della particella negli scintillatori. In aggiunta a questo il sistema di tempo di volo è utilizzato per la reiezione degli eventi di albedo, cioè di quelle particelle originatesi nell interazione con l atmosfera terrestre e che raggiungono il telescopio dal basso. Questo perché una particella proveniente dal basso del telescopio potrebbe essere scambiata con una di carica opposta ma proveniente dall alto poiché 19

32 percorre la stessa traiettoria. Queste misure una volta combinate nel sistema di tre equazioni che esprimono l impulso (p) della particella, la sua velocità e la perdita di energia negli scintillatori, consentono di identificarla. Quando la velocità delle particelle raggiunge valori elevati, la risoluzione del sistema di tempo di volo non consente più di avere misure utili per cui non è più possibile distinguere le particelle. Gli strumenti principali che consentono di identificare le particelle anche ad energie in cui il sistema a tempo di volo non è più efficace sono il calorimetro e il TRD. Il calorimetro è uno strumento in grado di analizzare gli sciami che le particelle formano quando interagiscono con il materiale assorbitore presente nel suo volume sensibile. Questo strumento è dotato di un rivelatore al silicio con cui è possibile ricostruire la topologia degli sciami prodotti (adronici o elettromagnetici) e quindi di risalire sia al tipo che all energia iniziale della particella. Quando, invece, una particella adronica ha una energia sufficientemente elevata il calorimetro, a causa delle sue dimensioni finite, non è più in grado di contenere per intero lo sciame prodotto e l energia della particella incidente non può più essere determinata. Allo scopo di ricavare delle informazioni per questi eventi, sono stati introdotti il piano di scintillatori S4 e il contatore di neutroni. Il primo consente di misurare il grado di contenimento del calorimetro e il secondo, considerato che tra i prodotti degli sciami adronici vengono prodotti neutroni aiuta a risalire all energia della particella incidente misurandone il numero. Il TRD è uno strumento che permette di rivelare la radiazione di transizione che producono le particelle che attraversano il suo volume sensibile. La radiazione di transizione si produce quando la velocità della particella è superiore ad un valore di soglia a cui corrisponde tipicamente un fattore di Lorentz γ~1000. Sfruttando questa proprietà lo strumento consente di aumentare notevolmente la capacità di separare le particelle leggere (elettroni e positroni) da quelle pesanti (protoni e antiprotoni) fino alle massime energie esplorabili dal telescopio. Per comprendere meglio come si integrano le misure ottenute con questi strumenti si possono osservare Figura II-3 e la Figura II-4 che indicano i poteri di reiezione nell identificazione elettroni/antiprotoni e positroni/protoni in funzione dell intervallo di 20

33 energie. Le figure mostrano anche le curve attese secondo dei modelli teorici di propagazione dei raggi cosmici. Figura II-3: Potere di reiezione di e - nella misura di p del telescopio PAMELA, ottenuto tenendo conto delle prestazioni dei vari rivelatori, confrontato con il rapporto aspettato in base ai modelli MLBM e CGM. Figura II-4: Potere di reiezione di p nella misura di e + del telescopio PAMELA, ottenuto tenendo conto delle prestazioni dei vari rivelatori, confrontato con il rapporto aspettato in base al MLBM. 21

34 Segue, adesso, una descrizione dettagliata dei sottorivelatori fin qui menzionati Lo spettrometro magnetico Lo spettrometro magnetico è posto nella parte centrale del telescopio PAMELA ed è costituito da un magnete permanente e da un sistema tracciante racchiuso al suo interno. Il compito principale dello spettrometro è di misurare il segno della carica elettrica e la curvatura della traiettoria delle particelle che lo attraversano. Nei prossimi due paragrafi sono descritti in dettaglio il sistema magnetico e il sistema tracciante Il magnete Per le condizioni in cui deve essere impiegato, la scelta del sistema magnetico è risultata particolarmente delicata: la necessità d avere un campo magnetico il più intenso possibile porterebbe naturalmente ad adottare un magnete superconduttore. Tuttavia l impiego un magnete superconduttore, a causa del peso del sistema criogenico di cui necessita, è stato giudicato incompatibile con la missione RESURS: per garantirne il funzionamento nell arco dei tre anni della missione, sarebbe occorso un volume di elio liquido superiore alle capacità di carico del satellite. Tuttavia l impiego di un magnete superconduttore sembrava, almeno alla fine degli anni 80, l unica soluzione in grado d assicurare un campo omogeneo e, soprattutto, sufficientemente intenso. L ostacolo è stato superato grazie ai progressi fatti negli anni 90 sia nell uniformità sia nell intensità dei campi ottenibili con magneti permanenti. In particolare l uso di materiali con un alta magnetizzazione residua permette d ottenere campi magnetici sufficientemente intensi pur mantenendo basso il peso del magnete. Nel caso del magnete di PAMELA la scelta dei materiali è caduta su elementi del gruppo delle terre rare: il magnete è infatti costituito da una lega di Neodimio-Ferro-Boro, avente una magnetizzazione residua B r = 1,3 Tesla. Dal punto di vista costruttivo per ottenere, con questi elementi, un oggetto della dimensione voluta e in grado di produrre un campo sufficientemente intenso, si è ricorso ad una realizzazione del magnete in moduli, ognuno dei quali è ottenuto assemblando più 22

35 blocchi (12 per modulo), opportunamente tagliati ed uniti tra loro in una configurazione detta yokeless cioè senza giogo. In particolare le direzioni dei campi nei vari blocchi (Figura II-5) sono state scelte per offrire la migliore uniformità del campo all interno della cavità e una bassa intensità di campo residuo all esterno del magnete. Quest ultimo aspetto è stato tenuto in debita considerazione in quanto un campo magnetico può compromettere il funzionamento dei fotomoltiplicatori del sistema TOF e in particolare di quelli più vicini al magnete: S2 e S3. Allo scopo di ridurre questi effetti è stato introdotto lateralmente a 3 cm da esso uno schermo ferromagnetico di 2 mm di spessore. Figura II-5: Schema rappresentativo dell architettura di un modulo del magnete (sinistra). Le frecce indicano le direzioni del campo magnetico nei vari blocchi. Foto di un piano del magnete in cui si notano i singoli blocchi (destra). In conclusione le caratteristiche peculiari del magnete possono essere riassunte come segue: Esso è composto da 5 moduli di materiale ferromagnetico, aventi dimensioni esterne di mm 2 ed interne di mm 2 ed un altezza di 8 cm. I moduli sono separati approssimativamente 9 mm l uno dall altro, per un altezza complessiva dello spettrometro di 445 mm. Queste misure determinano un valore del fattore geometrico, che esprime l accettanza dello strumento, pari a 21 cm 2 sr; 23

36 Il campo magnetico medio all interno della cavità è pari a ~0.4 Tesla, con un valore massimo, al centro dello spettrometro, di ~0.45 Tesla, ed una buona omogeneità; Il campo residuo all esterno dello spettrometro, misurato a 50 cm dal centro in direzione trasversale, è inferiore a 10 Gauss. La massa complessiva del magnete e dello schermo è di 120 kg. Figura II-6: Il magnete dello spettrometro di PAMELA. L immagine mostra due dei cinque moduli del magnete e uno dei piani del tracciatore al silicio Il sistema tracciante al silicio Le prestazioni di misura dello spettrometro magnetico dipendono, oltre che dal suo potere di curvatura, dalla risoluzione spaziale del sistema di tracciamento. Dal punto di vista pratico il sistema tracciante raggiunge il suo limite di misura quando il verso di curvatura di una particella non è più determinabile. Questo si verifica sia a causa della risoluzione spaziale finita del rivelatore che della diffusione multipla della particella al suo interno. Gli eventi per cui si verifica questa condizione costituiscono il cosiddetto fondo di spillover e la sua riduzione è di fondamentale importanza per ottenere la massima reiezione particella/antiparticella. Per PAMELA sono stati adottati i migliori rivelatori sotto questo aspetto: quelli a microstrisce di silicio. Essi, infatti, garantiscono una elevata risoluzione spaziale e, essendo 24

37 molto sottili, sono tali da interporre il minimo spessore di materia possibile al passaggio della particella. Il principio alla base di un rivelatore al silicio è che una particella carica nell attraversare uno strato di silicio produce delle coppie elettrone-lacuna. Se queste vengono raccolte da giunzioni opportunamente drogate producono una corrente elettrica rivelabile dall elettronica di front-end del rivelatore. Un rivelatore di posizione al silicio è costituito da una serie di microstrisce per ognuna delle quali vengono rivelati i segnali di passaggio della particella; la coordinata di attraversamento è ricavata con l utilizzo di due rivelatori di posizione disposti ortogonalmente. Il sistema tracciante adottato per PAMELA, invece, sfrutta una tecnologia di produzione in grado di realizzare un sensore con microstrisce su entrambe le facce del silicio. Questa soluzione permette di dimezzare il numero di piani per realizzare il tracciatore ottenendo due risultati utili. Innanzitutto si riduce la quantità di materiale attraversato dalla particella, minimizzando gli effetti dovuti alla diffusione coulombiana, e poi, dimezzando anche il numero di aperture laterali necessarie per inserire i piani del sistema tracciante, permette di tenere il campo magnetico il più uniforme possibile. Il sistema realizzato consiste di sei piani di rivelatori equispaziati tra loro. Ogni piano è suddiviso in tre unità (ladder) indipendenti (Figura II-8), ciascuna costituita da una coppia di sensori al silicio e dalla relativa elettronica di front-end. I tre ladder, incollati tra loro, sono alloggiati in una cornice di alluminio spessa 8 mm che viene inserita nello spazio tra due moduli magnetici consecutivi. I sensori di silicio sono realizzati con accoppiamento AC, a doppia faccia e doppia metallizzazione, con strisce di silicio p + di blocco sul lato ohmico (come è mostrato in Figura II-7). Poiché questo sensore è tecnologicamente molto avanzato è interessante darne una descrizione dettagliata. Su un substrato di tipo n sono impiantate delle strisce n+ con passo di 67 µm sul lato ohmico e, per separarle, delle strisce p + con passo di 25 µm sul lato di giunzione. La coordinata del passaggio della particella è ricavabile grazie ad un organizzazione dei sensori di silicio in un reticolo X,Y e, poiché normalmente la carica prodotta dalla particella non viene raccolta da una sola striscia ma da più strisce adiacenti, è determinata mediante un processo di analisi pesato con le cariche raccolte dalle strisce interessate. Per disporre l elettronica di lettura su un unico lato del sensore si ricorre ad una 25

38 tecnica che permette il deposito di un secondo strato metallico su ciascuna faccia, separato da quello sottostante mediante uno spesso strato di ossido. Figura II-7: Schema di funzionamento e misure caratteristiche del rivelatore al silicio del tracciatore magnetico di PAMELA. Ogni strato è costituito da strisce di alluminio disposte ortogonalmente alle strisce sul lato ohmico e parallelamente a quelle sul lato di giunzione. In questo modo le strisce di lettura sono parallele e il segnale raccolto dalle strisce impiantate sulle due facce del sensore può essere letto su un unico lato. Sul lato di giunzione viene letta una striscia ogni due essendo il passo di lettura di 50 µm. La risoluzione spaziale misurata sulla coordinata di curvatura è di 3 µm mentre quella ortogonale è di 11 µm. A questi valori corrisponde una massima rigidità misurabile di circa 740 GeV/c e le simulazioni effettuate hanno mostrato che il fondo di eventi di spillover è trascurabile fino ad energie superiori ai 200 GeV. Ogni ladder presenta 2048 canali di lettura e ogni piano è costituito da 3 ladder per cui il numero totale di canali previsto è di per un consumo stimato in 26 W. La progettazione dell intero spettrometro è affidata all università e alla sezione dell INFN di Firenze. 26

39 Figura II-8: Vista schematica dei due lati di un ladder. Le linee verticali sono le strisce di lettura, le linee orizzontali sono le strisce n + microstrip di silicio del tracciatore magnetico di PAMELA Il sistema per il tempo di volo (TOF) Il sistema di misura per il tempo di volo svolge diversi compiti: fornisce un segnale veloce per la formazione del trigger, permette la reiezione degli eventi d albedo e, alle basse energie esplorabili dal telescopio, fornisce le misure di velocità e perdita di energia delle particelle. Per una descrizione più dettagliata del sistema TOF si rimanda al capitolo Il sistema di anticoincidenze Il sistema di anticoincidenze (Figura II-9) ha lo scopo di eliminare, nei dati provenienti dallo spettrometro magnetico, la contaminazione da particelle che rispetto ad esso provengono o lateralmente o dall alto ma al di fuori dell accettanza geometrica dello strumento. Nel primo caso si usa un sistema, detto CAS (Side Anticoincidence Counters), di 4 piani che coprono i lati del magnete e ognuno dei quali è composto di 5 scintillatori. Nel 27

40 secondo caso, invece, abbiamo per il CAT ( Top Anticoincidence Counters) un unico scintillatore con un foro centrale quadrato su cui si affacciano 8 fotomoltiplicatori. Entrambi i sistemi, realizzati dall Istituto Reale di Tecnologia di Stoccolma, hanno una massa complessiva di circa 8 kg e un assorbimento di potenza dichiarato inferiore ai 7 W. Figura II-9: Il sistema di scintillatori per l anticoincidenza Il calorimetro Il calorimetro realizzato per il telescopio PAMELA, mostrato in Figura II-11, è del tipo a campionamento e ad immagine che utilizza il tungsteno come materiale assorbitore e il silicio come materiale rivelatore. Il principale obiettivo che si vuole raggiungere con questo rivelatore è l identificazione di antimateria, cioè la separazione di positroni dal fondo di protoni e di antiprotoni dal fondo di elettroni. Attraverso la ricostruzione dello sciame generato e dalla misura dell energia che questo ha rilasciato nei rivelatori, è possibile individuare il tipo e l energia della particella incidente. La necessità di separare gli sciami elettromagnetici e adronici impone di utilizzare il materiale che massimizza lo sviluppo dello sciame elettromagnetico e, allo stesso tempo, minimizza le interazioni adroniche. La scelta del tungsteno come assorbitore si è rivelata ottima sia perché la capacità di separazione dipende direttamente dal numero atomico del materiale (per il tungsteno Z=74), sia perché esso presenta delle ottime proprietà meccaniche che lo rendono ideale per applicazioni spaziali. 28

41 L architettura del calorimetro prevede una struttura di 23 moduli in cui ogni modulo (Figura II-10) è composto da una successione di uno strato di rivelatori a strip di silicio orientate lungo una direzione, uno strato di tungsteno e uno nuovo strato di strip orientate, questa volta, in direzione perpendicolare alle precedenti in modo da realizzare un reticolo X,Y. Figura II-10: Un modulo del calorimetro di PAMELA. Figura II-11: Il calorimetro di PAMELA. 29

42 Lo spessore di uno strato di tungsteno è di 2,6 mm per cui si ha un totale di 16 lunghezze di radiazione, sufficienti per il contenimento completo di uno sciame elettromagnetico, e 0,9 lunghezze di interazione. Ogni piano è costituito da una matrice di 3 3 rivelatori al silicio i quali hanno uno spessore di 380 µm, macrostrisce con 2,8 mm di passo per un area utile di rivelazione di 8 8 cm 2. Le dimensioni dell apparato sono 48,4 48,4 20,4 cm 3 e il numero di canali di lettura è di La progettazione del calorimetro è affidata ad una collaborazione che comprende le università e sezioni INFN di Trieste Il piano di scintillatori S4 Questo piano di scintillatori, mostrato in Figura II-12, si trova immediatamente al di sotto del calorimetro e al di sopra del rivelatore di neutroni ed è stato introdotto principalmente allo scopo di rivelare quelle particelle degli sciami adronici formatisi nel calorimetro che non sono state contenute. Pertanto, oltre a fornire delle indicazioni sul grado di contenimento del calorimetro, esso aiuta la discriminazione leptoni/adroni ad alte energie. Lo scintillatore ha un area di mm 2, dispone di 6 fotomoltiplicatori per un peso totale di 4 kg e un assorbimento di potenza di 5 W. La sua realizzazione è a cura del Moscow State Physics Engineering Institute. Figura II-12: Il piano di scintillatori S4. 30

43 3.6. Il rivelatore di neutroni Quando l energia di una particella adronica è sufficientemente elevata, lo sciame che essa produce non è contenuto nel calorimetro. Poiché i neutroni sono prodotti solo da sciami adronici il rivelatore di neutroni di PAMELA permette di aumentare la capacità di discriminazione del calorimetro tra sciami elettromagnetici ed adronici. Inoltre, essendo il numero di neutroni prodotto proporzionale all energia della particella incidente, questo strumento consente di ricavare informazioni ad energie superiori a quelle misurabili con il solo calorimetro. A questo scopo l avvio della lettura dei contatori di questo rivelatore viene dato, in coincidenza con il trigger, quando il segnale rivelato da S4 corrisponde ad almeno 50 mip 2. Il funzionamento di tutti i rivelatori visti finora è basato sui fenomeni radiativi o ionizzanti, prodotti nei materiali al passaggio di una particella carica. Un rivelatore di neutroni, poiché questi non hanno carica, non è in grado di operare un osservazione diretta ma sfrutta un processo di conversione in cui un neutrone incidente interagendo con un nucleo produce una particella secondaria carica che, a questo punto, viene vista. La reazione usata nel rivelatore di PAMELA è: n + 3 He? p + 3 H kev in cui il protone e il 3 H sono entrambi rivelati da contatori proporzionali riempiti del gas 3 He. Questi contatori a gas, tuttavia, sono efficienti solo per i neutroni a bassa energia poiché ad alte energie la sezione d urto utile è tanto piccola da rendere molto improbabile la reazione. Per superare questa limitazione è necessario rallentare i neutroni fino a rendere la reazione sufficientemente probabile; questo è generalmente fatto circondando il rivelatore con un materiale molto ricco di idrogeno, detto moderatore. Tecnicamente, quindi, esso è costituito da 36 contatori proporzionali riempiti di elio 3 He e circondati da un moderatore in polietilene (Figura II-13). Le sue dimensioni sono pari a mm 3 per una massa di 30 kg e il consumo è misurato in 10 W. La sua realizzazione è affidata al Lebedev Physical Institute di Mosca. 2 Minimum Ioniziong Particle: indica il valore minimo di energia che una particella carica rilascia nel materiale attraversato. Questo valore, approssimativamente indipendente dalla particella e dal materiale, è di circa 2 MeV/g/cm 2 31

44 Figura II-13: Il rivelatore di neutroni di PAMELA. Si notano i tubi contenenti il gas, l elettronica di front-end e il moderatore di polietilene Il rivelatore di radiazione di transizione (TRD) Il fenomeno fisico su cui si basano i TRD è l emissione di radiazione da parte di particelle cariche nell attraversamento della superficie di separazione tra due mezzi con costante dielettrica diversa. L energia irradiata, che viene emessa anche nella banda dei raggi X, viene prodotta a partire da un certo valore del fattore di Lorentz γ th (tipicamente γ th 1000) e aumenta linearmente fino ad un valore γ S oltre il quale si ha una saturazione. Sfruttando questa caratteristica il TRD di PAMELA consente di ottenere un ottima distinzione di elettroni e positroni da protoni e antiprotoni in un intervallo di energie compreso tra 1 e 1000 GeV. Infatti un elettrone produce radiazione di transizione per energie superiori a 500 MeV, per un protone, invece, questa soglia è circa 1 TeV. Dal punto di vista pratico un rivelatore di questo tipo è realizzato da una serie di strati di materiale con molte superfici di transizione, in modo da aumentare la radiazione emessa, intervallati da rivelatori sensibili ai raggi X come le camere proporzionali. Il rivelatore di PAMELA è stato pensato per essere il meno denso possibile per non alterare le misure degli strumenti che seguono. Come sensori, quindi, si è scelto di adottare dei contatori proporzionali, nella forma di tubetti in Kapton ramato, con diametro di 4 mm e lunghezza 300 mm, riempiti con una miscela di gas all 80% di Xe ed al 20% di CO 2, e dotati di fili anodici con un diametro di 20 µm. 32

45 Il sistema garantisce una durata di almeno tre anni ed è necessario imbarcare circa 1500 litri di miscela a pressione e temperatura standard. I contatori sono poi raggruppati in moduli da 32 tubetti ciascuno, come mostrato in Figura II-14, per un totale di 32 moduli. Per quanto riguarda il radiatore, questo è costituito da moduli in fibra di carbonio con una densità di 60 grammi/litro organizzati in 9 piani di contatori, intervallati dai moduli del radiatore, che riempiono completamente lo spazio tra i tubi. Figura II-14: Un modulo di contatori del TRD. Figura II-15: Il TRD di PAMELA. 33

46 I moduli in fibra di carbonio consentono di ottenere una buona efficienza di emissione e contemporaneamente, avendo un basso numero atomico, minimizzano il riassorbimento della radiazione prodotta. Questo consente di risparmiare sulle dimensioni del rivelatore, sul numero di strati di rivelatore e, di conseguenza, sul numero di canali di elettronica. Lo strumento, mostrato nella Figura II-15, ha una massa di 58 kg, un consumo di 42 W per 1024 canali d elettronica e la sua realizzazione è affidata all università di Bari ed alla locale sezione dell Istituto Nazionale di Fisica Nucleare. 4. L elettronica di PAMELA Uno dei lavori più impegnativi compiuti nella fase di progettazione di PAMELA è stato certamente la definizione dell architettura dell elettronica. Va sottolineato, infatti, che un qualunque sistema elettronico da usare in alta atmosfera o, come nel nostro caso, nello spazio, deve lavorare in condizioni estremamente gravose. Il grande problema risiede nel fatto che i dispositivi elettronici saranno sottoposti ad un continuo flusso di radiazioni la cui intensità o la dose totale di esposizione possono danneggiare i dispositivi stessi o, diversamente, dare luogo a malfunzionamenti. Per questi motivi la ricerca della massima affidabilità dei sistemi elettronici ha avuto la massima importanza. Un altro fattore cruciale, nell elettronica per usi spaziali, è l assorbimento di potenza. La potenza disponibile su un satellite è, infatti, direttamente proporzionale alla superficie, e quindi al peso e al costo di lancio, dei pannelli solari dedicati allo scopo. Inoltre, maggiore è la potenza assorbita, maggiore è la quantità di calore che si deve allontanare dai circuiti e questo, su un apparato spaziale, comporta delle difficoltà Il sistema di acquisizione e controllo di PAMELA Il sistema di acquisizione dei dati e di controllo, indicato generalmente come DAQ, di PAMELA è dedicato all acquisizione dei dati provenienti dai rivelatori, nonché al controllo di tutti i sistemi che compongono l apparato. Il sistema, rappresentato schematicamente nella figura seguente, ha come componenti principali l unità di controllo e memorizzazione o PSCU (PAMELA Storage Control Unit), il sistema di DAQ intermedio, o I-DAQ, e i sistemi di telemetria. 34

47 Il sistema prevede diverse modalità di funzionamento tra cui una modalità di acquisizione e telemetria, cioè quella relativa al funzionamento principale del telescopio in cui i dati acquisiti vengono raccolti e inviati verso terra.. È interessante notare che sia la comunicazione dal satellite verso la Terra che quella in verso opposto (dette rispettivamente downstream e upstream) possono avvenire solo quattro volte al giorno e per la durata di un centinaio di secondi quando, cioè, il satellite è sulla perpendicolare della stazione di telemetria di terra. Per ovviare ad eventuali problemi di comunicazione con il satellite è prevista, quindi, una modalità di acquisizione e memorizzazione mentre per calibrare gli strumenti esiste la modalità di calibrazione. Una caratteristica molto interessante è che non solo, come abbiamo visto, il sistema è in grado di ricevere comandi di configurazione ma, all occorrenza, può ricevere dalla Terra degli aggiornamenti software utili alla correzione di eventuali problemi riscontrati in orbita Il sistema I-DAQ La comunicazione di ogni sistema di front-end avviene per mezzo di una scheda elettronica definita I-DAQ ( Intermediate Data Acquisition system). Le funzioni che svolge questa scheda sono, come si comprende dalla Figura II-16 e dalla Figura II-17, essenzialmente l interfacciamento verso l elettronica di front-end dei rivelatori, verso i sottosistemi e verso il sistema di controllo e di memorizzazione dei dati. Essa è munita di DSP 3 per compiere operazioni sui dati, come ad esempio la soppressione degli zeri, e di un doppio banco di memoria per la memorizzazione dei dati o dei programmi. Tutti i segnali di comunicazione tra le schede elettroniche di PAMELA viaggiano con collegamenti seriali basati su bus LVDS 4 di cui si parlerà diffusamente più avanti. Nel caso specifico, allo scopo di minimizzare il numero di componenti elettronici sulla scheda, i dati e 3 Digital Signal Processor: si tratta di un chip dedicato esplicitamente alla elaborazione numerica. È generalmente dotato di una piccola memoria interna per contenere dati e programmi e dispone di istruzioni matematiche avanzate. 4 Low Voltage Differential Signaling: si tratta di uno standard elettrico di comunicazione introdotto dalla NATIONAL SEMICONDUCTORS caratterizzato da un basso consumo, basso rumore ed elevata velocità di trasmissione. 35

48 i comandi diretti verso uno dei sistemi di front-end sono indirizzati mediante un multiplexer mentre la comunicazione in verso opposto avviene per mezzo di un demultiplexer. Figura II-16: Schema generale del sistema di DAQ di PAMELA. Figura II-17: Schema funzionale della scheda di I-DAQ (Intermediate DAQ board). 36

49 La logica di controllo della scheda è realizzata con una macchina a stati microprogrammata che genera e controlla tutti i segnali necessari al funzionamento dei sottosistemi Il sistema di PSCU L unita di controllo e memorizzazione di PAMELA o PSCU (da Pamela Storage and Control Unit) è il livello più alto della rete di controllo e acquisizione dei dati nonché l interfaccia principale verso la telemetria. Questo sistema contiene la memoria di massa sui cui sono salvati i dati sperimentali e i programmi dei dispositivi elettronici del telescopio. Di tutti i componenti di PAMELA il sistema PSCU è quello più critico e pertanto è stato completamente prodotto e certificato secondo le specifiche per applicazioni spaziali da un azienda specializzata del settore (LABEN). I componenti principali del sistema sono una CPU ridondata altamente resistente alle radiazioni, una memoria di massa a stato solido di 2 GigaByte duplicata (cioè per complessivi 4 GB) e infine una EPROM FLASH per permettere l aggiornamento del software della CPU dalla Terra. 5. L integrazione di PAMELA sul satellite RESURS-DK1 Dopo aver accennato ai vantaggi sperimentali che si ottengono da una missione spaziale è interessante parlare delle enormi difficoltà di sviluppo e di test necessarie per la realizzazione di un esperimento spaziale. Il primo passo verso la pianificazione di una missione nello spazio è, naturalmente, la ricerca di un satellite che possa ospitare l esperimento da inviare nello spazio e, parallelamente, la ricerca di accordi con gli enti che lo realizzano. Questi accordi oltre ad assegnare il peso e la potenza riservati al carico, predispongono un piano di collaborazione con lo scopo di integrare il carico pagante con il satellite ospitante. Per dare un idea dell intensità di tale collaborazione si può dire che questo piano prevede la consegna, da parte della collaborazione WIZARD, di vari modelli di prova di PAMELA, ognuno dei quali fissa definitivamente i parametri tecnici per la quale è stato realizzato. 37

50 5.1. Il modello meccanico e di massa Il primo passo per l integrazione di PAMELA sul satellite RESURS è compiuto con la realizzazione del modello meccanico e di massa. Questo modello non solo replica esattamente tutte le misure meccaniche (ingombri, supporti, punti di aggancio e così via) dell intero apparato ma ne riproduce fedelmente la distribuzione delle masse. Questo modello, in primo luogo viene utilizzato per garantire la perfetta integrazione meccanica di PAMELA con l alloggio ad esso assegnato, e in secondo luogo per essere sottoposto a prove di vibrazione che vengono effettuate per valutare la resistenza agli stress meccanici dell apparato. Infatti durante la fase di lancio sia il razzo vettore che i satelliti sono sottoposti a sollecitazioni meccaniche di notevole intensità che richiedono, appunto, uno studio ingegneristico di altissimo livello. Fondamentale, per esempio, è lo studio delle risonanze meccaniche per le quali un componente meccanico, comunque robusto, può danneggiarsi perché fragile ad un certa frequenza dello spettro di vibrazione a cui è sottoposto. La complessità di questi problemi è tale che gli ingegneri meccanici studiano e ricavano, a partire dal modello di massa, lo spettro di vibrazione di ogni componente meccanico; e questo, più di ogni altra cosa, può dare un idea della importanza di questo modello Il modello termico Un altro grande problema da affrontare è lo stress termico a cui le apparecchiature spaziali sono sottoposte. Un esempio è la notevole escursione termica di una superficie del satellite nel passare dall illuminazione solare all ombra. Fortunatamente nel caso di PAMELA questo problema è attenuato dal fatto che i due alloggiamenti destinati ai carichi paganti del satellite RESURS-DK1 sono in pratica due gusci ermetici pressurizzati all interno della quale è garantita una escursione termica tra 0 e 40 gradi centigradi; restano, comunque, le difficoltà nella dissipazione termica legate soprattutto alle condizioni di microgravità. In assenza di gravità, infatti, non è possibile la formazione di moti convettivi e, dunque, la dissipazione termica può avvenire unicamente per irraggiamento e/o deriva termica. Per valutare questi effetti e l efficacia dei sistemi di raffreddamento si utilizza il modello termico che riproduce il più fedelmente possibile i comportamenti termici dei componenti di PAMELA. In sostanza vengono riprodotti sia quei componenti che producono calore, 38

51 mediante resistenze elettriche opportunamente dimensionate in potenza, sia tutti gli elementi specifici o strutturali che consentono una dispersione del calore in eccesso come piani e supporti metallici Il modello tecnologico L ultimo fase del lavoro di integrazione prevede la realizzazione del modello tecnologico. Esso è dedicato alla verifica della compatibilità software (protocolli di comunicazione) e hardware (connettori, interfacce,cavi, ecc.) tra PAMELA e il satellite RESURS. Non va dimenticato, infatti, che l alimentazione e la comunicazione del telescopio con la terra dipendono dal satellite ospitante. Questo modello, a differenza di quelli precedenti, può senza alcun problema essere diverso nella forma e nella struttura dalla versione finale del telescopio Il modello di volo Il modello di volo coincide sostanzialmente con l apparato che sarà lanciato nello spazio. Su di esso, prima di essere montato nel suo alloggiamento, vanno compiuti gli ultimi test di controllo. Tra questi va menzionato l ultimo test di vibrazione a bassa intensità, volto alla ricerca di risonanze meccaniche anomale che possano indicare un cattivo assemblaggio dell apparato. È ovvio, infatti, che la preoccupazione principale dell ente che ha prodotto il satellite è di accertarsi che i carichi paganti non creino danni al loro apparato, a prescindere dal fatto che essi funzionino o meno. Nella Tabella II-1 sono riassunti i valori di massa e consumo relativi ai sottorivelatori di PAMELA. 39

52 Apparato Massa (kg) Consumo (W) TRD 58 41,7 Tracciatore 5 61,7 Magnete Calorimetro Tempo di volo Anticoincidenza 8 7 Scintillatore inferiore (S4) 4 5 Rivelatore di neutroni PAMELA Tabella II-1: Tabella riassuntiva dei pesi e dei consumi dei rivelatori di PAMELA. 40

53 Capitolo III Il sistema di tempo di volo di PAMELA 1. Identificazione di particelle con lo spettrometro magnetico a tempo di volo La parte centrale dell esperimento PAMELA (Figura II-2) è costituita da uno spettrometro magnetico posto tra piani di contatori a scintillazione. Essi permettono la misura del tempo di volo delle particelle. Lo spettrometro magnetico è un apparato sperimentale costituito da un sistema magnetico e da un sistema per la ricostruzione della traccia delle particelle che lo attraversano. Il sistema di tempo di volo misura, per una particella carica, i tempi di attraversamento dei piani di rivelatori e l energia rilasciata in essi. Combinando questi due dispositivi, quindi, è possibile misurare, per ogni raggio cosmico carico, i seguenti parametri: 1. L impulso della particella attraverso la curvatura della traiettoria (freccia) 2. La sua velocità (β) 2 de Z 3. La perdita di energia nei rivelatori ( 2 ) dx β Le equazioni che governano queste grandezze formano un sistema di equazioni che consentono univocamente l identificazione della particella attraverso l espressione p=mβ. Nei paragrafi che seguono sono descritte in dettaglio le misure utilizzate in questa tecnica di identificazione, ponendo particolare attenzione al sistema del tempo di volo. 41

54 1.1. La misura dell impulso Lo schema di funzionamento di uno spettrometro magnetico è mostrato nella Figura III-1. Quando una particella carica con impulso p entra nello spettrometro, essa interagisce con il campo magnetico al suo interno risentendo della forza di Lorentz: ρ ρ ρ F = qβ B dove la carica q è esprimibile come Ze e β = v/c esprime la sua velocità, in un sistema di riferimento in cui c=1. Figura III-1: Schema di principio di uno spettrometro magnetico. La direzione del campo magnetico è perpendicolare al piano del foglio. I piani in azzurro ai lati della figura sono due piani di scintillatori. Se il campo magnetico è perpendicolare al piano di volo della particella stessa, questa compie un arco di circonferenza con un raggio di curvatura tale che: 2 mβ = Zeβ B r da cui rzeb m = β Con i rivelatori del tracciatore è possibile compiere una misura del raggio di curvatura della traiettoria della particella. A questo punto la massa e l identificazione della stessa restano ancora funzioni delle variabili carica (Ze) e velocità (β). Poiché p = m β r = p Ze B 42

55 Quest equazione mostra come il raggio di curvatura, fissati tutti i parametri del sistema, dipenda solo dal rapporto tra l impulso e la carica della particella. Questo è il motivo per cui i fisici hanno introdotto la grandezza nota come rigidità di una particella p c R Z e In realtà va precisato che al posto del raggio di curvatura, per semplicità, si preferisce misurare la freccia S che è una funzione di l e r. Figura III-2: Rappresentazione grafica della freccia. Dalla Figura III-2 si vede che vale la seguente relazione: S = r 1 1 sin 2 ϑ 2 che, nel caso in cui l << r si può approssimare a p Ze 1.2. La misura del tempo di volo 2 Bl = 8S 2 l S = e si può scrivere l equazione: 8r Un sistema di tempo di volo è costituito almeno da due piani di contatori a scintillatori posti ad una certa distanza D tra loro. Misurando il tempo che impiega una particella per attraversare questa distanza è possibile determinare la sua velocità. Un contatore a scintillatore, come mostrato nella Figura III-3, è composto da una barra di materiale scintillatore e da fotomoltiplicatori per convertire in segnali elettrici la luce di scintillazione. Questi segnali vengono inviati a due canali di un TDC (Time to Digital 43

56 Converter) che ha il compito di registrare i tempi di arrivo dei segnali rispetto ad un segnale di trigger e contemporaneamente a due ingressi di un ADC. Per ottenere una misura di tempo indipendente dalla posizione di attraversamento della particella è indispensabile usare due fotomoltiplicatori. Figura III-3: Schema di principio per la misura del tempo di attraversamento e della carica rilasciata da una particella incidente su uno scintillatore. Con un solo PM a disposizione, infatti, l indeterminazione sul tempo misurato è pari al tempo di attraversamento di un segnale luminoso per una particella che ha raggiunto lo scintillatore nel punto più lontano dal fotomoltiplicatore. Con due fotomoltiplicatori, invece, quando una particella attraversa lo scintillatore ad una distanza x e L-x rispetto ai due fotomoltiplicatori la luce di scintillazione che si propaga in entrambe i versi con velocità u, determina due tempi t 1 e t 2. Poiché i tempi di risposta dei fotomoltiplicatori sono conosciuti è possibile risalire sia al tempo t 0 di passaggio della particella, rispetto al tempo fissato dal trigger, che alla coordinata di passaggio della particella. Infatti si può dire che: x L x t 1 = t c1 e t 2 = t c2 u u 44

57 dove c 1 e c 2 sono due costanti che rappresentano i tempi di percorrenza dei segnali elettrici dai fotomoltiplicatori al TDC. Per cui si ricava che il tempo di passaggio della particella è indipendente dalla posizione x di attraversamento e vale: t1 + t 2 t = + cos 2 0 t La posizione di attraversamento della particella, invece, è: u x = ( t t 2 ) + cos 2 1 t Se indichiamo con t A 0 e t B 0 i tempi di attraversamento su ognuno dei due piani misurati con il procedimento appena visto si può definire come tempo di volo della particella la quantità: A B ttof = t0 t0.. Pertanto la velocità della particella è: β = v c D t c tof Questa relazione mostra che, nota la distanza dei due piani, la misura della velocità può essere determinata direttamente La misura della perdita di energia negli scintillatori La perdita di energia di una particella attraverso la materia è espressa dalla nota formula di Bethe-Bloch. Essa è sostanzialmente una funzione della velocità β e della carica z della particella: de = z 2 ρ dx L equazione mostra che la perdita di energia non dipende dalla massa della particella ma Z A f ( β ) dalla sua carica in maniera quadratica e dalla sua velocità. Le grandezze ρ e Z/A rappresentano rispettivamente la densità e il rapporto tra numero e peso atomico del materiale attraversato e, poiché Z/A vale circa ½ per la maggior parte dei materiali, la perdita di energia non dipende da queste grandezze. 45

58 La perdita di energia nella materia in funzione della velocità di una particella è mostrata nella Figura III-4. Per velocità basse la funzione varia come 1/β 2 fino a che viene raggiunto un minimo corrispondente tipicamente a β=0,96 per cui la perdita di energia è di circa 2 MeV/g/cm 2. Le particelle che possiedono questo particolare valore dell energia sono dette minimum ionizing particle. Per velocità superiori a questo valore, la perdita di energia cresce di poco e in maniera lineare con la velocità. Figura III-4: La perdita di energia de/dx in funzione della velocità di una particella. La caratteristica fondamentale che consente di misurare con gli scintillatori l energia persa dalla particella è che questa quantità, per basse densità di ionizzazione, è proporzionale all entità dell emissione luminosa [19]. Questa caratteristica è nota come la regola di Birk e in forma differenziale può essere scritta come segue: dl dr de = S dr dove L esprime l entità dell emissione luminosa, S è il coefficiente di proporzionalità e E esprime l energia persa dalla particella nel materiale. Poiché è possibile ottenere risposte lineari dai fotomoltiplicatori, la corrente che si preleva all anodo, e quindi la carica elettrica, conserva questa proporzionalità. 46

59 Dal punto di vista pratico, la misura della perdita di energia viene effettuata, come mostrato nella Figura III-3. Gli impulsi elettrici provenienti dai PM sono inviati ad una sezione di carica costituita sostanzialmente da un integratore e un ADC (Analog to Digital Converter). 2. Il TOF di PAMELA Il sistema del tempo di volo di PAMELA è stato pensato per svolgere i seguenti compiti: 1. Rivelare le particelle incidenti sul telescopio nell angolo solido sotteso dallo spettrometro magnetico in modo da generare un trigger per l acquisizione dell evento. 2. Identificare le particelle d albedo, cioè provenienti dal basso del telescopio, con un rapporto di una su Riconoscere e separare protoni e positroni ed antiprotoni ed elettroni alle basse energie. Il sistema è costituito da tre gruppi di piani di scintillatori chiamati S1, S2 ed S3. Gli ultimi due sono posti immediatamente sopra e sotto lo spettrometro magnetico mentre il primo si trova in cima al telescopio al di sopra del TRD. Le dimensioni dei tre gruppi di piani sono tali da rispettare il fattore geometrico di PAMELA che vale circa 21 cm 2 sr. Tutti i gruppi di piani sono a loro volta costituiti da due piani di strisce di scintillatori poste ortogonalmente tra loro in modo da realizzare un reticolo X,Y per la determinazione della posizione di attraversamento della particella. Il gruppo S1, di cui in Figura III-6 è mostrata la vista prospettica, è costituito da due pani di scintillatori, chiamati S11 e S12, formati rispettivamente da 8 strip di scintillatori di dimensioni 30cm 5cm 0,7cm e da 6 strips di dimensioni 40cm 5cm 0,7cm su cui lavorano complessivamente 28 fotomoltiplicatori. Il piano S2, che in Figura III-5 è mostrato insieme all involucro che lo contiene, è suddiviso nei due piani S21 e S22 per un totale di 4 strips e 8 fotomoltiplicatori. Le dimensioni sono rispettivamente di 15cm 9cm 0,5 e 18cm 7,5cm 0,5cm. Il piano S3 si trova inserito nella piastra di supporto principale al di sotto del magnete (Figura III-7) ed è costituito da due serie incrociate di 3 strips di dimensioni 18cm 5cm 0,7cm e 15cm 6cm 0,7cm con 12 PM complessivi. 47

60 Figura III-6: Veduta isometrica del piano di scintillatori S1. Figura III-5: Veduta isometrica del piano di scintillatori S2. La figura mostra anche il contenitore in cui è racchiuso per migliorare la resistenza alle sollecitazioni del lancio. Figura III-7: Veduta isometrica del piano di scintillatori S3 nel suo alloggiamento ricavato nella piastra di supporto principale di PAMELA. 48

61 La Figura III-8 e la Tabella III-1 mostrano la disposizione d insieme dei tre piani e le principali misure geometriche del sistema. Area Distanze Misura Dimensioni Spessore Piani N.ro strip attiva relative (mm) (cm cm) (mm) (mm 2 ) S1-S2 263 S ,1 7 3,57 S2-S3 482 S ,8 5,5 7 3,85 S1-S3 810 S ,5 PM S ,5 5 3,75 Hamamatsu R5900 S Area attiva (mm 2 ) 3,24 S Tabella III-1: Tabella riassuntiva delle misure fondamentali del TOF di PAMELA. Figura III-8: Veduta d insieme dei tre gruppi di scintillatori del TOF di PAMELA. In alto si nota S1, in basso, all interno della piastra di supporto del magnete (non raffigurato) si nota S3. S2 si trova al di sotto del sistema di anticoincidenza e in figura esso è parzialmente nascosto. Il parallelepipedo evidenzia il volume all interno del magnete, cioè l area utile dello spettrometro magnetico. 49

62 Essendo note le misure geometriche del sistema si può provare a valutare, in prima approssimazione, la potenzialità di riconoscimento da parte del TOF di elettroni, positroni, protoni e antiprotoni. Nel caso di elettroni ultrarelativistici con β =1 si può scrivere, per una risoluzione del TOF di t=150 ps (come richiesto dalle specifiche dell esperimento) e un percorso di volo di 81 cm tra S1 e S3: v D 81cm ns 2, 7 ns β = = = c t c t 30cm t Poiché la risoluzione in β è data da: essa vale β = β t β β = t t 1 t 0,15 ns 0,056 2,7ns Poiché gli elettroni e i protoni si presentano con un rapporto di uno a cento, nella distribuzione che individua gli elettroni (che si suppone essere una gaussiana centrata sul valore β=1 e σ= β) si può scegliere, come stima indicativa, un livello di contaminazione, dal fondo della distribuzione dei protoni (supposta anch essa gaussiana con pari σ), un valore pari a circa un millesimo. In questo caso è necessario portare il centro della distribuzione dei protoni ad un limite di 6 deviazioni standard; per cui si può scrivere: β p = β 6 β = 1 6 0,056 = 0,667 A questo valore β p corrisponde un protone di energia m p E p = 1, 26GeV 2 1 β Di seguito sono descritti in dettaglio i componenti utilizzati per il sistema di TOF e le scelte di progettazione Gli scintillatori BC404 La scelta degli scintillatori da adottare per il TOF di PAMELA è caduta sui BC404 di tipo plastico prodotti dalla BICRON [20] ed è stata effettuata cercando il miglior compromesso tra p 50

63 i tre parametri fondamentali: il tempo di salita del segnale, la lunghezza di attenuazione e lo spettro di emissione luminosa. Essi garantiscono un veloce tempo di salita, una buona emissione luminosa e soprattutto, hanno uno spettro di emissione luminosa che si accoppia efficacemente con la curva di efficienza quantica dei fotomoltiplicatori (Figura III-11). La lunghezza di attenuazione non è tra le migliori ma essendo le dimensioni lineari degli scintillatori abbastanza contenute (Tabella III-1) questo non rappresenta un problema. Le principali caratteristiche tecniche sono riportate nella Tabella III-2 e nella Figura III-9 che seguono. Figura III-9: Spettro di emissione e intensità di emissione per tipo di particella di uno scintillatore BICRON 404. Base Polyvinyltoluene Density g/cc Refractive Index 1.58 Light Output, (%Anthracene) 68 Rise Time (ns) 1.8 Decay Time (ns) 2.2 Light Attenuation Length (cm) 160 Wavelength of Max. Emission (nm) 408 Tabella III-2: Caratteristiche tecniche dello scintillatore BICRON

64 Nella misura della perdita di energia delle particelle con gli scintillatori va considerato il fenomeno della saturazione che consiste in una perdita di proporzionalità tra energia rilasciata ed emissione luminosa da parte del materiale scintillante. Il fenomeno si presenta quando la quantità di energia persa per unità di materia supera un certo valore del materiale scintillatore. La Figura III-10 mostra per vari tipi di particelle l andamento della resa di luce in uno scintillatore in funzione della perdita di energia nella materia. Si noti che, in accordo con la formula di Bethe-Bloch, essendo la perdita di energia inversamente proporzionale al quadrato del β della particella e direttamente proporzionale al quadrato della carica, la saturazione si presenta più facilmente per particelle lente e di alto Z. Figura III-10: Luminosità di emissione di un materiale scintillatore (antracene) in funzione della perdita di energia nel materiale. Sono mostrate le energie per diversi tipi di particelle [19]. Le prove effettuate sullo scintillatore BC404 mostrano una buona linearità fino a perdite di energia di MeV. 52

65 2.2. I fotomoltiplicatori HAMAMATSU R5900 Il fotomoltiplicatore scelto per il TOF di PAMELA è l HAMAMATSU R5900 [21]. Questo dispositivo, come accennato precedentemente, è idoneo per lavorare su scintillatori BC404 in quanto presenta la massima efficienza quantica (20%) per lunghezze d onda prossime a quelle di massima emissione degli scintillatori (Figura III-11). Le caratteristiche principali di questo dispositivo sono riportate nella Figura III-13. Sebbene questo dispositivo non sia esplicitamente progettato per applicazioni spaziali esso presenta delle caratteristiche molto interessanti per un impiego di questo tipo. Si tratta, infatti, di un dispositivo con dinodi di tipo a tendine veneziane che offre eccellenti prestazioni a fronte di un peso contenuto in soli 26 grammi e dimensioni minime. Oltre a questo va aggiunto che la NASA lo ha sottoposto, con buoni risultati, ad una serie di test di vibrazione rendendolo, di fatto, un oggetto compatibile per applicazioni spaziali. Una caratteristica interessante per l impiego spaziale è data dal fatto che l amplificazione del dispositivo raggiunge valori elevati a tensioni di alimentazione minori rispetto ad altri dispositivi. Pertanto è possibile minimizzare gli assorbimenti di potenza sia nel partitore di tensione che nei convertitori e regolatori di tensione. Figura III-11: Guadagno in funzione della tensione del fotomoltiplicatore HAMAMATSU R5900 confrontato con altri dispositivi (destra)e efficienza quantica del dispositivo (sinistra). Si noti che a 800 Volt il guadagno è dell ordine di

66 Un aspetto importante da considerare è che molti fotomoltiplicatori saranno posizionati in prossimità del magnete per cui è possibile che possano lavorare immersi in un campo magnetico residuo. Poiché alla base dell amplificazione in corrente di un fotomoltiplicatore ci sono dei meccanismi di focalizzazione degli elettroni sui dinodi, un campo magnetico, anche di debole intensità, in virtù della forza di Lorentz che esercita sugli elettroni può abbassare il rendimento della catena di amplificazione e deteriorare le prestazioni del dispositivo. Da questo punto di vista, è interessante notare, come illustrato in Figura III-12, che le prestazioni del dispositivo in presenza di un campo magnetico esterno diretto lungo l asse Y sono ottime, per cui resta determinato un verso preferenziale nell assemblaggio dei contatori. Figura III-12: Caratteristica di uscita normalizzata in funzione del campo magnetico per un fotomoltiplicatore HAMAMATSU R5900. In ogni caso, per minimizzare questi effetti, si è deciso di schermare i PM racchiudendoli in una scatola di materiale altamente ferromagnetico detto µ-metal che devia le linee del campo magnetico al suo interno. In Figura III-14 sono riportate le prestazioni temporali del dispositivo; si può notare che esse sono allineate a quelle dei fotomoltiplicatori. In Figura III-15 sono riportate i profili dimensionali del dispositivo. 54

67 Figura III-13: Caratteristiche tecniche del fotomoltiplicatore R

68 Figura III-14: Caratteristiche di risposta temporale per un fotomoltiplicatore R5900. Segnale di uscita all anodo (sinistra) e dispersione del tempo di transito dei fotoelettroni (destra). Figura III-15: Profili dimensionali del fotomoltiplicatore HAMAMATSU R

69 2.3. Conteggi attesi per piano e contatore Per la progettazione del TOF è di fondamentale importanza conoscere i flussi di particelle a cui sono sottoposti i piani di scintillatori. Il calcolo è stato effettuato sulla base di modelli teorici e dei parametri tecnici riportati nella Tabella III-3. Orbita Km 70,4 Spessori (g/cm 2 ) S11 E e >3 E p >20 Involucro alluminio 0,54 Intervalli d energia S21 E e >20 E p >70 Scintillatori S1 e S3 1,44 (MeV) Trigger E e >20 E p >80 Scintillatore S2 1,03 S Fattori geometrici Spessore equivalente (cm 2 sr) S1&S ,16 TRD Trigger 20,5 Tabella III-3: Parametri utilizzati per il calcolo dei flussi attesi. Figura III-16: Frequenze di conteggio attese per il piano S11 su orbite successive [16]. 57

70 Il piano di scintillatori S1 è quello che presenta i conteggi più elevati sia perché ha una superficie maggiore, sia perché essendo il primo rivelatore, esso è raggiunto anche dalle particelle di bassa energia. I grafici mostrati in Figura III-16 mostrano la frequenza di conteggi attesa per il piano S1 per il massimo del flusso di raggi cosmici (corrispondente ad un minimo dell attività solare). Durante le rivoluzioni intorno alla Terra, il telescopio attraversa le zone della magnetosfera terrestre, note come fasce di Van Allen, in cui si verifica un confinamento di particelle cariche. La fascia esterna viene attraversata dal satellite quattro volte nel corso di ogni orbita quando esso si muove tra i poli ed è costituita principalmente da elettroni di bassa energia (fino a 5 MeV) che riescono a raggiungere solo il piano di scintillatori S1. L effetto di queste fasce sulle frequenze di conteggio è rappresentato in figura dalle curve tratteggiate. La fascia interna, invece, è costituita principalmente da protoni di energia fino ad 1 GeV e da nuclei, antiprotoni, elettroni e positroni. Il satellite entra in questa zona, detta anche anomalia del sud atlantico (SAA), otto volte al giorno. A differenza del caso precedente, l energia di questo flusso di protoni, è sufficiente per la generazione del trigger e causa una frequenza di conteggio molto elevata (Figura III-17). Figura III-17: Frequenza di trigger di coincidenza di casuali per un orbita del satellite. per un orbita del satellite [16]. 58

71 Per quanto riguarda la coincidenza degli eventi casuali, le frequenze previste sono state calcolate per due particelle che colpiscono i piani S1 e S2 in un intervallo temporale di 20 ns. Dalla Figura III-17si nota che se il satellite non attraversa lungo l orbita le fasce di Van Allen, questa frequenza è diversi ordini di grandezza più bassa della frequenza di trigger. L acquisizione degli eventi durante l attraversamento della SAA non è determinante ai fini della raccolta dei dati per cui quando PAMELA raggiungerà questa zona tutti i rivelatori saranno spenti per proteggerli dall elevato flusso di raggi cosmici. Per la progettazione dei contatori a scintillazione, quindi, si può considerare come caso peggiore il valore di picco pari a Hz Il progetto del partitore di tensione Il guadagno di un fotomoltiplicatore dipende dalla d.d.p presente ai capi dei dinodi. Il modo più semplice per fornire un alimentazione stabile ai dinodi è quello di applicare l alta tensione ai capi di un partitore resistivo. La Figura III-18 mostra i due possibili schemi per alimentare un fotomoltiplicatore. Il primo, detto di accoppiamento in AC, prevede un alta tensione positiva all anodo e potenziale nullo al catodo. Questa configurazione presenta dei difetti legati alla necessità di introdurre un capacitore per disaccoppiare l elettronica di lettura dall alta tensione. Dal punto di vista elettronico, infatti, questa capacità non solo limita le prestazioni nei tempi di salita dei segnali di risposta ma, per segnali anodici di una certa frequenza, essa genera un offset di tensione sul circuito di ingresso dell elettronica di lettura. In ogni caso la limitazione più grande, che diventa critica per applicazioni spaziali, è legata alla affidabilità del capacitore. Se per effetto delle radiazioni cosmiche dovesse perforarsi il dielettrico l alta tensione di alimentazione del fotomoltiplicatore arriverebbe direttamente allo stadio di lettura creando danni irreparabili. Lo schema che viene generalmente adottato, quindi, è quello di accoppiamento in DC e prevede un alta tensione negativa al catodo e l anodo a potenziale nullo. Lo svantaggio di questo montaggio, come viene segnalato nella documentazione tecnica del PM in Figura III-15, è che il corpo metallico del fotomoltiplicatore essendo connesso al fotocatodo deve essere adeguatamente isolato dall esterno. 59

72 Figura III-18: Schema elettrico tipico di un partitore di tensione in accoppiamento AC (sopra) e in accoppiamento DC (sotto) per funzionamento impulsato. La distribuzione della d.d.p. sui vari dinodi può essere ottimizzata per elevati guadagni, per la linearità di risposta oppure per la risoluzione temporale. Generalmente l azienda produttrice del fotomoltiplicatore suggerisce, nella documentazione tecnica, quale schema di partitore adottare in funzione del tipo di utilizzo. Nel caso dell R5900, per ottenere le migliori prestazioni temporali, l HAMAMATSU consiglia il seguente rapporto di partizione dal catodo all anodo: 1,5:1,5:1,5:1:1:1:1:1:1:1:0,5 La scelta del valore della resistenza totale del partitore merita una discussione approfondita in quanto esso viene fissato in base a diverse considerazioni e risulta, alla fine, essere una scelta di compromesso. Come parametri di riferimento si possono adottare i valori di ionizzazione relativi a vari tipi di particelle con un energia cinetica appena sufficiente per raggiungere tutti i rivelatori e far scattare un trigger (Tabella III-3). È possibile, infatti, che la particella venga arrestata dallo spessore del materiale attraversato o che subisca ad opera del magnete una deviazione eccessiva. Il primo dato utile per dimensionare il partitore è la stima della frequenza di incidenza di particelle per singolo scintillatore in quanto questa genera all anodo del fotomoltiplicatore una corrente media. 60

73 Particella K. E. soglia (MeV) Z b de/dx (MeV/gr/cm 2 ) Elettrone ,41 8,5 4 Protone ,41 8,5 4 Alfa (He) , Ferro (Fe) 2, , mip Tabella III-4: Energia minima per la generazione del trigger per alcuni tipi di particelle. Corrente media Il caso peggiore, cioè maggiori frequenze di conteggio, si presenta per il piano S12 in quanto la frequenza di fondo di è divisa su 6 scintillatori. Si arriva, cioè, ad un una frequenza media di circa 330 Hz per fototubo. Volendo essere conservativi si può assumere come punto di partenza per i calcoli seguenti il valore di 400 Hz. Per calcolare il numero di elettroni prodotti dal fotomoltiplicatore si deve considerare che lo scintillatore produce 1 fotone per 100 MeV di energia rilasciata e che solo una frazione di questi, che subiscono una riflessione totale all interno dello scintillatore, raggiunge effettivamente il fotocatodo. Un semplice calcolo sull angolo solido di riflessione totale entro l angolo limite visto dal fotocatodo, porta ad una stima di efficienza ottica del 15%. Poiché l efficienza quantica del fotomoltiplicatore è del 20% e una particella al mip rilascia circa 2 MeV di energia, il numero di elettroni prodotto per centimetro è: 2MeV N. roelettr./ cm = = eV 4 fotoni 20% = % = 600 elettr./ mip / cm Avendo uno spessore dello scintillatore di 0,7 cm si ha: N. roelettr. = 600 0,7 = 420 elettr. / mip L amplificazione del fotomoltiplicatore a 900 Volt è di per cui la corrente media che si preleva all anodo del fotomoltiplicatore vale: 19 6 I ave = 420e 1,6 10 C Hz = 0,11µ A Per garantire una buona stabilità della tensione ai capi dei dinodi si usa avere una corrente nel partitore, detta corrente di bleeder, pari a 20 volte il valore della corrente media del 61

74 fotomoltiplicatore laddove questo fattore va moltiplicato di conseguenza nel caso di particelle più ionizzanti. Per fare esempio si può considerare il caso di un protone che rilascia la massima energia nello scintillatore. Poiché questo valore è di 4 mip (Tabella III-3) si dovrebbe cercare di avere una corrente di bleeder 80 volte quella media. Pur volendo misurare la perdita di energia anche per particelle più ionizzanti di un protone, non è stato possibile aumentare troppo questo fattore per non eccedere negli assorbimenti di potenza. In definitiva si è scelto un valore pari a 100 per cui resta fissata una corrente di bleeder di 34 µa. Questa corrente è legata al valore della resistenza complessiva dalla relazione: I b V = n + 1 i= 1 R i La resistenza totale risulta quindi pari a: 900V 26MΩ 34µ A e la potenza assorbita da tutti i PM è: P PM = V 36µ A = 1, 5 W Corrente di picco Quando si ha un fotomoltiplicatore veloce impiegato in modo impulsato, si possono avere, soprattutto sugli ultimi dinodi, temporanee cadute di tensione dovute ad improvvisi picchi di corrente. Per evitare questo si usa generalmente tenere a potenziale costante gli ultimi dinodi mediante l aggiunta di capacitori nel partitore resistivo: questi riescono a fornire la carica necessaria per compensare il picco di corrente per poi ricaricarsi dopo il transiente. A titolo d esempio si può valutare la capacità da adottare sull ultimo stadio di amplificazione del PM per contenere all 1% la variazione della tensione prodotta al passaggio di un protone con il minimo di energia cinetica sufficiente per far scattare il trigger (80 MeV si veda Tabella III-3). 62

75 La perdita di energia per questa particella è pari a 8,5 MeV per cui, con un calcolo analogo a quello mostrato prima, si ha la produzione di 1800 fotoelettroni. Considerando un impulso di 15 ns di durata si ricava una corrente di picco di: 19 6 ( 1800e 1,6 10 C 4 10 ) 2 ma I peak ns Poiché la tensione sull ultimo dinodo vale circa 80 V il valore della capacità deve avere un valore non inferiore a: I t 153mA 7,5 ns C = 100 = 100 1, 5nF V 80Volt Lo schema elettrico definitivo del partitore adottato per il TOF di PAMELA è mostrato nella Figura III-19. Figura III-19: Schema elettrico del partitore di tensione adottato per i fotomoltiplicatori del TOF di PAMELA. 3. Problemi relativi alla meccanica del TOF Uno degli aspetti più interessanti della progettazione di PAMELA è legato alla necessità di realizzare un apparato compatibile con la missione spaziale. Il problema principale, in questo senso, è costituito dalle vibrazioni generate dal razzo vettore durante la fase di lancio. In questa sezione si vuole dare uno sguardo alle soluzioni meccaniche adottate per il TOF e ad alcune prove vibrazionali eseguite per valutarne l efficacia. 63

76 3.1. Spettro di vibrazione atteso Un corpo elastico, se sollecitato da una forza esterna impulsiva, tende a vibrare e a riportarsi nella posizione iniziale di equilibrio. Questa vibrazione propria del corpo viene detta vibrazione naturale. Se invece è sottoposto ad una forza periodica esso subisce delle vibrazioni forzate. L ampiezza della vibrazione forzata dipende dalla frequenza della forza esterna e dalla frequenza della vibrazione naturale. Quando, in particolare, queste due frequenze sono approssimativamente uguali, quest ampiezza diventa massima e il corpo, che si trova in condizione di risonanza, può subire danni meccanici. Pertanto per realizzare un sistema meccanico resistente alle vibrazioni è necessario innanzitutto conoscere lo spettro di vibrazione a cui esso sarà sottoposto e successivamente far si che le sue frequenze di risonanza cadano in un intervallo in cui le vibrazioni indotte dalla forza esterna sono minime. Nel caso di PAMELA lo spettro di vibrazione originario è quello indotto dal satellite RESURS sulla piastra base (Figura III-7 e Figura III-8) ed è riportato nella Tabella III-5. La tabella fornisce anche i valori dell intensità delle vibrazioni che i razzi di spinta del satellite producono durante i periodici riposizionamenti orbitali e, in particolare, si vede che essa è di un ordine di grandezza inferiore a quella della fase di lancio. Quando delle vibrazioni forzate sono indotte su un corpo meccanico costituito da più parti, su ognuna di queste agisce uno spettro di vibrazione che è diverso da quello originario a causa dell azione di filtro svolta dagli altri componenti. Tabella III-5: Spettri di vibrazione e durate attesi sulla piastra base di PAMELA durante la fase di lancio e i riposizionamenti orbitali [16]. Ad esempio nella Figura III-20, che mostra lo spettro della piastra base di PAMELA a telescopio assemblato, i picchi corrispondono ad amplificazioni dovute a risonanze di 64

77 qualche sottosistema del telescopio, in particolare il primo di essi a 70 Hz corrisponde alla risonanza dei moduli del calorimetro. g 2 /Hz Figura III-20: Spettro di vibrazione previsto sulla piastra base di PAMELA (a telescopio montato). Questo spettro è stato utilizzato per testare l assemblaggio di un contatore del piano S Il montaggio dei contatori I contatori sono stati assemblati incollando le guide di luce allo scintillatore con una colla ad alta resistenza in modo da ottenere un blocco rigido. L ancoraggio di questo blocco, mostrato nella Figura III-22, avviene sfruttando i codoli delle due guide di luce ed è realizzato con un giunto serrabile. Quest ancoraggio impedisce i movimenti trasversali ma permette, al suo interno, lo scorrimento delle guide di luce causato dalle dilatazioni termiche dello scintillatore. Poiché questo tipo di montaggio ha il difetto di lasciare una massa sospesa tra i due ancoraggi, i contatori dei piani Sl sono stati racchiusi in involucri di alluminio di 300µm di spessore e riempiti con strati di polivinilchetano espanso (PVC) che blocca nella loro 65

78 posizione gli scintillatori. Per risparmiare peso gli ancoraggi all interno di quest involucro sono stati ricavati in corrispondenza delle nervature di irrigidimento. La bassa densità polietilene e l esiguo spessore dell alluminio consentono di limitare sia l incremento di peso del TOF che lo spessore di materiale sul tragitto delle particelle da rivelare. La Figura III-21 mostra il contenitore del piano S1 prima della chiusura del coperchio superiore. Figura III-21: Involucro contenente i contatori del piano S1. Il piano S2 è stato irrigidito da una cornice metallica mentre per il piano S3, per mancanza di spazio, è stato previsto un aggancio diretto all interno della piastra base di PAMELA. L assenza dell involucro di irrigidimento espone i contatori di questo piano a notevoli stress meccanici per cui sono stati eseguiti, su un singolo contatore, dei test di vibrazione. Alcuni risultati di questi test sono illustrati nel prossimo paragrafo Il montaggio dei fotomoltiplicatori Il montaggio del fotomoltiplicatore ha richiesto uno studio molto accurato per evitare di avere il fotocatodo in contatto diretto la guida di luce. In questo caso, infatti, le vibrazioni produrrebbero urti ripetuti tra il plexyglass della guida di luce e il vetro del fotocatodo danneggiando quest ultimo. Per evitare questo problema è stato introdotto tra i due componenti un cuscinetto di silicone trasparente di 6 mm di spessore. Il PM, e il relativo cuscinetto, sono tenuti in posizione per mezzo di due molle agganciate da una parte agli 66

79 ancoraggi in alluminio dello scintillatore, e dall altra ad una piastrina di vetronite posta sul retro del PM stesso (Figura III-23). Figura III-22: Montaggio di un PM del TOF di PAMELA. I due cilindretti metallici sono alcuni degli accelerometri usati per il test di vibrazione. Uno dei vantaggi fondamentali che si ricava da questo tipo di aggancio è che i PM e il blocco costituito da scintillatore e guida di luce possono essere considerati come corpi elastici separati. Modificando la costante elastica delle molle, l elasticità o lo spessore del cuscinetto di silicone, si può modificare la frequenza di risonanza dei PM senza alterare quella degli scintillatori. Figura III-23: Scheda stampata del partitore di tensione. In secondo piano, in colore verde, si nota la scheda di vetronite con i fori di fissaggio delle molle. 67

80 Isolamento dei fotomoltiplicatori Il distacco di un fotomoltiplicatore, oltre alla perdita di informazioni su un canale, potrebbe creare seri danni a tutto il telescopio. Infatti nel caso in cui si verifichi un contatto del corpo del fototubo con le strutture metalliche che lo circondano, si avrebbe un corto tra l alta tensione e la massa elettrica dell esperimento. La soluzione scelta per evitare questo problema è di rivestire il PM con una guaina isolante termorestringente la cui tensione di isolamento è dichiarata in 6 kv. Inoltre, poiché questa guaina si trova tra il fototubo e lo schermo magnetico, essa consente di ottenere un ottimo fissaggio di tra questi due componenti. Anche il partitore di tensione è stato sottoposto ad un processo di isolamento ma, in aggiunta ai motivi appena esposti, esso consente di proteggere i componenti elettronici dai fattori ambientali come umidità, escursioni termiche, ecc Prove di vibrazione per un contatore del piano S3 L affidabilità del montaggio di un contatore del piano S3 è stata valutata sottoponendo un campione assemblato a vari tipi di test di vibrazione. In questi test l oggetto in esame viene fissato su un piano vibrante e le sollecitazioni meccaniche che esso subisce sono misurate fissando nei punti critici degli accelerometri. Lo spettro di vibrazione che viene mandato in ingresso al piano vibrante, detto profilo di riferimento, dipende dal tipo di informazioni cercate. Ad esempio per cercare le risonanze proprie si utilizza la prova sine-sweep in cui il segnale utilizzato è un onda sinusoidale la cui frequenza varia con continuità al trascorrere nel tempo. Un altra prova prevede come profilo un segnale random in cui si imposta, per tutta la banda di frequenze da esplorare, soltanto l energia complessiva. Questa prova consente di sottoporre il sistema ad una prova più vicina alle condizioni reali e viene generalmente seguita da una nuova prova sine-sweep per valutare la comparsa di anomalie meccaniche. Il contatore in prova e i risultati del test sine-sweep su fotomoltiplicatore e scintillatore sono mostrati in Figura III-24, Figura III-25 e Figura III-26. La prova sul fotomoltiplicatore (Figura III-25) ha mostrato che il montaggio con molle e cuscinetto di silicone è abbastanza efficace. Il picco di risonanza a 40 Hz è molto prossimo ad una regione dello spettro di riferimento ad alta energia (Figura III-20), pertanto è 68

81 necessario spostarlo a frequenze più basse e attenuarlo; in altre parole si deve aumentare la capacità di smorzamento del sistema di sospensione. Per raggiungere questo scopo si possono utilizzare delle molle di costante elastica più bassa o cuscinetti di silicone più morbidi. Figura III-24: Sistema di montaggio di un contatore del piano S3 in un test di vibrazione. Le frecce evidenziano gli accelerometri posti nei punti più sensibili alle sollecitazioni meccaniche. Tuttavia, poiché si possono avere vibrazioni sul contatore anche in senso longitudinale, esiste un limite inferiore al valore di questa costante: adottando delle molle troppo morbide le vibrazioni potrebbero provocare ripetuti distacchi del PM dal cuscinetto di silicone. La prova effettuata sullo scintillatore (Figura III-26), invece, ha ribadito la necessità di racchiudere il piano all interno di un involucro così come fatto per S1 e S2. L ampia risonanza misurata dopo i 200 Hz corrisponde ad una zona molto critica dello spettro di vibrazione atteso. In questo caso, al contrario di quanto deciso per i PM, la strategia scelta per superare il problema è di irrigidire la struttura del piano di scintillatori in modo da spostare verso l alto la frequenza di risonanza. A questo scopo sono attualmente in fase di studio cornici e sistemi di aggancio in alluminio. 69

82 Figura III-25: Risultati del test di vibrazione per la ricerca di risonanze per un fotomoltiplicatore. Nel test sono stati usati due cuscinetti di silicone (per un totale di 6 mm) per separare il fotocatodo dalla guida di luce. Figura III-26: Risultati del test di vibrazione per la ricerca di risonanze per lo scintillatore. 70

83 Capitolo IV La scheda di front-end del TOF 1. L elettronica nelle applicazioni spaziali I requisiti principali che sono richiesti ai sistemi elettronici impiegati su PAMELA, e più in generale per qualunque impiego spaziale, sono: basso consumo; massima affidabilità; costi ridotti. La prima richiesta, come è stato accennato, è motivata dal fatto che la potenza disponibile sul satellite è generalmente molto ridotta. Questo perché nell ottica di diminuire la massa (e quindi i costi) del carico di lancio, si utilizzano pannelli solari di dimensione ridotta e quindi in grado di garantire poca potenza. Un altra ragione che giustifica la prima richiesta è legata alla difficoltà, dovute anche alle condizioni di microgravità che impediscono i moti convettivi, di dissipare il calore prodotto dall elettronica. È evidente, quindi, che ridurre la potenza assorbita equivale a minimizzare questo problema. La seconda richiesta è naturalmente la più importante: se l elettronica dell esperimento dovesse guastarsi, tutta la missione sarebbe inevitabilmente compromessa. Uno dei fattori più importanti da considerare nella ricerca dell affidabilità dei sistemi elettronici è sicuramente l effetto delle radiazioni ionizzanti sui dispositivi a semiconduttore. 71

84 Infatti gli effetti di queste radiazioni, che saranno discussi diffusamente più avanti, sono quelli di deteriorare o danneggiare i dispositivi elettronici a semiconduttore. Nelle applicazioni spaziali, per rispondere a questa necessità, si utilizzano generalmente componenti elettronici qualificati per questo tipo di impiego. Tuttavia questi componenti, la cui produzione richiede particolari metodologie di progettazione e tecniche produttive alternative, sono caratterizzati da elevati costi di acquisto. Con l obiettivo di realizzare un esperimento spaziale a basso costo, ma pur sempre affidabile, in considerazione del fatto che alcuni tipi di componenti non qualificati offrono comunque interessanti caratteristiche di resistenza alle radiazioni, si è deciso di adottare per PAMELA dei componenti elettronici di tipo standard selezionati sulla base di prove di resistenza alle radiazioni condotte dalla collaborazione dell esperimento. I componenti elettronici che garantiscono le migliori prestazioni in termini di assorbimento di potenza, e che pertanto sono stati ampiamente utilizzati per PAMELA, sono quelli basati sulla tecnologia CMOS. Nei paragrafi successivi, quindi, si tratteranno gli effetti delle radiazioni in particolare su questo tipo di dispositivi La tecnologia CMOS La tecnologia CMOS (da Complementary MOSFET) si basa, per la realizzazione delle porte logiche fondamentali, sull utilizzo di due dispositivi MOSFET che hanno drogaggi opposti. Un MOSFET (Metal-oxyde-Semiconductor Field Effect Transistor) è un transistor ad effetto di campo in cui il terminale metallico di controllo del dispositivo (gate) è separato dal substrato di silicio drogato per mezzo di uno strato isolante di ossido di silicio (SiO 2 ). In Figura IV-1 è mostrato un invertitore alimentato con una tensione di 3,3 V in cui la tensione V in di controllo del gate è a 0 V. Poiché il gate G 1 si trova ad un potenziale minore di S 1 si ha la formazione nel substrato a drogaggio n di un canale di conduzione formato da lacune (+) provenienti dalle due zone ad elevato drogaggio p +. Per questo motivo il dispositivo MOSFET T 1 viene detto di tipo p (o anche PMOS). Poiché G 2 e S 2 sono allo stesso potenziale, nel dispositivo T 2 non si ha la 72

85 formazione di un canale e l uscita out del dispositivo si trova connessa elettricamente ad S 1 (3,3 V) e non connessa ad S 2. Figura IV-1: Invertitore CMOS (a) con il suo schema circuitale (b). Nell ipotesi mostrata (V in =0 V) nel MOSFET T 1 si forma il canale di conduzione formato da lacune (+). Se si considera il caso opposto, cioè V in = 3,3 V, si può vedere che si ha la formazione di un canale n nel MOSFET T 2, che quindi è un NMOS, per cui l uscita out è connessa elettricamente ad S 2 (0 V). Il circuito, quindi, si comporta da invertitore. In genere in un circuito digitale CMOS l uscita out della porta logica costituisce l ingresso di un certo numero di porte (fan-out). La corrente I out che scorre nel terminale di uscita è molto bassa perché questi dispositivi sono controllati in tensione, pertanto, avendo nei due stati logici cadute di tensione ohmiche nei canali di conduzione minime, si può dire che i livelli logici di uscita sono approssimativamente 0 V e 3,3 V. Le caratteristiche fondamentali della famiglia CMOS sono: basso consumo, elevato fanout e ampie soglie di tolleranza al rumore Effetti della radiazione sui dispositivi a semiconduttore Gli effetti delle radiazioni sui dispositivi a semiconduttore sono legati principalmente al passaggio della particelle cariche nel silicio di cui è composto il componente. 73

86 Una particella carica che attraversa il silicio, come accade per ogni altro materiale, perde una certa quantità di energia per interazione con il materiale stesso; quest energia, indicata come Linear Energy Transfer (LET), è, in prima approssimazione 5, dovuta alle interazioni della particella carica con gli elettroni del materiale; l effetto prodotto è una ionizzazione del silicio e la produzione di una traccia di coppie elettrone-lacuna. Una schematizzazione di questo fenomeno, per un invertitore CMOS, è mostrato nella Figura IV-2. Figura IV-2: Effetto del passaggio di una particella (linea tratteggiata) in un invertitore CMOS. Ricordando che nel silicio la creazione di una coppia elettrone-lacuna richiede una perdita di energia, da parte della particella incidente, di 3,6 ev e considerando che il silicio ha una densità di 0,242 mg/(cm 2 µm) si ricava facilmente una relazione che lega la carica complessiva generata Q e l energia persa dalla particella ionizzante che ha interagito: 7 1,60 10 ( pc) Q( pc) = 0,242( mg /( cm 3,6( ev ) 2 µ m)) l( µ m) LET( MeV / mg / cm dove l è lo spessore del silicio attraversato e la carica dell elettrone è stata espressa in picocoulomb [22]. Gli effetti della radiazione spaziale sui dispositivi a semiconduttore sono classificati in Total Ionizing Dose (TID) se la loro origine è in relazione alla dose totale di radiazione assorbita dal dispositivo, o in Single Event Effect (SEE) se la causa è l interazione con una singola particella. 2 ) 5 Si considerano particelle di energia sufficientemente elevata che non si arrestano nel materiale. 74

87 Single Event Effect Se le coppie elettrone-lacuna si sono formate in una porzione del silicio del dispositivo a semiconduttore in cui non sono presenti campi elettrici, esse tendono a ricombinarsi senza dare alcun effetto; in caso contrario, esse sono raccolte dalle giunzioni su cui sono applicate le tensioni di polarizzazione. In particolare facendo riferimento all invertitore CMOS (con uscita logica 1 (3,3 V)), mostrato nella Figura IV-2, si vede che gli elettroni sono raccolti dal terminale di uscita D 2 con l effetto di abbassare il potenziale presente sull uscita out del dispositivo. In risposta a ciò si origina nel canale di conduzione p del dispositivo T 1 una corrente transitoria che tende a riportare alto il potenziale di uscita del dispositivo. Single Event Upset Uno degli effetti più frequenti e meglio conosciuti di tipo SEE è prodotto da questa corrente transitoria e si verifica come una variazione delle informazioni contenute nei circuiti digitali; esso viene indicato come Single Event Upset (SEU). Un esempio di questo effetto, per una cella di memoria a sei transistor basata su tecnologia CMOS, è mostrato in Figura IV-3, dove si suppone che una particella abbia attraversato il transistor p 1. Il circuito è costituito da due invertitori, formati dai transistor p 1 -n 1 e p 2 -n 2, e da due transistor di controllo per l impostazione e la lettura del dato memorizzato. Nel caso in questione se il picco di tensione prodotto in uscita dall invertitore A è sufficientemente ampio e lungo può provocare la commutazione dell uscita dell invertitore B e, poiché l uscita di quest ultimo è connessa con l ingresso del primo, può provocare la stabilizzazione di questo nuovo stato logico. L effetto finale, quindi, è la modifica dell informazione contenuta nella cella di memoria. In generale si può dire che questo fenomeno si presenta quando viene raccolta una carica superiore ad un certo valore critico e quando il transiente di tensione ha una durata almeno pari alla costante di tempo del dispositivo. Poiché il valore di carica critica e la costante di tempo sono delle caratteristiche che dipendono dalla costruzione del dispositivo e dalle condizioni di lavoro, la resistenza di un componente al SEU viene determinata prevalentemente per via sperimentale. 75

88 V DD =3,3V V OUT =0V Inverter A =3,3V Inverter B =0V Figura IV-3: Un Single Event Upset in una memoria di un dispositivo CMOS. Single Event Transient Quando una particella carica, con un meccanismo analogo al SEU, induce un transiente su una porta logica, si parla di Single Event Transient (SET). Quest effetto è difficile sia da caratterizzare che da prevedere perché non si verifica un effetto di memorizzazione come nel caso del SEU. Esso, pertanto, è generalmente riscontrabile quando il componente è accoppiato ad un dispositivo di memoria, come un latch o un flip-flop, che possa memorizzare il transiente come informazione errata; in questo caso si usa dire che un SET ha originato un SEU. La Figura IV-4 mostra il meccanismo che, in una rete logica sequenziale, determina l insorgere di un errore. Si vede che a seconda dell istante di generazione del transiente logico rispetto al clock si può avere o meno un SEU. Singel Event Latchup Un altro importante tipo di SEE che si manifesta nei componenti CMOS è il Single Event Latchup. Questo evento è legato al fatto che questa tecnologia prevede (si veda la Figura IV-1) la presenza del substrato n del transistor PMOS a diretto contatto con il substrato p del NMOS. La struttura di giunzioni a quattro livelli n-p-n-p che si viene a trovare tra i terminali 76

89 S 1 e S 2 forma un circuito parassita che in prima approssimazione può essere schematizzato come in Figura IV-5: la giunzione n-p dei due substrati svolge contemporaneamente il ruolo di giunzione collettore-base del transistor npn Q 1 con emettitore S 1 e di giunzione collettorebase del transistor Q 2 con emettitore S 2. D Q D flip-flop logica combinatoriale IN D Q D flip-flop clock finestra di opportunita' time setup time hold clock IN SET registrato IN SET non registrato Figura IV-4: Esempio di errore causato da un SET. Si suppone che il transiente avvenga nella logica combinatoriale (in alto). A seconda dell istante di generazione del transiente (in basso) può essere registrata un informazione errata. B1 B2 Figura IV-5: Schema equivalente del circuito SCR parassita presente in un dispositivo 77

90 Questo circuito, normalmente impiegato nei circuiti di potenza dove è noto come SCR (Silicon Controlled Rectifier), non è in conduzione perché non lo è nessuna delle tre giunzioni di cui è composto: S 1 -N, N-P e P-S 2. Infatti la differenza di potenziale tra ai capi della giunzione S 1 -N è nulla perché S 1 e B 1 sono cortocircuitati; la situazione è analoga per la giunzione P-S 2. Il circuito SCR si può attivare in seguito ad una perturbazione che attivi una giunzione base-emettitore di uno dei due transistor. Se ad esempio si attiva la giunzione P-S 2, dove supponiamo che scorra una corrente i 2 la corrente di collettore che scorre in questo transistor è pari a i 2 β 2 (dove β 2 >>1). Poiché questa corrente coincide con la corrente di base i 1 dell altro transistor anche la sua base si attiva dando luogo ad un amplificazione della corrente i 2. Questo meccanismo fa sì che la corrente complessiva assorbita dal circuito SCR e la caduta di tensione ai capi della resistenza interna della rete di alimentazione, aumentino sempre di più con l effetto di abbassare progressivamente la differenza di potenziale tra anodo e catodo. Dopo un certo tempo anche la giunzione p-n formata dai due substrati si polarizza attivamente per cui i due transistor entrano in saturazione. Il circuito resta agganciato stabilmente in questa condizione circuitale, detta di latchup, caratterizzata dall assorbimento di una corrente elevata. Nella maggior parte dei casi la corrente dello stato di latchup non è di intensità tale da danneggiare il dispositivo ma, in ogni caso, se questo non viene spento e riacceso è di fatto inattivo. L avvio di questo meccanismo rigenerativo può essere determinato dal passaggio nel silicio di una particella ionizzante a causa di un accumulo delle cariche generate: se, ad esempio, si considera la Figura IV-2 si vede che la condizione di latchup può essere determinata dall accumulo nel substrato p delle lacune che si muovono verso il potenziale a 0 V Effetti della Total Ionization Dose Gli effetti della Total Ionization Dose sono riconducibili a diversi fenomeni che si verificano nelle strutture CMOS in seguito all esposizione prolungata alle radiazioni. Gli effetti di tipo TID, che sono tipicamente irreversibili, consistono essenzialmente nelle degradazioni dei parametri caratteristici del dispositivo stesso (correnti di quiescenza, amplificazione, ecc) che possono arrivare a rendere inattivo il dispositivo. 78

91 Una delle cause che può provocare questi effetti è la differenza di mobilità tra lacune ed elettroni. Questa differenza, infatti, è all origine di un fenomeno, detto di intrappolamento, per il quale una parte delle lacune prodotte per ionizzazione resta bloccata tra l interfaccia che separa il silicio del substrato con l ossido di silicio (S i O 2 ) isolante. Questo intrappolamento, che impedisce alle lacune di ricombinarsi, può durare da poche ore ad alcuni anni con il risultato che eventi successivi accrescono la quantità di carica positiva al di sopra dei canali di conduzione. L accumulo di questa carica ha l effetto di indurre cariche negative nei canali di conduzione alterando le soglie di conduzione dei due MOSFET. Nel caso di un PMOS, infatti, la formazione del canale di conduzione p può avvenire solo quando la carica negativa in eccesso è stata rimossa (la soglia di conduzione negativa viene diminuita); per un NMOS, invece, la formazione del canale n è agevolata (la soglia di conduzione positiva viene diminuita). Lo spostamento delle soglie di conduzione produce un peggioramento delle caratteristiche dinamiche dell invertitore; in particolare si nota un aumento del ritardo di propagazione dei segnali logici e del consumo energetico durante la commutazione. Anche le caratteristiche statiche peggiorano; ad esempio l accumulo di carica negativa nel canale di un NMOS aumenta la corrente di dispersione e alla lunga può portare il canale in conduzione indipendentemente dalla tensione presente su gate del transistor La selezione della componentistica elettronica di PAMELA I dispositivi elettronici a semiconduttore sono sensibili sia alla quantità che ai molti tipi di radiazione presenti nell ambiente spaziale. Le radiazioni ionizzanti che investiranno il satellite Resurs-DK1 lungo la sua orbita e che possono provocare il danneggiamento dell elettronica di PAMELA sono: 1. Protoni e nuclei di origine galattica 2. Protoni intrappolati nella zona della magnetosfera terrestre nota come fascia di Van Allen. 3. Protoni e nuclei, ad alta energia, emessi sporadicamente dal sole e trasportati dal vento solare, in occasione di brillamenti sulla fotosfera o esplosioni sulla corona. Queste particelle sono indicate generalmente come SEP (Solar Energetic Particles). 79

92 L emissione di SEP varia molto con il tempo e in particolare si contano mediamente tre intensi flussi (burst) all anno e la loro frequenza aumenta in vicinanza del massimo dell attività solare che si ripete con un periodo medio di 11 anni. Sebbene la durata di un emissione di SEP possa variare da poche ore fino ad alcuni giorni, l intensità della radiazione emessa è così elevata da produrre effetti sull elettronica paragonabili a quelli indotti dagli altri tipi di radiazione. Una stima dell intensità dei flussi dovuti a queste componenti che investiranno PAMELA durante le orbite è stata ottenuta mediante il software di simulazione CREME96 [24]. La Figura IV-6 mostra i flussi delle più abbondanti componenti nucleari di origine galattica o intrappolate nella fascia di radiazione, in funzione dell energia cinetica per nucleone della particella, mediati lungo 200 orbite del satellite Resurs-DK1. Figura IV-6: Flussi delle principali componenti nucleari di origine cosmica o delle fasce di Van Allen, mediati su 200 orbite del satellite Resurs-DK1. In Figura IV-7, invece, sono riportati i flussi delle principali specie nucleari di origine solare, anch essi mediati su 200 orbite del satellite Resurs-DK1, che si avrebbero con un intensità di emissione pari a quelle registrate (con strumentazione posta a bordo di satelliti) durante la settimana dell ultimo massimo di attività solare (1989). Come si è accennato in precedenza, per l esperimento PAMELA si è scelto di utilizzare dei componenti di tipo standard che offrono comunque caratteristiche di affidabilità 80

93 sufficienti per la durata e il tipo di missione. Nei paragrafi seguenti si accennerà ai criteri utilizzati per effettuare questa selezione. Figura IV-7: Flussi delle principali nucleari di SEP mediati su 200 orbite del satellite Resurs-DK1 considerando l intensità di emissione registrata nella settimana dell ultimo massimo dell attività solare (1989) Resistenza agli effetti TID Ai fini delle prove di resistenza alle radiazioni per gli effetti TID un parametro di fondamentale importanza è senza dubbio la stima della dose totale di radiazione che verrà assorbita dall elettronica di PAMELA nell arco della missione. Questo calcolo, sempre effettuato con il software CREME96 [23-24], è stato effettuato considerando una durata della missione di tre anni e la presenza dell involucro esterno di alluminio, di 2 mm di spessore, che racchiude PAMELA. I valori ottenuti sono: krad 6 per la radiazione di origine galattica e della fascia di Van Allen 6 In ambito spaziale la dose totale assorbita, cioè l energia ceduta dalla radiazione per unità di massa del bersaglio, viene comunemente misurata in krad mentre nel Sistema Internazionale l unità di misura è il gray (Gy): 1 Gy = 1 J/kg. La relazione tra le due unità di misura è: 1 krad=10 Gy. 81

94 krad per la componente SEP di origine solare dove si è supposto di avere nei tre anni 10 giorni effettivi di attività con intensità media misurata nella settimana di massimo del Pertanto la TID attesa per l elettronica di PAMELA è stimata nell ordine di qualche krad. La selezione dei componenti elettronici da impiegare su PAMELA è stata condotta basandosi su questa previsione e provvedendo ad irradiare i componenti in esame con fasci di γ di energia nota, di cui è possibile calcolare la dose assorbita nel silicio per l unità di tempo. Tutte le caratteristiche che possono indicare un degradamento dei componenti (assorbimento di corrente, funzionalità, velocità, ecc.) sono state misurate prima dell irradiazione e dopo intervalli di tempo di irradiazione prefissati e corrispondenti a 1, 2, 10, 30 krad di dose assorbita. I componenti elettronici giudicati validi per l impiego su PAMELA sono quelli che hanno soddisfatto il requisito minimo di non presentare variazioni significative delle caratteristiche dai valori misurati prima almeno fino a 10 krad Resistenza agli effetti SEE La caratterizzazione dei dispositivi digitali in relazione ai SEE può essere effettuata memorizzando nel dispositivo un certo numero di bit e irradiandolo con nuclei accelerati artificialmente di cui è nota la perdita di energia per unità di spessore (cioè la LET, Linear Energy Transfer) del nucleo incidente. La frequenza di SEE per un dispositivo in cui si possono scrivere n bit e sottoposto ad un flusso di particelle, è data da: dn dt SEE dn = n σ bit ( L) ( L) dl ds dt dl LET dn dove (L) è il numero di particelle incidenti per unità di tempo t e di superficie S dt ds dl per unità di L del LET nel silicio e σ bit (L) è la sezione d urto per bit relativa a SEE del dispositivo per lo stesso valore L. Pertanto sperimentalmente per un dispositivo in cui sono stati memorizzati n bit si può ricavare la sezione d urto σ bit (L), irradiandolo per un certo tempo T con un fascio di flusso noto, con un fissato valore L del LET, e contando il numero di SEE occorsi in questo periodo di tempo: 82

95 σ bit 1 ( L) = n T N SEE dn ( ) dt ds dt Un esempio di come è stato condotto uno di questi test per il dispositivo FPGA 54SX32A prodotto dalla ACTEL, e largamente impiegato per l elettronica di PAMELA, è illustrato nel paragrafo che segue. Tutti gli aspetti che riguardano questi componenti saranno discussi nel capitolo seguente Resistenza ai SEE dei dispositivi FPGA ACTEL 54SX Diverse prove di resistenza agli effetti di tipo SEE sono stati compiuti sugli FPGA basati su antifusibili prodotti dalla ACTEL [25]. In questo paragrafo si descrive l esperimento che la collaborazione PAMELA ha svolto a fine 2000 presso il GSI di Darmstad per valutare il dispositivo 54SX32A della famiglia. Prima di porre il dispositivo sul fascio esso è stato programmato [26], come si descriverà tra breve, e inserito nel circuito schematizzato in Figura IV-8. Figura IV-8: Schema del circuito utilizzato per la misura del SEU e SEL in un FPGA irradiato presso il GSI di Darmstadt. Per il conteggio del numero di SEU è stato realizzato un circuito logico (Figura IV-8), costituito in tutto da 192 flip-flop, composto da una coppia di contatori, con un segnale comune di clock a 40 MHz, i cui codici di uscita sono inviati ad un comparatore. Il comparatore invia un segnale di controllo u ad un processore situato esternamente alla zona irradiata: se il segnale è basso i due codici dei contatori sono identici e viceversa. Ad ogni 83

96 colpo di clock il processore controlla se si è avuto un SEU (u=1) e, in caso affermativo, aggiorna un contatore interno e reinizializza l FPGA con un segnale di reset. Per il conteggio del numero di SEL, invece, è stato introdotto un sensore di corrente che misura la corrente assorbita dall FPGA; se questo valore supera il valore tipico di 20mA viene inviato un segnale al processore che provvede a spegnere l FPGA per un tempo sufficiente a disperdere la corrente parassita e ad aggiornare un secondo contatore interno. Il LET del fascio incidente variava con la specie ionica e con l energia per nucleone; esso è stato calcolato mediante algoritmi basati sulla formula di Bethe-Bloch. Fissate tali quantità è stato possibile ricavare le sezioni d urto per LET diversi semplicemente variando l angolo θ fra la direzione di incidenza del fascio e la normale alla superficie del dispositivo. Il LET efficace a cui è riferita la sezione d urto così misurata è stato calcolato supponendo che la sezione d urto per SEE dipenda solo dalla carica depositata nella zona svuotata e che questa abbia forma di parallelepipedo retto: in tal caso è sufficiente moltiplicare il LET per il fattore geometrico 1/cosθ. La sezione d urto per bit per i SEE misurata su una ACTEL 54SX32A con questo esperimento è mostrata nella Figura IV-9. A Figura IV-9: Sezione d urto per bit relativa a SEU misurata per un FPGA ACTEL 54SX32 84

97 Nell esperimento non sono stati riscontrati SEL pertanto, nel campo di energie investigate, il dispositivo può essere considerato immune da questo pericoloso fenomeno. In base alle misure ottenute sulla sezione d urto e facendo uso del software CREME96, si è integrata la sezione d urto/bit sul flusso previsto per la missione PAMELA. In questo modo, in accordo con le formule presentate nel paragrafo precedente, è stato calcolato che la frequenza media di SEU attesa in un anno, per un FPGA 54SX32A, è ~10-6 SEU/anno/bit. Volendo avere una stima del numero n di SEU attesi per la durata della missione su questo dispositivo si ha: n ( bit / dispositivo) 3anni 3 10 dove si è tenuto conto che ogni dispositivo ha 1000 flip-flop. Cioè, nell arco della missione PAMELA, la probabilità di avere eventi SEU può essere considerata trascurabile. Un ultima osservazione da fare è che gli FPGA di una stessa famiglia si differenziano per il numero di celle logiche ma non per la struttura fisica della singola cella che è in linea di principio identica. Si deduce, dunque, che la caratterizzazione di un componente di una famiglia di FPGA può essere estesa a tutta la famiglia Alcune tecniche di progettazione per l elettronica di PAMELA L impiego della componentistica standard, a prescindere dalla selezione operata, non esclude la possibilità di avere danni da radiazioni, pertanto nella progettazione dell elettronica dell esperimento sono state adottate diverse strategie per aumentarne l affidabilità. La tecnica maggiormente impiegata per aumentare l affidabilità dei sistemi elettronici è l impiego della ridondanza. La ridondanza hardware consiste nel replicare fisicamente quei componenti elettronici risultati meno affidabili degli altri: in caso di rottura del componente esso viene sostituito da quello di riserva. La ridondanza hardware è stata adottata a livello più elevato duplicando intere schede elettroniche allo scopo di non perdere quei sistemi di fondamentale importanza; questa scelta, ad esempio, è stata fatta per la scheda di trigger. 3 85

98 Per prevenire errori nel sistema di DAQ, invece, è stata utilizzata una ridondanza software. Questa tecnica consiste nell utilizzo di tre copie identiche di un software e di un meccanismo di controllo e correzione. Se, attraverso un confronto tra i tre codici di programma, viene rivelato un errore, si attiva un processo di correzione che ripara l errore in base ad una maggioranza. Nella maggior parte dei casi, infatti, si verifica un errore in uno solo dei codici; gli altri due, che contengono le stesse informazioni, sono ritenuti corretti e forniscono l informazione per correggere l errore. Insieme alla ridondanza, poi, sono previste funzioni di controllo avanzate che, in caso di danneggiamento di qualche componente, lo escludono dal flusso dei dati. Una funzione di questo tipo, ad esempio, è stata introdotta per i DSP che hanno il compito di comprimere i dati acquisiti: in caso di rottura del componente i dati vengono inviati direttamente alla memoria di massa di PAMELA per essere inviati sulla Terra. Anche i problemi connessi ai SEL (single event latch-up) sono stati tenuti in debito conto; in particolare tutti gli alimentatori delle schede elettroniche sono provvisti di un circuito di controllo che, non appena viene rivelato un assorbimento di corrente superiore ad un valore fissato, toglie immediatamente l alimentazione alla scheda in questione per evitare il danneggiamento del componente. Questo circuito di controllo, inoltre, è stato pensato per essere azionato anche da un segnale logico, indipendentemente dalla corrente erogata. Un latch-up, infatti, anche quando non è accompagnato da una corrente elevata, può bloccare qualche dispositivo logico. Può accadere, quindi, che una scheda non risponda più ai comandi perché qualche dispositivo logico è andato in latch-up; in questo caso si può spegnerla e riaccenderla per rimuovere questa condizione. 2. La scheda di front-end La scheda di front-end del TOF, di cui mi sono occupato in larga misura nell ambito di questo lavoro di tesi, ha il compito di misurare il tempo di arrivo, riferito al segnale di trigger, di un segnale su un fotomoltiplicatore e la carica ad esso associata. Queste informazioni, una volta digitalizzate, sono inviate al sistema di I-DAQ per essere memorizzate ed inviate verso la Terra. 86

99 La prima richiesta che deve soddisfare la scheda è di avere risoluzioni di misura migliori di quelle garantite dalla coppia scintillatori, fotomoltiplicatori; in particolare si richiede una risoluzione nella misura dei tempi migliore di 50 ps. Inoltre, poiché la scheda deve essere utilizzata in una missione spaziale, si richiedono una buona affidabilità e, soprattutto, dei consumi molto contenuti La proposta NASA In una prima fase lo sviluppo dell elettronica del sistema di tempo di volo è stato affidato ad un gruppo di tecnici del Goddard Space Flight Center della NASA [27]. Dopo uno studio preliminare la NASA ha proposto la realizzazione di una scheda di front-end con una risoluzione temporale migliore di 100 ps e consumi stimati in circa 400 mw/canale. In particolare l elettronica per la conversione dei tempi prevede essenzialmente l impiego di discriminatori ECL a singola soglia e di un convertitore tempo-ampiezza (TAC). Il TAC è costituito sostanzialmente da una capacità a cui viene inviata una corrente costante durante il periodo di tempo da misurare. Indicando con I la corrente di carica della capacità C, la tensione V presente sulla capacità è proporzionale al tempo t da misurare: V = I t C La misura di tempo, quindi, si ottiene digitalizzando la tensione presente sulla capacità mediante un ADC. L ADC proposto dalla NASA era un tipo ad approssimazione successiva a 14 bit con un basso consumo. La parte di carica, invece, adotta un convertitore carica-ampiezza (QVC) in modo da utilizzare lo stesso ADC per la digitalizzazione della tensione e minimizzare i consumi. Sempre allo stesso scopo, inoltre, si prevede di leggere, mediante un multiplexer, 16 canali con un solo ADC. Ad un primo sguardo i punti critici del sistema di front-end proposto dalla NASA sembrano essere l impiego delle logiche ECL, per quanto riguarda i consumi, e, per la risoluzione, l impiego di una singola rampa con comparatori a singola soglia. La precisione nella conversione dei tempi, infatti, dipende essenzialmente dalla stabilità della rampa. In particolare due sono i fattori critici: la corrente di carica, che deve essere 87

100 stabile indipendentemente dalle derive termiche, e il valore della capacità che, se dovesse cambiare nel corso del tempo, produrrebbe un errore di misura sistematico sempre maggiore. Una particolare attenzione va posta a proposito della scelta della NASA di leggere, utilizzando un multiplexer, 16 canali con un solo ADC. Quest architettura presenta due punti critici. Il primo è in relazione all affidabilità del sistema di lettura dei dati: la scelta di usare un solo ADC implica, in caso di danneggiamento del componente, la perdita di ben 16 canali su 48. Il secondo punto è legato, ancora una volta, alle sezioni di carica-ampiezza dei canali: per leggere tanti canali con un solo ADC, infatti, è necessario che le capacità dei vari canali funzionino da memorie analogiche. Queste, cioè, devono conservare con la massima stabilità possibile la carica accumulata per tutto il tempo che occorre all ADC per effettuare, una dopo l altra, le conversioni sugli altri canali, evitando l errore sistematico dovuto alla predefinita sequenza di lettura. Un fattore che può compromettere il funzionamento delle memorie analogiche è, senza dubbio, l aumento indesiderato delle correnti parassite. Queste correnti, che sono sempre presenti e che hanno l effetto di scaricare le capacità, sono generalmente di piccolo valore per cui non alterano l informazione memorizzata. Sulla base di queste considerazioni il gruppo di Napoli ha elaborato un nuovo progetto, approvato da tutta la collaborazione, col fine di risolvere i punti critici fin qui elencati. In particolare si è cercato di : Ridurre i consumi Introdurre una struttura di front-end di tipo parallelo Migliorare e stabilizzare la risoluzione temporale 2.2. La scheda di front-end La struttura della scheda di front-end progettata dal gruppo di Napoli, e al cui sviluppo ho personalmente contribuito, è mostrata nello schema a blocchi in Figura IV-10. Essa è costituita da una sezione di elettronica analogica, per l estrazione delle informazioni di tempo e di carica dai segnali provenienti dai fotomoltiplicatori, e una 88

101 sezione digitale per la conversione digitale, la trasmissione dei dati e il controllo della scheda. La sezione di tempo prevede dei comparatori a doppia soglia e l impiego di un convertitore tempo-ampiezza-tempo (TATC) a doppia rampa per espandere l intervallo di tempo da misurare mentre la sezione di carica è basata su un convertitore di carica con controllo a gate. Poiché anche in questo caso la grandezza da misurare è trasformata in un tempo, la digitalizzazione delle informazioni di carica e tempo può essere effettuata utilizzando come unico componente un TDC digitale con il vantaggio semplificare l architettura complessive e di minimizzare i consumi. Analog section Digital section 4 PM channels 4 PM channels Time section -time expansion -time- time conversion -STOP signals generation + Charge -charge-time conversion -STOP signals generation Time section -time expansion -time- time conversion -STOP signals generation + Charge -charge-time conversion -STOP signals generation FPGA ACTEL 54SX-32A TDC 12 bit 8 channels 10 ns 8 channel (4 time + 4 charge) FPGA ACTEL 54SX-32A TDC 12 bit 8 channels 10 ns I/O 16 bit data 16 bit data I/O FPGA ACTEL 54SX-32A Control Logic -card control logic -TDC control -data/commands transmission on LVDS link -thresholds setting -temperature monitor LVDS Figura IV-10: Schema funzionale della scheda di front-end. Il TDC è stato realizzato utilizzando un dispositivo logico programmabile di tipo FPGA. Questi dispositivi sono stati usati anche per realizzare la logica di lettura e trasferimento dei dati registrati nel TDC e la logica di gestione e controllo della scheda. Ogni scheda di front-end raccoglie i segnali provenienti da 8 fotomoltiplicatori, per un totale di 16 canali (8 carica e 8 di tempo), e li invia a 2 TDC ognuno dei quali gestisce 8 canali. 89

102 Per gestire i 48 canali del TOF sono previste 6 schede di front-end e una singola scheda intermedia, indicata come I-TDAQ (Intermediate TOF DAQ), di controllo ed elaborazione. Quest ultima a sua volta scambia dati ed informazioni con la scheda di I-DAQ, (descritta nel capitolo 2), e rappresenta, pertanto, l ultima scheda elettronica del sottosistema elettronico TOF. Nei paragrafi seguenti saranno discussi in dettaglio tutti gli elementi principali della scheda di front-end. 3. Sezione Analogica 3.1. La sezione di tempo La sezione di elettronica per la misura dei tempi di ogni canale è costituita da un circuito analogico di espansione temporale e un circuito di logica sequenziale per l estrazione dei tempi e la generazione dei segnali di controllo. Il circuito di espansione è realizzato con il metodo della doppia rampa il cui funzionamento è mostrato in Figura IV-11. I segnali START e STOP individuano l inizio e la fine dell intervallo di tempo t da misurare; l arrivo dello START fa partire la carica di un condensatore con una certa corrente I C che si arresta all arrivo dello STOP. La tensione presente ai capi della capacità è quindi: V I C t = C All arrivo del segnale di STOP si scarica la capacità con una corrente I S per cui si può dire che il tempo di scarica vale: poiché si può scrivere: I C t C t = S VC I S I S t S = V = C Il rapporto delle due correnti, considerando I S < I C, determina un fattore di espansione temporale sui tempi e la relazione tra il tempo da misurare t e quello espanso t S è: 90

103 t S = I I C S t La misura del tempo tra START e STOP, dunque, si riduce alla misura del tempo di scarica t S del condensatore e viene effettuata misurando con il TDC la durata del segnale digitale OUTPUT asserito in concomitanza della scarica (Figura IV-11). Il dispositivo di espansione funziona in modalità COMMON STOP; i segnali provenienti dai fotomoltiplicatori (PM) originano lo START alla rampa di carica del canale corrispondente mentre il segnale di STOP è comune a tutti i canali ed è generato dal trigger. START STOP RAMP OUTPUT Figura IV-11: Sequenza dei segnali dell espansore temporale. Da un punto di vista sperimentale, la misura dell intervallo di tempo tra uno START e uno STOP ha senso fino ad un determinato valore massimo: se un segnale PM arriva molto tempo prima di un trigger, allora esso non è associato all evento fisico che ha determinato la formazione del trigger stesso. L intervallo di tempo in cui un segnale è considerato appartenente all evento che ha determinato il trigger viene comunemente definito finestra di trigger. Quest intervallo temporale è determinato dalla somma di due termini: il primo è legato al massimo tempo che una particella impiega per attraversare il rivelatore e il secondo è dovuto al fatto che il segnale di trigger non viene generato istantaneamente in relazione all evento fisico che si vuole acquisire ma dopo un tempo detto di formazione di trigger. Da un punto di vista elettronico si definisce come dinamica temporale dell espansore, il più grande intervallo tra START e STOP che si riesce a misurare. 91

104 La dinamica temporale dell espansore, che ovviamente deve essere almeno pari alla finestra di trigger, è fissata dal circuito e dipende, in ultima analisi, dall escursione di tensione che può avere la capacità e dalla pendenza della rampa di carica. Quello che accade quando un segnale di START non è seguito, entro un tempo pari alla dinamica temporale dell espansore, da un trigger, è che la rampa arriva ad un livello di saturazione e resta bloccata a questo livello finché non arriva lo STOP ad azionare la scarica. Tutte le misure effettuate dal TDC in questa ipotesi danno sempre uno stesso valore numerico che corrisponde, di fatto, ad un valore di fondoscala e non danno più alcuna informazione sull effettivo tempo di arrivo dello START (Figura IV-12 caso 2.a). Questo tipo di funzionamento, però, presenta una grossa difficoltà se si considera una situazione in cui arrivano segnali singoli (cioè non appartenenti allo stesso evento fisico) sui vari fotomoltiplicatori tali da non generare il trigger e quindi lo STOP; in questo caso uno dopo l altro i canali che hanno avuto uno START possono saturare con la conseguenza che, quando arriva lo STOP, molti canali non danno più informazioni. Questa difficoltà è stata risolta introducendo una funzione nella logica di controllo che permette di scaricare rapidamente la capacità con una corrente di reset I R (Figura IV-12 caso 2b). Tuttavia, poiché è richiesto comunque un certo tempo perché si completi questa scarica, esiste una probabilità non nulla che la rampa di scarica possa arrivare dopo uno STOP e fornire una misura di tempo errata (Figura IV-12 caso 3); è evidente, dunque, che è necessario conservare, in qualche modo, l informazione che questo è accaduto. Il problema è stato risolto sfruttando la funzione della logica di controllo che gestisce il circuito di scarica rapida: in contemporanea alla discesa di questa rampa viene generato un segnale logico di AUTORESET che indica, di fatto, se la misura temporale ha senso o meno. Nei casi mostrati in Figura IV-12, ad esempio, il segnale di AUTORESET non verrebbe generato solo nel primo caso. In definitiva le situazioni appena descritte, tutte rappresentate nella Figura IV-12, sono: Caso(1): corrisponde ad una segnale che cade nella dinamica temporale dell espansore. In questo caso l informazione temporale raccolta è effettivamente utile. Caso(2.a): mostra il problema della saturazione di un canale relativo ad un segnale di canale isolato. Il canale resta in saturazione fino al primo trigger e, sebbene parta una rampa 92

105 di scarica, l informazione raccolta, che indica sempre il massimo ritardo misurabile, è inutile. Caso(2.b): mostra come la scarica rapida consente di liberare il canale per il segnale successivo. Caso (3): esistendo comunque la possibilità di raccogliere un informazione inutile è stato necessario introdurre il segnale logico di AUTORESET. dinamica temporale espansore STOP START 1 Rampa di carica Rampa di scarica (espansione) START 2.a Dinamica rampa 2.b START 3 Rampa di scarica rapida Figura IV-12: Alcuni esempi sull importanza della presenza del circuito di autoreset. 93

106 L espansore a doppia rampa Uno schema semplificato della sezione di elettronica analogica che realizza l espansore temporale è illustrato nella Figura IV-13. Per ridurre al minimo gli assorbimenti di potenza tutte le tensioni fornite al circuito, Vbh, Vbb, Vbl e Vbc, sono ricavate a partire da una rete di bias, realizzata con un partitore resistivo, unica per tutta la scheda di front-end. Questo è possibile perché l impedenza di ingresso di ogni punto di bias è molto alta. Sulla capacità di integrazione C agisce sempre una corrente di scarica Id determinata dalla coppia di transistor Q 3 e Q 4 in configurazione cascode. Il valore inferiore della tensione di rampa è determinato dall accensione della giunzione base-emettitore del transistor Q 6 che ha anche la funzione di interruttore: quando esso si attiva, la caduta di tensione sul collettore viene rivelata dal comparatore che invia un segnale alla logica di controllo. La soglia del comparatore viene realizzata con le resistenze R8 e R9 (i cui valori sono in un rapporto di 1 a 2) in cui scorre una corrente pari a quella di scarica I S. Il generatore della corrente I C è collegato al condensatore di integrazione e al comune dell alimentazione attraverso una coppia differenziale, formata da Q 1 e Q 2, che agisce come un deviatore. L azionamento del deviatore è controllato attraverso i segnali R_up e generati dalla logica di controllo del circuito. R _ up Il circuito di scarica rapida è pilotato dal segnale AUTORESET che viene dalla logica di controllo. Quando il segnale logico viene affermato, il transistor Q 7 si attiva forzando la corrente di scarica I R determinata mediante la resistenza R 10. La caratteristica più interessante del circuito è la sua stabilità nel rapporto di espansione ottenuta generando le correnti I C e I S a partire dai rapporti fra i valori delle resistenze R 7, R 4, R 5, R 6 e quelle, non mostrate, che realizzano la rete di bias. Il fattore di espansione non può essere arbitrariamente grande ma deve necessariamente tenere conto della qualità del circuito e della componentistica adottata per realizzarlo. Un esempio di ciò può essere fatto considerando la qualità dei comparatori che determinano l istante in cui la rampa di scarica ritorna al valore di base. 94

107 Questi componenti, infatti, sono caratterizzati da un indeterminazione di scatto: il comparatore non scatta esattamente per un preciso valore di tensione ma, a causa del rumore elettronico, in un punto qualunque di un piccolo intervallo di tensione intorno al valore della soglia di scatto. Vcc R 7 R 8 R 9 CLIPPER Vbh Q 1 Q 2 Q 6 R_up R_up Vbb Vbc Q 3 C Q 4 Q 5 Vbl R 10 R 4 R 5 Q 7 AUTORESET R 6 Vee Figura IV-13: Schema funzionale del circuito di espansione. Dal punto di vista pratico quest effetto si traduce in un indeterminazione temporale, detta jitter, nella generazione del segnale di uscita che determina, di fatto, la massima risoluzione nella determinazione dei tempi. Un altro fattore che contribuisce al fenomeno è il rumore sul segnale d ingresso, cioè sulla rampa e, come è mostrato dalla figura precedente, dalla velocità con cui la rampa attraversa la soglia di scatto. Sulla base di queste considerazioni, dopo diverse prove, sono stati scelti i comparatori AD8611 prodotti dalla ANALOG DEVICE (poi adottati per tutta l elettronica di front-end) e, 95

108 per raggiungere la risoluzione richiesta dalle specifiche dell esperimento, un rapporto di espansione di 200 (si veda capitolo 5 paragrafo 2) La logica di controllo dell espansore temporale La logica di controllo, da me realizzata in un FPGA 54SX08A (i dettagli di progetto sono illustrati nel capitolo 5 paragrafo 4) prodotto dalla ACTEL, è mostrata nella Figura IV-14. TRIGGER TRIGG. THR. DELAY FF1 1 D CLR Q Q FF2 1 D CLR Q Q BUSY? TDC GATE R_up ARMING / CLEAR R_up TO TRIGGER CARD PMT HI THR. FF3 D CLR Q Q FF4 D CLR Q Q AUTORESET DELAY FROM CLIPPER LO THR. WIDTH THR. Figura IV-14: Schema funzionale della logica di controllo. L area tratteggiata mostra quello che è stato realizzato all interno dell FPGA. Il tempo di arrivo del segnale di un fotomoltiplicatore viene determinato utilizzando un comparatore il cui livello di uscita commuta quando il fronte di discesa 7 del segnale scende sotto una soglia di riferimento. La precisione con cui viene determinato il tempo di attraversamento di una soglia, oltre che dagli effetti di rumore elettronico discussi precedentemente, dipende anche dalla forma del segnale di ingresso, come è mostrato in Figura IV-15, che è all origine del time walk. 7 Poiché il fotomoltiplicatore lavora con anodo a massa e catodo a tensione negativa, i segnali in uscita sono negativi. 96

109 Come si vede l effetto del time walk è tanto maggiore quanto più alta è la soglia di comparazione. Per ridurre questo effetto sarebbe auspicabile avere un valore di soglia molto basso ma questo è possibile fino ad un certo punto: più ci si avvicina alla soglia di rumore del canale, maggiore è la possibilità che il comparatore scatti per effetto del rumore stesso. Per risolvere questo problema è stato usato un comparatore a doppia soglia. Questo tipo di circuito utilizza un comparatore con una soglia bassa per determinare il tempo di attraversamento, e uno a soglia alta per valutare se effettivamente si è avuto un segnale dal fotomoltiplicatore. In ogni caso se il tempo di salita del segnale è noto, l effetto del time walk può essere compensato misurando l altezza dell impulso e correggendo la misura di tempo via software. V VSOGLIA T (WALK ) t Figura IV-15: Effetti della forma del segnale sulla determinazione del tempo di attraversamento. Il circuito realizzato per la scheda TOF è mostrato, insieme alla logica di controllo, in Figura IV-14. Il segnale di attraversamento di soglia alta è inviato come dato di ingresso ad un flip-flop di tipo D della FPGA. Per conservare la massima precisione temporale sull istante di arrivo del segnale PM, il segnale proveniente dal comparatore di soglia bassa è inviato come clock allo stesso flip-flop. Inoltre, per rispettare le temporizzazioni richieste dal flip-flop, è stato introdotto un ritardo sul cammino del clock utilizzando una serie di porte logiche dell FPGA. Tuttavia, poiché il tempo di attraversamento di queste porte logiche dipende dalla tensione di alimentazione e dalla temperatura, per impedire che eventuali variazioni di questo ritardo introducano un errore sistematico nella misura di tempo, è stata introdotta la stessa successione di porte anche sul cammino del segnale TRIGGER. 97

110 Sempre facendo riferimento alla Figura IV-14, si vede che il flip-flop FF2 pilota direttamente la carica della rampa attraverso i due segnali R_UP e R _ UP. Questa condizione di carica può essere rimossa o dall arrivo di un TRIGGER, o, dopo un tempo che dipende dai valori del circuito RC mostrato in basso, dal circuito di autoreset. Nel primo caso, attraverso il flip-flop FF2, si ha la prima transizione del segnale logico TDC_GATE da misurare, nel secondo caso, attraverso il flip-flop FF4, viene generato il segnale di AUTORESET che corrisponde alla situazione di overflow precedentemente discussa. I segnali TDC_GATE e AUTORESET sono rimossi dal comparatore del circuito di espansione, che agisce sul reset asincrono dei rispettivi flip-flop, quando la rampa di scarica raggiunge il limite di tensione inferiore. La sequenza temporale dei segnali dell espansore di tempo è mostrata nella Figura IV-16. Figura IV-16: Sequenza temporale dei segnali dell espansore di tempo mostrato in Figura IV La sezione di carica La sezione di elettronica per la misura della carica ogni canale è costituita da un convertitore carica-tempo con gate. Il circuito funziona accumulando, su una capacità, la carica di ingresso durante il tempo in cui il segnale GATE è attivo; successivamente tale carica viene prelevata con una corrente costante in modo da ottenere un informazione temporale di durata proporzionale al processo di carica e quindi alla carica di ingresso stessa (più un piedistallo). Uno schema di principio di un circuito di questo tipo è riportato in Figura IV

111 Figura IV-17: Principio di funzionamento di un convertitore carica-tempo con GATE. Questo circuito è stato realizzato sfruttando come segnale di GATE il segnale che viene inviato dalla logica di controllo della sezione di tempo alla scheda elettronica di trigger di PAMELA. Tale segnale, indicato come TO TRIGGER CARD in Figura IV-14, è formato con una durata fissa regolabile con un gruppo RC ed una soglia. Per mettere in tempo il segnale di ingresso proveniente dal PM con la GATE viene utilizzata una linea di ritardo a costanti concentrate. La sequenza temporale dei segnali è illustrata nella Figura IV-18. Figura IV-18: Sequenza temporale dei segnali del convertitore carica-tempo. Il tempo Td è quello necessario per l attraversamento del discriminatore a doppia soglia, per la generazione dei vari segnali che terminano con TO TRIGGER CARD mentre il tempo 99

112 Tline è quello da introdurre con la linea di ritardo per avere il gate ben aperto quando giunge l impulso del PMT da integrare. Lo schema funzionale del convertitore carica-tempo montato sulla scheda di front-end è mostrato in Figura IV-19. Il segnale TO TRIGGER CARD e il suo complementato controllano la commutazione di una coppia differenziale che funziona da gate. Quando questi segnali sono asseriti la gate è aperta e la capacità su cui si immagazzina la carica viene connessa al circuito convertitore corrente-corrente in cui arriva il segnale dal PM ritardato. Figura IV-19: Schema circuitale del convertitore carica-tempo. 100

113 Quando la gate si chiude viene generato il primo fronte del segnale TDC GATE da misurare con il TDC (inviando un fronte attivo di clock al flip-flop di uscita) e comincia la scarica della capacità a corrente costante. Quando la tensione ai capi di questa capacità raggiunge un valore di riferimento viene generato un segnale che inviato sul clear del flipflop determina la seconda transizione (alto-basso) del segnale TDC GATE: il segnale che viene inviato al TDC ha una durata proporzionale alla carica accumulata nella capacità. 4. Sezione digitale La sezione digitale si basa essenzialmente sull utilizzo di dispositivi logici programmabili FPGA della famiglia 54SX-A prodotta dalla ACTEL. Questi dispositivi consentono di realizzare reti logiche anche molto complesse con costi e tempi di sviluppo estremamente ridotti. Come si è detto in precedenza, la scelta di questa particolare famiglia di componenti si giustifica con l eccellente resistenza alle radiazioni che questi dispositivi offrono. Un aspetto molto importante di cui si è tenuto conto nella realizzazione della scheda di front-end è il rumore elettronico digitale. Questo rumore è dovuto principalmente alle variazioni di corrente prodotte dai circuiti logici digitali durante la commutazione da uno stato logico all altro. A causa della impedenza di uscita non nulla dei generatori di tensione, infatti, queste variazioni di corrente si tramutano in rumore sulla linea di alimentazione e questo può arrivare ad essere significativo perfino sulle linee di massa. Per evitare che questo tipo di rumore possa influenzare negativamente la risoluzione di misura della sezione analogica la scheda di front-end è stata progettata in modo da separare il più possibile i circuiti analogici da quelli digitali Il TDC Il TDC realizzato lavora in modalità common start con un massimo di 8 canali (+1 di start) e operando conversioni a 12 bit garantisce una dinamica digitale di 4095 passi di conteggio. Al componente viene fornito un clock a 100 MHz che consente di avere una risoluzione temporale nominale di 10ns sul bit meno significativo (LSB). La dinamica temporale del componente è, quindi, di ns = ns. 101

114 La realizzazione del TDC per la scheda di front-end è stato l argomento principale del presente lavoro di tesi e sarà discusso in dettaglio nel capitolo seguente La logica di interfaccia e controllo Tutte le funzioni di controllo e trasmissione della scheda sono realizzate per mezzo con un FPGA ACTEL 54SX-A. In particolare le funzioni che essa svolge sono: trasmissione e ricezione dati e informazioni, controllo e lettura dei dati dei due TDC, impostazione dei livelli di soglia per i comparatori della sezione analogica di tempo. La trasmissione e la ricezione delle informazioni sono effettuate attraverso il controllo di 8 linee di ingresso e 8 linee di uscita di tipo LVDS. L LVDS (Low Voltage Differential Signal) è uno standard elettrico di comunicazione introdotto dalla NATIONAL SEMICONDUCTORS caratterizzato da bassi consumi, bassa emissione elettromagnetica ed elevate velocità di trasmissione. Le ottime prestazioni in termini di emissione elettromagnetica sono ottenute trasmettendo segnali complementari su un doppino differenziale. Questo tipo di trasmissione, infatti, permette l annullamento reciproco del campo elettromagnetico indotto dai singoli cavi del doppino. Figura IV-20: Schema di funzionamento di un trasmettitore LVDS. 102

115 Il protocollo adottato per la comunicazione con la scheda di front-end e quella di I-TDAQ è stato sviluppato puntando sulla massima semplicità. Per evitare conflitti esso prevede che l avvio della comunicazione sia sempre stabilito dalla scheda I-TDAQ. Eventuali errori di comunicazione sono gestiti attraverso un circuito di time-out: se la scheda di front-end non risponde entro un certo tempo la comunicazione viene riavviata. Ogni trasmissione è basata su 2 pacchetti di 18 bit (16 di dati + 2 di parità) dove il secondo di questi contiene sempre dei dati da scambiare; il primo pacchetto, invece, è sempre un comando, se si tratta di una trasmissione dalla I-TDAQ, viceversa è un insieme di dati che indica lo stato di funzionamento della scheda di front-end. La trasmissione di ogni pacchetto prevede l utilizzo di due linee LVDS per realizzare una codifica Data Strofe (DS). Figura IV-21: La codifica DataStrobe. Questa codifica consente di ridurre l assorbimento di potenza, e i disturbi elettromagnetici, minimizzando il numero di transizioni necessarie per trasmettere l informazione. Come mostrato nella Figura IV-21 sulla linea Data vengono messi in successione i bit da trasmettere, la linea Strobe cambia stato ogni volta che il dato resta constante tra su due bit successivi. La ricostruzione del clock da parte del ricevitore è ottenuta da un semplice XOR logico di questi due segnali. Il controllo delle soglie dei comparatori dei canali di tempo è stato previsto per allo scopo di avere un controllo sulla selezione dei segnali. Il livello delle soglie alte e basse è impostato a gruppi di quattro attraverso due DAC AD7303 prodotti dalla ANALOG DEVICE controllati con un protocollo seriale. Ognuno di questi DAC è in grado di fornire due tensioni di uscita indipendenti e ognuna di queste è mandata ai quattro comparatori che pilota per mezzo di partitori di tensioni. 103

116 Gli ultimi compiti fondamentali sono il controllo e la lettura dei dati dei TDC secondo le modalità che verranno discusse nel corso del prossimo capitolo. Alcune caratteristiche tecniche riassuntive della scheda di front-end sono riportate nella Tabella 6 mentre la Figura IV-22 e la Figura IV-23 mostrano la scheda di front-end ancora priva di FPGA. CARATTERISTICHE TECNICHE della scheda di FRONT-END (TOF) Numero canali 8 Alimentazioni +5, -5, +12 V Potenza assorbita per canale (tempo + carica) 400< mw/canale Dinamica temporale massima(teorica) 200 ns Dinamica carica mip Risoluzione Temporale (nominale) 50 ps Fattore espansione 200 TDC clock 100 MHz Risoluzione nominale (LSB) 10 ns Numero bit di campionamento 12 Dinamica (digitale) 4095 conteggi COMPONENTI PRINCIPALI Tipo Modello Costruttore Comparatori AD8612, AD8611, AD8598 ANALOG DEVICE Regolatore di tensione LP2953 NATIONAL SEM. Amplificatore Operazionale LM6142 NATIONAL SEM. Array di transistor CA3127 INTERSIL Convertitori analogico digitali (DAC) AD7303 ANALOG DEVICE FPGA 54SX-A32 54SX-A08 ACTEL Drivers/Recevivers LVDS DS90C031 DS90C032 NATIONAL SEM. Tabella 6: Caratteristiche tecniche principali della scheda di front-end. 104

117 Figura IV-22: Lato A della scheda di front-end. 105

118 Figura IV-23: Lato B della scheda di front-end. È possibile notare le aree predisposte al montaggio dei due TDC e della logica di interfaccia. 106

119 Capitolo V Il TDC 1. Gli FPGA Gli FPGA (Field Programmable Gate Array) sono una particolare classe di dispositivi logici programmabili introdotta sul mercato nel 1985 ad opera della XILINX. Inizialmente nati per integrare logica sparsa (glue logic), gli FPGA sono indicati per un ampia varietà di applicazioni. I vantaggi che si ottengono dall impiego di questi dispositivi sono essenzialmente il basso costo e l elevata velocità di sviluppo per la realizzazione della logica di utente. La struttura di un FPGA è basata su un certo numero di unità logiche programmabili, tutte identiche tra loro, e da una rete di interconnessioni, anch essa programmabile, che le collega. La funzionalità del circuito, ovvero il progetto dell utente, viene fissato all atto della programmazione del dispositivo. La tecnologia costruttiva degli FPGA conduce ad una prima suddivisione in termini di singola programmabilità o riprogrammabilità. Le tecnologie a singola programmazione sono, ad esempio, di tipo ad antifusibile ed EPROM mentre quelle che consentono la riprogrammabilità sono del tipo EEPROM, Flash, Static RAM. La riprogrammabilità può sembrare una caratteristica fondamentale per un dispositivo nato per offrire all utente la massima versatilità di sviluppo, tuttavia esistono delle applicazioni in cui, grazie alle caratteristiche tecnologiche offerte, si preferisce utilizzare 107

120 dispositivi a singola programmabilità. Nell esperimento PAMELA, ad esempio, si è scelto di utilizzare FPGA di tipo ad antifusibile in quanto questo tipo di tecnologia è in assoluto quella che offre la migliore resistenza alle radiazioni L architettura di un FPGA L unità logica di un FPGA, detta anche Array Element, è la parte preposta alla realizzazione della logica di utente ed è costituita dall insieme di un certo numero di elementi di base indicati genericamente come Logic Cell o Logic Element. Questi elementi, a loro volta, sono composti da una sezione dedicata alla logica combinatoriale, indicata in genere come Look Up Table (LUT), e da uno o più flip-flop per la logica sequenziale. La Look Up Table consente di mettere in corrispondenza univoca un insieme di segnali logici di ingresso con un analogo insieme di uscita; realizza, cioè, quella che nell algebra di Boole viene indicata come funzione booleana generalizzata di N ingressi. Una LUT a N ingressi, quindi, è potenzialmente in grado di realizzare una qualunque funzione booleana di N variabili. Gli altri elementi programmabili che caratterizzano un FPGA sono le reti di connessione. Queste reti possono essere diverse e specializzate per ottimizzare variabili come il fanout, il tempo di propagazione, ecc. In ogni caso le architetture adottate dai vari costruttori di FPGA per i propri dispositivi, pur basandosi su elementi analoghi, possono essere molto diverse tra loro e, in particolare, permettono di orientare il dispositivo per particolari tipi di applicazioni. Alcuni dispositivi, per esempio, essendo dotate di LUT a più ingressi o di un maggior numero di LUT, hanno una maggiore capacità combinatoriale; in questo caso, però, il prezzo da pagare consiste in un minor numero di elementi sequenziali. Anche sulle reti di connessione i costruttori adottano architetture diverse: in base al tipo di famiglia scelto, è possibile avere più linee di clock e un numero variabile di linee a basso skew 8 da utilizzare sia come ulteriori linee di clock, sia come reset o segnali logici di abilitazione. 8 Lo skew rappresenta lo sfasamento temporale con cui un segnale arriva a due ingressi distinti. 108

121 Tipicamente i pin di clock sono I/O riservati e sono connessi direttamente a queste linee predefinite. Accanto ai numerosi array element, i dispositivi FPGA di più recente concezione, possono essere muniti di elementi di supporto come blocchi di memoria, oscillatori interni, buffer tri-state, PLL interni per minimizzare lo skew sulle linee di clock (nel caso di dispositivi di grosso taglio) o aumentare la frequenza interna di 2 o 4 volte rispetto a quella fornita dall esterno. Un altro componente programmabile di cui è munito un FPGA è il blocco di Input/Output. I blocchi di I/O, programmabili da utente, forniscono l interfaccia tra i pin esterni e la logica interna. Ogni I/O controlla un pin e può essere configurato come ingresso, uscita o porta bidirezionale. È possibile inoltre, a seconda della famiglia di FPGA, programmare ogni singola uscita in termini di pendenza dei fronti dei segnali (slew rate), di corrente di uscita, di livello logico (CMOS, TTL, LVCMOS, LVTTL), ed eventualmente dotarle di pull-up o pull-down Architettura di un FPGA ACTEL della famiglia 54SX-A Un dispositivo FPGA ACTEL della famiglia 54SX-A è costituito da celle logiche realizzate con tecnologia CMOS a 0,22 µm in uno spessore di circa 1 µm su un substrato di silicio di 300 µm di spessore [28]. Al di sopra dello strato di celle logiche è presente una rete di piste metalliche organizzata su 3 piani che consentono le connessioni tra le celle. Le celle sono di due tipi: una cella di logica combinatoriale o C-cell ed una di logica sequenziale o R-cell. La C-cell dispone di 9 linee di ingresso con la possibilità di avere un massimo 8 segnali indipendenti. Le quattro linee di ingresso D[0:3] costituiscono i bit di dati di una rete di selettori che, attraverso le porte AND e OR, è gestita da 4 bit di selezione corrispondenti alle linee di ingresso A[0:3]. L ultimo segnale di ingresso è indirizzato verso un invertitore la cui uscita può essere connessa ad un numero qualunque delle linee D e A. Con questa architettura è possibile realizzare tutte le funzioni booleane di 4 variabili e, a causa della non indipendenza del nono ingresso, un sottoinsieme di tutte le funzioni di 5 variabili per più di 109

122 4000 strutture logiche diverse. La potenzialità di questa cella logica, dunque, è superiore a quella di una look-up-table a 4 ingressi. Figura V-1: La struttura di una cella logica C-cell (destra) e di una cella sequenziale R-cell (sinistra) della famiglia 54SX-A della ACTEL. La R-cell è composta da un flip-flop di tipo D con ingressi di clear e preset per l impostazione a 0 e 1, e quattro selettori utilizzati per stabilire i collegamenti degli ingressi dei dati e del segnale di clock. La coppia di selettori sulla linea dei dati consente di connettere l ingresso del flip-flop ad una rete di interconnessione dei segnali o, con una pista veloce, direttamente all uscita della C-cell adiacente (Direct Connect Input). Per trasportare il segnale di clock a tutti gli elementi sequenziali dell FPGA sono state realizzate, all interno del dispositivo, 3 reti di piste indipendenti ottimizzate nella velocità di trasporto del segnale. Ognuna di queste è controllabile, dall esterno, per mezzo di piedini dedicati. La coppia di selettori sulla linea di clock, oltre a determinare quale debba essere il fronte attivo del segnale di clock per il flip-flop in questione, consente di connetterne l ingresso o ad una delle 3 reti di distribuzione dedicate oppure alla normale rete di connessione logica. Tutte le linee di ingresso ed uscita delle celle, ad eccezione dei collegamenti permanenti specificati in precedenza, sono potenzialmente collegate fra loro attraverso la rete principale di piste metalliche. Una connessione viene effettivamente stabilita bruciando, all atto della programmazione, un certo numero di antifusibili che separano le piste metalliche di piani diversi (Figura V-2). 110

123 L antifusibile è costituito da uno strato di silicio amorfo posto al di sotto di una pista metallica, esso è connesso alla pista sottostante per mezzo di un contatto in tungsteno (si parla di una struttura metal-to-metal). Figura V-2: La struttura di interconnessione della famiglia 54SX-A della ACTEL. Figura V-3: Organizzazione della rete di interconnessione della famiglia 54SX-A della ACTEL. 111

124 L antifusibile costituisce un circuito aperto ma, sottoponendolo ad una tensione di circa 10 V si riesce a fonderlo permettendo il contatto tra le piste. La struttura metal-to-metal permette, in virtù del suo ridotto spessore, di ottenere una bassa impedenza, e quindi elevata velocità di propagazione dei segnali, e una maggiore omogeneità nella propagazione dei segnali. Questo perché la resistenza del canale di conduzione che si ottiene con la bruciatura è soggetta a variazioni statistiche da un antifusibile all altro e queste variazioni sono ridotte per spessori inferiori dello strato isolante. Dal punto di vista dell organizzazione della logica, la famiglia 54SX-A prevede come array element, un unità definita cluster costituita da 3 celle logiche. La rete di connessione, però, si ripete per una struttura più grande, il supercluster costituita da una coppia di cluster (Figura V-3). La connessione tra due celle qualunque del dispositivo può avvenire attraversando un massimo di 5 antifusibili. La connessione delle reti di trasporto dei segnali ai piedini metallici esterni è garantita da semplici moduli logici configurabili come ingressi, uscite o come bidirezionali. Altre opzioni configurabili per questi moduli sono il controllo per alta impedenza (tri-state) in uscita, la possibilità di inserire dei pull-up o pull-down, di regolare la velocità di transizione dei livelli dei segnali di uscita (slew-rate) e i livelli dei segnali logici. La programmazione del dispositivo, cioè il passo che consente di configurare il dispositivo secondo una determinata struttura logica, viene effettuata dall utente attraverso un dispositivo programmatore. Il programmatore, sulla base delle informazioni contenute in un file di programmazione prodotto al termine dello sviluppo del progetto, provvede a bruciare un certo numero di antifusilibili sottoponendoli ad una serie di impulsi di tensione. Vantaggio della tecnologia ad antifusibile in ambito spaziale Prima di concludere la descrizione dell FPGA si vuole sottolineare che la tecnologia ad antifusibili è in assoluto la più affidabile in termini di resistenza alle radiazioni. Per giustificare quest affermazione si deve considerare la tecnologia di un FPGA riprogrammabile. In questi dispositivi al posto dell antifusibile si ha un interruttore controllato da una tensione logica: ogni possibile connessione è impostata attraverso il contenuto di una cella di memoria; l insieme di queste celle costituisce la memoria di configurazione e viene riempita all atto della programmazione. In considerazione degli 112

125 effetti delle radiazioni sui semiconduttori, è facile intuire che un dispositivo riprogrammabile, in ambito spaziale, è molto più esposto agli effetti delle radiazioni: non solo, come per un FPGA basato su antifusibili si può verificare un SEU in un flip-flop ma è possibile avere quest effetto anche in una delle celle di configurazione. In questo caso viene compromessa, insieme alla configurazione del dispositivo, il funzionamento della logica di utente La progettazione su FPGA La realizzazione di una rete logica su un dispositivo FPGA avviene mediante l utilizzo di una serie di pacchetti software che assistono il progettista in tutte le fasi necessarie di sviluppo fino alla produzione del file di programmazione. L iter di progetto, almeno in prima approssimazione, prevede diverse fasi: l introduzione del progetto, la simulazione funzionale, l implementazione e la simulazione temporale. L introduzione del progetto ha come obiettivo la realizzazione della rete logica e la sua traduzione in formato elettronico (cioè in uno o più file di progetto). L introduzione del progetto può essere condotta principalmente in due modalità: si può utilizzare uno schematico oppure un linguaggio di descrizione ad alto livello (Hardware Description Language o HDL). Con lo schematico si introduce la modalità di funzionamento della rete logica in un formato grafico che risulta essere una collezione di simboli e connessioni. In altre parole l utente disegna i circuiti logici utilizzando i simboli grafici che ha a disposizione e connettendoli opportunamente. I linguaggi HDL, invece, consentono di descrivere il progetto o a livello comportamentale (programmazione ad alto livello), attraverso una sequenza di istruzioni, o a livello di porte logiche e connessioni (programmazione di basso livello). In questo caso, si parla di programmazione strutturale. Quando si utilizza una programmazione comportamentale si rende necessario un passo successivo di traduzione al livello delle porte logiche: per fare questo si usa generalmente di un software di sintesi. I vantaggi che si ottengono nell utilizzo di un linguaggio ad alto livello sono una notevole velocità e flessibilità nello sviluppo della logica e, soprattutto, l indipendenza da un particolare FPGA. 113

126 Il secondo passo nella realizzazione del progetto è la simulazione funzionale della logica realizzata con una delle precedenti metodologie. Si tratta di un processo di verifica volto a valutare la corretta evoluzione della logica sotto opportuni stimoli senza tenere conto dei ritardi temporali: ad ogni porta logica, o equivalentemente ad ogni struttura comportamentale descritta con un HDL, si assegna un ritardo unitario. Una volta verificato che la logica di progetto funziona come ci si aspetta, si produce un file di descrizione strutturale del circuito nel formato EDIF comunemente utilizzato per l interscambio di dati sui progetti elettronici (Electronic Design Interchange Format). Il codice EDIF specifica la struttura del circuito a livello di componenti fondamentali (porte logiche e flip-flop) esattamente come il disegno schematico o una descrizione strutturale in HDL. Il terzo passo nella realizzazione del progetto è l implementazione. Questa operazione serve per tradurre il disegno descritto dal file EDIF in una combinazione di celle logiche, opportunamente programmate, e connessioni. Poiché in questa fase l architettura fisica del dispositivo è di fondamentale importanza, quest operazione viene svolta da un software di configurazione fornito direttamente dal costruttore. L utente può intervenire in questo processo in molti modi; può forzare il software di configurazione a raggiungere alcuni obiettivi (prestazioni in frequenza, ottimizzazione degli spazi), può imporre dei parametri fissi (assegnazione dei pin) e, per i progetti più avanzati, è possibile intervenire direttamente sulle porte logiche spostandole da una cella all altra. Sempre utilizzando questo software, una volta conclusa la fase di implementazione, si produce il file di programmazione. Un altro passo fondamentale per la verifica di progetto è la simulazione temporale. Al termine della fase di implementazione il software provvede ad aggiornare il file EDIF con le caratteristiche temporali del circuito implementato. A questo scopo esso utilizza dei dati, inclusi nelle librerie software del programma, sui ritardi di propagazione massimo, tipico e minimo per ciascun possibile cammino di segnale per ogni condizione operativa (temperatura, tensioni di alimentazione). Sulla base di queste informazioni temporali, dunque, è possibile procedere ad una procedura di verifica analoga alla simulazione funzionale: la simulazione temporale. 114

127 L ultima operazione da compiere, quando tutte le simulazioni danno esito positivo, è la programmazione del dispositivo. Questa fase, come anticipato, avviene per mezzo di un programmatore (per la famiglia A54SX-A) o direttamente sul circuito dove risiede il componente. 2. Metodologia di progetto Le specifiche di progetto per l elettronica di front-end di PAMELA prevedevano la realizzazione di un sistema caratterizzato da bassi consumi ed un elevata risoluzione. In particolare sulla misura dei tempi veniva richiesto una risoluzione sulla singola acquisizione di circa 50 ps. In risposta a questa specifica il gruppo di Napoli ha puntato sull architettura descritta nel capitolo precedente: elettronica analogica ad alta risoluzione, espansore analogico a doppia rampa con fattore di espansione 200 e TDC digitale con risoluzione di 10 ns per passo di conteggio (o LSB da Last Significative Bit). Infatti con questi valori la risoluzione nominale effettiva che corrisponde ad un LSB è di: 10ns LSB = = 50 ps 200 La progettazione del TDC, in tutti i suoi aspetti, è stata a mio totale carico. Le elevate prestazioni richieste nelle specifiche di progetto si sono tradotte nel raggiungimento di prestazioni adeguate per i due sottosistemi. Data la complessità di sviluppo di questo sistema combinato si è deciso di ricorrere ad una metodologia di sviluppo parallela che consentisse di valutare le prestazioni dell espansore e del TDC digitale, prima separatamente e, una volta giudicatele sufficienti, insieme come sistema unico. Per quanto riguarda lo sviluppo del TDC allo scopo di conservare un margine di sicurezza sulla effettiva realizzazione di un espansore temporale con fattore 200 che garantisse la risoluzione voluta, nella fase iniziale di sviluppo ho valutato la possibilità di realizzare un TDC con 5 ns di risoluzione (cioè che potesse lavorare su un espansore con fattore 100). Questo perché, come è stato accennato nel capitolo 4 (paragrafo 3.1.1), minore è la pendenza della rampa di scarica dell espansore temporale, minore è la precisione con cui scatta il comparatore che forma il segnale di misura del TDC. Nel paragrafo seguente si accenna brevemente ad alcuni studi condotti sulla possibilità di raggiungere questo obiettivo. 115

128 2.1. Studio preliminare di un TDC con interpolatore Un TDC è costituito sostanzialmente da un contatore, azionato da un segnale di START, e da un certo numero di registri, uno per canale, che in corrispondenza dell arrivo dei segnali di STOP dai canali, memorizzano il codice di conteggio del contatore. In questo modo fissata la frequenza di conteggio del contatore, cioè la frequenza del segnale di clock che gli viene fornito, la misura dell intervallo di tempo tra uno START e uno STOP per ogni canale è proporzionale al contenuto del registro corrispondente. Un TDC digitale realizzato in questo modo ha una risoluzione nominale che dipende direttamente dalla precisione temporale con cui i segnali esterni di START e di STOP, che sono asincroni con il clock, sono sincronizzati dal sistema digitale. La Figura V-4 mostra come avviene la sincronizzazione di un dato in un sistema digitale. Si vede che la risoluzione temporale con cui si determina l arrivo del dato dipende dal periodo del segnale di clock del flip-flop. Pertanto, con l obiettivo di realizzare un TDC digitale con una risoluzione di 5 ns LSB, potrebbe essere sufficiente realizzare un contatore, cioè il componente principale del TDC, che funzioni ad una frequenza di clock di 200 MHz. Tuttavia la possibilità di realizzare questo TDC per l esperimento PAMELA è esclusa per diversi motivi. A causa della scarsa resistenza alle radiazioni, infatti, non è consentito l utilizzo di oscillatori di frequenza così elevata: dai test di resistenza alle radiazioni effettuati su questi componenti è emerso che l oscillatore di prestazioni più elevate compatibile con l impiego spaziale garantisce una frequenza di 100 MHz. IN D Q OUT clock clock IN 0 OUT Figura V-4: La sincronizzazione di un segnale con un flip-flop porta ad una indeterminazione dipendente dal periodo del segnale di clock del flip-flop. 116

129 Questa limitazione può essere spiegata considerando le diverse tecniche di costruzione degli oscillatori. Fino a valori di 100 MHz la forma d onda di uscita è ricavata a partire dalle frequenze di oscillazione di un quarzo; le frequenze superiori, invece, sono ottenute introducendo un circuito un circuito ad aggancio di fase (PLL) in modo da generare le transizioni della forma d onda con una frequenza multipla di quella del quarzo. Poiché i circuiti PLL sono molto sensibili alle radiazioni, resta giustificata la scarsa affidabilità degli oscillatori ad alta frequenza. Un altro motivo che esclude l utilizzo di un oscillatore di frequenza molto elevata è legato a questioni di assorbimento di potenza. Va osservato, infatti, che maggiore è la frequenza di clock richiesta, maggiore è l assorbimento di potenza sia dell oscillatore che dell FPGA. Un ultimo ostacolo, infine, è rappresentato dal fatto che la realizzazione di un sistema sincrono a 200 MHz è veramente complicata in relazione alle prestazioni garantite dalla famiglia di FPGA su cui va realizzato il TDC. Sulla base di queste considerazioni, quindi, la fase iniziale del lavoro di sviluppo del TDC è consistita in uno studio preliminare sulla possibilità di raggiungere una risoluzione almeno doppia rispetto a quella garantita dal periodo di clock. Per ottenere questo risultato sono state valutate diverse opzioni che ci si accinge a descrivere brevemente 9. Un modo per operare a frequenze più basse, fissata la risoluzione cercata (o equivalentemente per operare a risoluzione doppia ad una fissata frequenza di clock) potrebbe essere quello di sfruttare, per registrare il segnale di ingresso, entrambi i fronti del segnale di clock. Un sistema di questo tipo, cioè un interpolatore a doppio fronte, è realizzabile inviando il segnale di STOP di un canale ad un circuito di ingresso a doppio flipflop (Figura V-5) e utilizzando una logica che memorizza quale dei due bit di uscita è andato per primo al livello alto. Fissato il numero di bit del contatore, quindi, è possibile aggiungere un bit aggiuntivo che indica in quale semionda del clock è arrivato il segnale a partire dalle due possibili configurazioni di uscita dei due flip-flop. Naturalmente è auspicabile che il 9 Il fenomeno di metastabilità connesso al problema della sincronizzazione è trascurato per motivi di chiarezza. 117

130 segnale di clock abbia un periodo con duty cycle 10 al 50%, in questo modo l informazione temporale associata al bit aggiuntivo ha lo stesso peso in relazione al valore del bit stesso. clock IN D Q OUT1 IN 0 1 OUT1 0 1 D Q OUT2 OUT2 0 1 clock IN 0 1 OUT1 0 1 OUT2 0 1 Figura V-5: Interpolatore a doppio fronte Purtroppo, però, gli oscillatori commerciali hanno un duty cycle generalmente diverso dal 50% e, cosa che rappresenta la maggiore difficoltà, questo valore, e quindi l istante di tempo in cui si ha il fonte negativo della forma d onda rettangolare, non è assolutamente garantito nella sua stabilità (in relazione a variazioni di temperatura, tensione, ecc). L imprecisione nella generazione del fronte negativo da parte dell oscillatore, quindi, si traduce in un imprecisione sul valore temporale da associare all ultimo bit, o LSB. Si determina, cioè, un errore (detto di non linearità differenziale) su ogni singolo passo di conteggio. Una soluzione alternativa a questo problema, quindi, deve necessariamente utilizzare l unico fronte del segnale di clock generato con precisione dall oscillatore. Un sistema molto efficace, che viene utilizzato con successo per realizzare TDC ad alta risoluzione, è quello di procurarsi n segnali di clock sfasati ad intervalli sottomultipli del periodo di del clock stesso. Questi segnali sono inviati all ingresso di n flip-flop, in modo che, utilizzando il segnale di STOP del canale per registrare la configurazione degli ingressi, si possa disporre di n bit 10 Questo valore indica la durata (in percentuale del periodo del segnale) in cui si ha il livello alto. Nel caso in questione si tratterebbe di un segnale con semi onde di pari durata. 118

131 aggiuntivi rispetto a quelli previsti dal contatore. In questo caso la risoluzione nominale del dispositivo è aumentata di un fattore n. Tipicamente lo sfasamento del segnale di clock viene realizzato attraverso una linea di ritardo attiva ad n uscite con ritardo totale pari al periodo del clock stesso. Eventuali fluttuazioni di questo periodo possono essere compensate con un circuito ad aggancio di fase in grado di aumentare o diminuire i valori del ritardo complessivo. Purtroppo, ancora una volta per ragioni di resistenza alle radiazioni, non è possibile utilizzare sulla scheda di front-end alcun circuito ad aggancio di fase. Volendo realizzare un sistema di questo tipo, quindi, è necessario accettare e valutare l imprecisione che viene generata dalle fluttuazioni del periodo di clock La scheda di test Allo scopo di valutare tutte queste possibilità e, più in generale nell ottica di voler disporre di un supporto hardware per eseguire delle prove di funzionalità sui prototipi di TDC, è stata da me progettata e realizzata un scheda di test. La Figura V-6 e la Figura V-7 mostrano rispettivamente uno schema a blocchi e un immagine della scheda in questione. Questa scheda è stata pensata per accogliere un prototipo di TDC, realizzato in un FPGA 54SX32A della ACTEL, e per inviare i dati dei conteggi verso un PC per mezzo di una scheda di acquisizione e controllo DIO96 prodotta dalla NATIONAL INSTRUMENT [29]. Dal punto di vista tecnico il fatto di dover utilizzare, per realizzare il TDC, un FPGA a singola programmazione ha, di fatto, obbligato a concepire una scheda che possa permettere la massima flessibilità di impiego: in caso di errori di progettazione, infatti, non è possibile dissaldare il componente della ACTEL senza danneggiare le sottili piste metalliche della scheda. Del resto la possibilità di realizzare il progetto del TDC in un altro FPGA di tipo riprogrammabile, come si fa generalmente in questi casi, è stata scartata a priori: è evidente, infatti, che la caratterizzazione di un prototipo di TDC non può prescindere dal dispositivo nel quale si intende realizzarlo. Nell ipotesi di realizzare un TDC ad 8 canali, sulla scheda sono previsti 9 segnali in ingresso al TDC (8+1 di trigger) di tipo TTL adattati a 50Ω. La scheda consente di realizzare e caratterizzare un sistema interpolatore a cinque linee di sfasamento utilizzando delle linee di ritardo a costati concentrate ad uscita singola. Questa 119

132 scelta di sovracampionare il periodo di clock è stata fatta per cercare di compensare gli errori dovuti alla incorretta suddivisione di questo periodo. Il segnale di clock è mandato in ingresso al TDC e alle linee di ritardo per mezzo di un distributore di clock. Per avere la possibilità di effettuare dei test con diverse frequenze di funzionamento, è stato previsto, per l oscillatore, un montaggio su zoccolo. Dallo schema a blocchi si nota che il TDC non è in grado di comunicare direttamente con la scheda di acquisizione: tutte le sue linee di comunicazione sono dirette verso un FPGA riprogrammabile XC4013XLA (prodotto dalla XILINX [30]) basato su tecnologia SRAM. Questo componente è stato introdotto per aumentare la flessibilità della scheda, in particolare esso è stato pensato per poter aggiungere, se necessario, eventuali funzioni logiche nell interfacciamento con la scheda di acquisizione. In aggiunta a questo si è pensato ad un eventuale impiego di questo componente come ulteriore dispositivo di test del TDC. Cioè, in caso di necessità, l FPGA della XILINX può funzionare da simulatore di eventi inviando al TDC i segnali di canale e di trigger. Un aspetto molto importante da tenere presente, in considerazione di un utilizzo di questo tipo, è che per avere una corretta simulazione di eventi reali è necessario generare questi segnali in maniera asincrona tra loro e con il clock del TDC. A questo scopo la scheda prevede altri due zoccoli per il montaggio di due oscillatori. Per concludere la descrizione della scheda si può aggiungere che essa prevede la possibilità di montare componenti utili all interazione e al controllo di entrambi gli FPGA: LED, interruttori, deviatori, ecc I test preliminari Mentre veniva portato a termine l assemblaggio della scheda di test del TDC, è stato realizzato e testato un primo prototipo di espansore temporale con un fattore di amplificazione 200. I risultati ottenuti sono stati giudicati molto soddisfacenti e pertanto si è deciso, per la sezione digitale, di realizzare un TDC a 100 MHz senza alcun interpolatore. Questo componente, una volta realizzato, è stato saldato sulla scheda di test ed stato sottoposto prima a varie prove di funzionalità e caratterizzazione, ed in seguito a diverse prove con l espansore temporale. 120

133 Sulla base degli ottimi riscontri avuti da questi test è stata avviata la produzione di un prototipo della scheda di front-end descritta nel capitolo precedente. I test effettuati su questo prototipo di scheda saranno esposti nel Capitolo 6. Oscillatore 100 MHz 5 5 Linee di sfasamento Dall'espansore o dall'impulsatore digitale Distributore di Clock trigger CH[1:8] 4 Deviatori 8 4 TDC FPGA Actel A54SX32-A 32 Logica Generica FPGA Deviatori 4 LED Oscillatore 4 LED 4 RIPROGRAMMABILE Xilinx XC4013XLA Oscillatore 50 Connettore (50 pin) Verso la scheda di acquisizione Figura V-6: Schema a blocchi della scheda elettronica di test del TDC. 121

134 Figura V-7: Immagine della scheda elettronica sviluppata per i test del TDC. 122

135 3. Il TDC 3.1. Descrizione generale e funzionalità Il TDC è stato sviluppato con l obiettivo di ridurre al minimo la complessità circuitale e, parallelamente, la quantità di risorse logiche necessarie alla sua realizzazione nel dispositivo FPGA: il vantaggio fondamentale che si ottiene da questa minimizzazione, infatti, è la riduzione dei consumi. Il TDC realizzato garantisce 12 bit di conversione corrispondenti a 4095 passi di conteggio e accetta fino ad 8 canali in ingresso più 1 di start; uno schema a blocchi del TDC realizzato è riportato nella Figura V-9. Dalla figura si nota che gli 8 canali di ingresso del TDC (come illustrato nel Capitolo 4 paragrafo 2.2) sono messi in relazione a 4 canali provenienti da fotomoltiplicatori. Esso si basa sull architettura classica di un TDC common start: è costituito da un contatore a 12 bit il cui codice di conteggio è inviato ad 8 registri. La partenza del contatore è determinata dall arrivo di un trigger e l arrivo di un segnale, successivo allo start, da una delle due sezioni analogiche (carica o tempo) dei 4 canali di ingresso della scheda di frontend, determina la memorizzazione, sul registro corrispondente, del codice presente sulle uscite del contatore in quell istante. È importante sottolineare che questa particolare successione temporale dei segnali, cioè il trigger che precede i segnali di canale, è dovuta unicamente all impiego dell espansore a doppia rampa. Come è stato già detto, infatti, la reale sequenza temporale è tale che il trigger, che viene formato valutando i segnali prodotti dai vari rivelatori, arriva dopo i segnali di canale: l espansore temporale operando una inversione nella sequenza temporale ha permesso la realizzazione di un TDC common start. Prima di procedere con la descrizione del TDC vale la pena di soffermarsi sul vantaggio ottenuto dall utilizzo di questa architettura rispetto a quella common stop che si sarebbe dovuto adottare in mancanza di quest inversione temporale. Un TDC di tipo common stop si basa anch esso su un contatore ma, in questo caso, poiché non c è modo di sapere quando si avrà la formazione di un trigger, esso deve essere tenuto sempre in conteggio. L arrivo di questo segnale determinerà il suo stop (di qui il nome). 123

136 È evidente, dunque, che un TDC common stop avendo una porzione di logica sempre attiva (il contatore) presenta un assorbimento di potenza superiore rispetto ad un dispositivo equivalente common start. Pertanto un suo eventuale utilizzo per l elettronica di front-end di PAMELA, dove l obiettivo prioritario era la minimizzazione dei consumi, sarebbe stato svantaggioso. Tutti i segnali che entrano nel TDC vengono sincronizzati; dopo la sincronizzazione i segnali relativi alle misure sono inviati ad opportuni blocchi di controllo e gestione. Proseguendo nella descrizione dello schema a blocchi si nota che gli 8 registri di canale consentono di memorizzare 16 bit di informazione. Questo perché oltre i 12 bit dedicati alla memorizzazione del codice di conteggio sono necessari 3 bit per permettere identificare il canale; un ultimo bit è dedicato alla memorizzazione dell informazione di autoreset (si veda Capitolo 4 paragrafo 3.1). Il trasferimento dei dati è gestito da un blocco logico che controlla un selettore a cui sono inviati in ingresso i dati degli 8 registri. All avvio di una trasmissione dati il blocco logico di trasferimento pone su 16 linee di uscita dati il contenuto del primo registro, attende che questo venga letto secondo un protocollo asincrono e, quando ciò avviene, passa al registro successivo; una trasmissione completa dei dati, dunque, avviene con 8 letture successive. Questo tipo di trasmissione è stato sviluppato in un prototipo di TDC montato sulla scheda di test (descritta in questo capitolo nel paragrafo 2.2) allo scopo di comunicare con la scheda di acquisizione DIO96 della NATIONAL; esso è stato confermato anche nel TDC realizzato per la scheda di front-end proprio per conservare la possibilità di leggere i dati, per mezzo la DIO96, con un sistema di acquisizione esterno. Questa richiesta è stata dettata dalla volontà di compiere, con la scheda prototipo di front-end, delle misure di caratterizzazione del TDC e dell elettronica analogica, senza per questo aspettare lo sviluppo (attualmente in corso) della logica di interfaccia che è incaricata di leggere i dati dai TDC. In definitiva il TDC, così come mostrato nello schema a blocchi in Figura V-9, è stato pensato per comunicare sia con la logica di interfaccia della scheda di front-end (come previsto dall architettura di questa scheda), sia con la scheda DIO96. Dal punto di vista della realizzazione logica, come si può osservare dalle tavole di progetto riportate nel prossimo paragrafo, questo doppio interfacciamento è stato gestito come mostrato nella Figura V

137 I segnali in uscita dal TDC sono semplicemente replicati su due pin differenti dell FPGA. Ogni coppia di segnali di ingresso, invece, viene mandata ad un selettore; gli ingressi di controllo di tutti questi selettori sono collegati ad una linea elettrica accessibile dall esterno per mezzo di un pin. Se questa linea viene tenuta al livello alto si abilita al controllo del TDC la scheda DIO96, viceversa si abilita la logica di interfaccia. Verso l interfaccia pad Verso la scheda DIO96 pad Segnale di uscita del TDC Dalla scheda DIO96 Segnali di ingresso del TDC Dall interfaccia Piedino di controllo dei selettori S E L pad Alla logica interna Agli altri selettori Figura V-8: Indirizzamento e gestione dei segnali in uscita e in ingresso al TDC. di connessione elettrica del TDC. Poiché le funzionalità dei due gruppi di segnali sono equivalenti, nel seguito per illustrare il funzionamento del TDC si farà riferimento indifferentemente ai segnali di comunicazione con l interfaccia e ai segnali di comunicazione con la scheda DIO96. I segnali di ingresso/uscita del dispositivo (compatibili con i livelli logici TTL) sono descritti di seguito (l asterisco indica i segnali attivi bassi). Segnali di controllo: TRG_ENABLE*, CLEAR* TRG_ENABLE* (ingresso attivo basso): questo segnale consente di abilitare o meno il TDC al funzionamento. Se asserito il TDC funziona regolarmente, altrimenti l arrivo di un segnale TRG (trigger) non fa partire la conversione temporale. CLEAR* (ingresso attivo basso): se questo segnale viene asserito si provoca un reset di tutto il TDC. Il pin a cui si applica questo segnale, infatti, pilota una rete logica connessa agli ingressi di clear, o eventualmente di preset, di tutti i flip-flop del TDC. Poiché i segnali di clear e preset devono rispettare particolari temporizzazioni, per la gestione del segnale di CLEAR è stato introdotto un opportuno blocco logico. Segnali per la trasmissione dati: DATA_READY*, TX_DATA*, STROBE*, IBF, DATA[15:0] 125

138 DATA_READY* (uscita attiva bassa): questo segnale viene asserito al termine di una conversione per indicare che i dati sono pronti per essere trasmessi. Il segnale viene tenuto al livello basso per tutta la durata di una trasmissione e viene posto al livello alto per indicare che l ultimo dato è stato trasmesso. Verso l'interfaccia Segnali di controllo Gestione clear FPGA Segnali di trasmissione Selezione DATI 16 bit Segnali di controllo 16 Verso la scheda di acquisizione TRIGGER Abilitazione Gestione segnale di trigger Contatore 12 bit pseudogray Conversione in corso Logica di Trasmissione 12 Id.canale 3 bit Id.canale 3 bit Id.canale 3 bit Id.canale 3 bit Registro 12 bit Registro 12 bit Registro 12 bit Registro 12 bit 16 Autoreset 1 bit Autoreset 1 bit Autoreset 1 bit Autoreset 1 bit SELETTORE REGISTRO (8ingressi) Gestione segnale di canale Gestione segnale di canale Gestione segnale di canale Gestione segnale di canale Tempo Autoreset Carica Tempo Autoreset Carica Dal canale 1 Dal canale 4 Figura V-9: Schema a blocchi del TDC. 126

139 TX_DATA* (ingresso attivo basso): questo segnale deve essere asserito per avviare una trasmissione. In risposta a questo segnale il TDC pone sulle linee dati la prima parola da trasferire (cioè i 16 bit di uno degli 8 registri) e asserisce il segnale STROBE*. STROBE* (uscita attiva bassa): questo segnale, insieme a IBF, regola le temporizzazioni del trasferimento asincrono dei dati. Il TDC asserisce questo segnale per indicare che, sulle linee di uscita, sono presenti dei dati da leggere. IBF (ingresso attivo alto): questo segnale è la risposta al precedente. Deve essere posto basso per comunicare al TDC che la parola presente sulle linee di uscita dati è stata letta. In risposta a questo segnale il TDC o asserisce il segnale STROBE*, dopo aver posto una nuova parola in uscita, oppure, se tutti i dati sono stati letti, alza la linea DATA_READY*. DATA[15:0] (16 linee di uscita dati): su queste linee viene posto, durante la trasmissione, il contenuto degli 8 registri. Questi 16 bit sono organizzati come segue: DATA[15:14]: questi 3 bit servono per identificare il canale DATA13: questo bit indica se il dato contenuto nel registro è un informazione di tempo (bit=0) o di carica (bit=1). DATA12: questo bit indica se nella sezione di tempo del canale corrispondente al registro in questione si è avuto un autoreset (si veda Capitolo 4 paragrafo 3.1). Il suo valore è determinato dal livello del segnale FRST nel momento in cui il TDC comincia una conversione. Lo schema di codifica di questi 4 bit è riportato nella Tabella V-1. DATA[11:0]: si tratta dei 12 bit in cui viene memorizzato il codice di conteggio quando arriva un impulso su uno dei canali di tempo e di carica. Dalla tabella di codifica si può notare che il bit di autoreset proveniente dalla sezione di tempo del circuito espansore viene memorizzato in entrambi i registri (carica e tempo) del corrispondente canale di front-end realizzando una ridondanza di informazione. In questo modo, in considerazione dell importanza di quest informazione, si è riservata la possibilità di riconoscere l insorgere di un errore su questo bit. Segnali relativi alle misure: TRG, CH[1:4]*, CAR[1:4]*, FRST[1:4] TRG (ingresso attivo alto): questo segnale indica che si è avuto un trigger. In risposta ad esso se il segnale di controllo TRG_ENABLE* è asserito, il TDC comincia una conversione facendo partire il contatore. 127

140 Canale Canale 1 Canale 2 Canale 3 Canale 4 Tipo di informazione N.ro registro del TDC Codifica Canale Tipo di dato (carica o tempo) Autoreset della sezione di tempo del canale DATA[15:14] DATA 13 DATA 12 Carica Tempo Carica Tempo Carica Tempo Carica Tempo Tabella V-1: Schema di codifica dei bit di identificazione delle informazioni. CH[1:4]* (ingressi): sono i segnali generati dalle sezioni di tempo. Come è possibile comprendere dallo schema della logica di controllo dell espansore temporale, questi vanno al livello alto subito dopo l arrivo di un trigger mentre la transizione alto-basso, cioè quella a cui si deve fare riferimento per estrarre l informazione temporale, determina la registrazione del codice di conteggio nel rispettivo registro. CAR[1:4]* (ingresso attivo alto): sono segnali analoghi ai precedenti ma sono generati dalle sezioni di carica. FRST[1:4] (ingressi): si tratta dei segnali logici che indicano la condizione di autoreset cioè che la rampa del canale di tempo corrispondente è in fase di scarica rapida. Il livello logico di questo segnale viene memorizzato in un bit dei registri del canale corrispondente nel momento in cui il TDC comincia una conversione. Segnali di verifica: WAIT*, BUSY*, DATA_READY*. Questo gruppo di segnali è stato introdotto per avere indicazioni, come si vedrà più avanti, sul funzionamento del TDC. Il segnale DATA_READY*, già descritto con i segnali relativi alla trasmissione, può essere utilizzato anche a questo scopo. WAIT* (uscita attiva bassa): questo segnale indica che tutti i principali blocchi logici di cui è composto il TDC sono in uno stato iniziale di funzionamento. Questo segnale viene asserito dopo un accensione o un reset iniziale dell FPGA e, quando al termine di un ciclo di trasferimento dati, il TDC si riporta nelle condizioni iniziali. BUSY* (uscita attiva bassa): questo segnale indica che il contatore del TDC sta funzionando e cioè che è in corso una conversione. 128

141 La descrizione di tutti i segnali di ingresso e uscita, cioè inclusi quelli indirizzati verso la scheda di acquisizione DIO96 sono riportati nella Tabella V-2. Si noti che alcuni dei segnali indirizzati verso la scheda DIO96 sono duplicati: questo è dovuto a particolari esigenze di connessione. Segnale Descrizione Tipo CLEAR* Attivo basso, esegue il reset di tutto il dispositivo FPGA ingresso TRG_ENABLE* Attivo basso, abilita il TDC ad un conversione ingresso DATA_READY* Attivo basso, indica che il TDC ha terminato una conversione ed è pronto per trasmettere i dati; aspetta un TX_DATA* uscita TX_DATA* Attivo basso, fa partire la trasmissione dei dati della conversione ingresso STROBE* Attivo basso, indica che il TDC ha messo un gruppo di dati sulle linee di uscita; aspetta un IBF uscita IBF Attivo alto, indica che il gruppo di dati segnalato da STROBE* è stato letto ingresso DATA[15:0] Dati di conversione uscita TRG Attivo alto, indica che si è avuto un trigger ingresso CH[1:4]* Segnali provenienti dalle sezioni di tempo di 4 canali di front-end ingresso CAR[1:4]* Segnali provenienti dalle sezioni di carica di 4 canali di front-end ingresso FRST[1:4] Segnali provenienti dalle sezioni di tempo di 4 canali e indicano che il rispettivo canale è andato in autoreset ingresso WAIT* Attivo basso, indica che il TDC si trova nello stato iniziale uscita BUSY* Attivo basso, indica che il TDC sta effettuando una conversione uscita SEL_NI* Attivo basso, abilita alla ricezione dei segnali di controllo generati dalla scheda DIO96 della NATIONAL INSTRUMENT ingresso TRG_ENABLE_NI* Analogo a TRG_ENABLE* ma proveniente dalla scheda DIO96 ingresso DATA_READY_NI* Analogo a DATA_READY* ma indirizzato alla scheda DIO96 uscita TX_DATA_NI* Analogo a TX_DATA* ma proveniente dalla scheda DIO96 ingresso STROBE_NIA* Analoghi a STROBE * ma indirizzati dalla scheda DIO96 STROBE_NIB* Sono due per necessità di comunicazione con questa scheda uscita IBF_NI Analogo a IBF * ma proveniente dalla scheda DIO96 ingresso WAIT_NI* Analogo a WAIT* ma indirizzato dalla scheda DIO96 uscita BUSY_NI* Analogo a BUSY* ma indirizzato dalla scheda DIO96 uscita NI_OUT_A[15:0] NI_OUT_B[15:0] Analoghi a DATA[15:0]* ma indirizzati alla scheda DIO96 questi segnali sono duplicati per necessità di connessione Uscita Tabella V-2: I segnali di ingresso e di uscita del TDC. Il funzionamento del TDC e la sequenza dei segnali necessari per pilotarlo sono illustrati nel diagramma di flusso riportato in Figura V-11 e nelle simulazioni temporali riportate in Tavola 1,Tavola 2,Tavola 3 e Tavola 4. All accensione, e ad ogni reset dell FPGA comandato con il segnale CLEAR, il TDC si porta in uno stato iniziale, che viene segnalato asserendo il WAIT, in cui viene attesa 129

142 l abilitazione al funzionamento; l abilitazione del TDC è controllata dal livello del segnale TRG_ENABLE. Se questo segnale è al livello alto il TDC resta in questo stato e l arrivo di un segnale TRG (trigger) e dei segnali di canale viene ignorato; se questo segnale è al livello basso una transizione basso-alto di TRG provoca l avvio del contatore, segnalato asserendo il BUSY, e la memorizzazione dei livelli dei segnali che indicano una condizione di autoreset nei rispettivi canali di espansione temporale (FRST). Durante il conteggio ogni ulteriore transizione del segnale TRG viene ignorata mentre le transizioni alto-basso dei segnali CH (provenienti dalle sezioni di tempo) e CAR (provenienti dalle sezioni di carica) determinano la memorizzazione del codice di conteggio del contatore nel registro corrispondente. Il contatore compie 4095 passi di conteggio che con un clock a 100 MHz corrispondono a ns. Trascorso questo tempo il conteggio termina (il segnale BUSY torna alto) e il TDC segnala, asserendo DATA_READY, che i dati della conversione sono pronti per essere trasferiti. Il TDC resta in questo stato finché non viene ricevuto il comando di trasmissione dati: TX_DATA al livello basso. Come accennato la trasmissione è di tipo asincrono ed è stata sviluppata sulla base delle specifiche temporali della scheda di acquisizione dati DIO96. In particolare, come mostrato nella bolla tratteggiata in Figura V-11, essa è temporizzata con un handshake, (la successione temporale di questi due segnali è rappresentata nella Figura V-10) tra il segnale STROBE, che indica la presenza dei dati sulle linee di uscita, e il segnale di risposta IBF che indica l avvenuta lettura dei dati. DATA STROBE IBF Figura V-10: Sequenza di handshake per il trasferimento dei dati del TDC. 130

143 Maggiori dettagli sui tempi caratteristici di queste transizioni saranno discussi nel corso della descrizione del blocco logico che gestisce la trasmissione. Quando l ultimo dato è stato trasmesso il TDC rimuove il DATA_READY e aspetta che avvenga lo stesso per il segnale TX_DATA; quando questo accade il TDC si riporta nello stato iniziale. Nelle tavole seguenti sono riportate alcune delle numerose simulazioni temporali compiute per verificare la funzionalità del progetto; allo scopo di seguire le principali operazioni compiute dal TDC, in qualche caso, sono stati riportati anche dei segnali interni. La Tavola 1 mostra il comportamento del TDC in relazione al segnale TRG_ENABLE e al segnale di trigger (TRG). Si noti che esiste un ritardo fisso (5 colpi di clock) tra l arrivo del segnale TRG e l effettiva partenza del contatore dovuto alla presenza delle catene di sincronizzazione (3 flip-flop) e alla logica di gestione del segnale TRG. Per non introdurre errori sistematici nelle conversioni si è introdotto lo stesso ritardo nella registrazione delle informazioni temporali dei segnali di canale (CH, CAR e FRSTB). Un ultima osservazione va fatta sul segnale CLEAR: per ottenere il reset dell FPGA esso deve durare almeno 3 periodi di clock. Questa particolare specifica, di cui si discuterà in dettaglio più avanti, è stata introdotta per evitare che brevi transienti su questa linea, dovuti a rumore elettronico o altro, possano accidentalmente provocare un reset del dispositivo. Nella Tavola 2 si nota che le transizioni alto basso dei segnali CH e CAR generano i segnali REG per registrare i codici di conteggio nei rispettivi registri. Il livello dei segnali FRSTB che indicano l autoreset sono memorizzati, generando EN_R, una sola volta all arrivo del segnale TRG. La Tavola 3 evidenzia le operazioni che il TDC compie al raggiungimento della fine del conteggio: viene asserito il BUSY e viene rimosso il DATA_READY. Si noti, inoltre, che per i canali in cui non si è avuta una transizione alto-basso, cioè CH4 e CAR4, vengono asseriti i segnali REG7 e REG8 in corrispondenza dell ultimo codice di conteggio; in questo modo si ottiene la memorizzazione, nei rispettivi registri del TDC, dell ultimo codice conteggio, il valore di fine corsa, del contatore. La Tavola 4, infine, mostra la trasmissione dei dati del TDC. Si noti che il piccolo transiente sull IBF al di fuori della sequenza di handshake (prima della lettura del sesto registro) e un ritardo nella rimozione dell IBF (nella lettura del quarto registro) non hanno 131

144 causato problemi nella trasmissione. Dopo la lettura dell ultimo dato, come si nota dalla transizione alto-basso del segnale WAIT, il TDC ritorna nello stato iniziale. ALL'ACCENSIONE O PER UN CLEAR DEL TDC (TRIGGER=0) and (TRG_ENABLE=1) TRG_ENABLE=1 TRG_ENABLE=0 ATTESA ABILITAZIONE ATTESA DEL TRIGGER TX_DATA=1 WAIT=0 BUSY=1 DATA_READY=1 TRG_ENABLE=1 WAIT=1 BUSY=1 DATA_READY=1 TRIGGER=1 FINE TRASFERIMENTO E ATTESA CHIUSURA PROTOCOLLO WAIT=1 BUSY=1 DATA_READY=1 WAIT=1 BUSY=0 DATA_READY=1 CONTEGGIO TX_DATA=0 WAIT=1 BUSY=1 DATA_READY=0 Se tutti i dati sono stati letti WAIT=1 BUSY=1 DATA_READY=0 TRASFERIMENTO DATI 8 LETTURE ATTESA LETTURA DATI TX_DATA=1 STR=1 Se ci sono altri dati da leggere STR=0 TX_DATA=0 ATTESA LETTURA DATO PRESENTAZIONE DATO SULLE LINEE DI USCITA IBF=0 IBF=1 Figura V-11: Diagramma di flusso del TDC. 132

145 Tavola 1: Abilitazione del TDC e partenza del contatore in seguito ad un trigger. 133

146 Tavola 2: Registrazione dei codici di conteggio in seguito alle transizioni alto-basso dei segnali CH e CAR. L informazione di autoreset FRST è registrata una volta sola all arrivo del trigger. 134

147 Tavola 3: Operazioni compiute dal TDC a fine conteggio. La linea DATA_READY viene asserita e per i canali in cui non si è avuta la transizione alto-basso si memorizza l ultimo codice di conteggio del contatore. 135

148 Tavola 4: Trasmissione dei dati del TDC. Un piccolo transiente sull IBF al di fuori della sequenza di handshake non ha causato problemi nella lettura del sesto registro. Al termine della trasmissione il TDC torna allo stato iniziale (segnalato dal WAIT basso). 136

149 3.2. Il progetto del TDC Considerazioni preliminari La progettazione di un sistema digitale sincrono ad alta frequenza su un dispositivo programmabile non può che partire da un analisi preliminare delle prestazioni offerte dal dispositivo e da una serie di considerazioni basilari che devono guidare la strategia di progettazione. Il primo passo, nella progettazione del TDC, è consistito nel ricavare delle indicazioni utili per raggiungere l obiettivo finale della frequenza di 100MHz. La massima frequenza di funzionamento di un circuito digitale sincrono realizzato in un FPGA dipende strettamente dal più grande tempo massimo che un qualunque segnale logico impiega per andare da un flip-flop ad un altro del circuito. I fattori che vanno considerati per calcolare la massima frequenza di funzionamento sono essenzialmente 11 : il ritardo con cui il segnale viene generato dopo il fronte di clock nel flip-flop di origine (clock to output) il ritardo introdotto da tutte le porte logiche attraversate prima di raggiungere l ingresso del flip-flop di destinazione (propagation delay) il tempo di setup del flip-flop di destinazione. Questo valore temporale indica quanto tempo prima della transizione attiva del segnale di clock un segnale in ingresso al flip-flop deve essere stabile. il ritardo dovuto alla propagazione del segnale su tutte le linee di collegamento attraversate (routing delay) Tutti questi tempi, che dipendono dalla temperatura e dalla tensione di alimentazione, sono riportati, per alcuni valori di questi parametri, nei documenti tecnici forniti dal costruttore. In particolare nella Tabella V-3 sono riportati i parametri temporali A questi fattori, in realtà, andrebbe aggiunto anche massimo tempo di skew del segnale di clock, ma esso generalmente è trascurabile rispetto agli altri termini perché questo segnale viene trasportato su linee dedicate ad alte prestazioni. 12 Questi valori sono riferiti a condizioni operative del TDC peggiori di quelle previste nell ipiego su PAMELA pertanto nei calcoli che seguono si fa riferimento ad essi. 137

150 caratteristici peggiori (worst case) del dispositivo per i valori di tensione e di temperatura rispettivamente di 2,3 V e 70 C (condizioni commerciali) [28]. Tabella V-3: Alcuni parametri temporali di un FPGA ACTEL 54SX32-A. Facendo riferimento ai valori numerici riportati in tabella per la classe di dispositivi adottati su PAMELA, cioè quelli di velocità standard ( std speed), e trascurando i ritardi dovuti alla percorrenza delle linee di connessione tra le celle logiche, si può ricavare una 138

151 stima sul massimo numero di celle logiche n dell FPGA che è possibile inserire tra due flipflop rispettando la frequenza minima di clock di 100 MHz: cioè 1 F clock = T clock t RCO + n t PD 10 ns (0,9 + n 1,3 + 1,1 ) ns per cui si ricava che si deve avere n 6. Avendo trascurato il ritardo introdotto dalle linee di connessione delle celle logiche, un valore ragionevole è stato stimato in n 4. Pertanto sulla base di queste considerazioni, con l obiettivo di raggiungere la frequenza di lavoro di 100 MHz, si è deciso di realizzare, per il TDC, un disegno logico in cui il massimo numero di porte tra due flip-flop è 4. Per quanto riguarda il ritardo introdotto dalle reti di connessione delle celle logiche si deve considerare, come si può osservare nella Tabella V-3, che esso aumenta al crescere del numero di ingressi connessi ad un uscita logica (fan-out). Poiché questi ritardi dipendono strettamente dalla disposizione delle celle logiche all interno dell FPGA e dalla struttura del progetto, essi non sono prevedibili a priori ma + t restano fissati solo al termine del processo di implementazione. Pertanto, sempre con l obiettivo di raggiungere una frequenza operativa elevata, è stata intrapresa la progettazione della rete logica del TDC con un valore massimo per il fan-out di 8, riservandosi la possibilità di intervenire, in un secondo momento e in caso di necessità, su questo fattore. Queste osservazioni sono state determinanti nella scelta di non utilizzare il VHDL (il più diffuso dei linguaggi HDL) nella fase di creazione del disegno logico ma di adottare un ambiente di sviluppo grafico. Per giustificare questa scelta si deve ricordare che la progettazione di strutture logiche in VHDL prevede come primo passo l introduzione del disegno attraverso un codice di programma e successivamente la compilazione, o sintesi, di questo codice per produrre la struttura logica da trasferire nell FPGA. È evidente che l efficacia con cui viene realizzato il progetto dipende strettamente dalla qualità del programma di sintesi. In generale, comunque, per quanto possa essere valido, si può dire che un qualunque programma di sintesi non è in grado di garantire, per realizzare SUD 139

152 una certa funzione logica, il minore impiego possibile di risorse logiche dell FPGA 13 : un progetto realizzato in VHDL richiede una quantità di risorse dell FPGA superiori a quelle richieste dall equivalente progetto realizzato in modalità grafica. Questo maggiore impiego di risorse si riflette sostanzialmente in un consumo di corrente superiore e, a causa di una maggiore complessità della rete logica, in una maggiore difficoltà nel raggiungere elevate frequenze operative. Lavorando in ambiente grafico, al contrario, si possono progettare reti logiche altamente ottimizzate; tuttavia, poiché si lavora a basso livello, il prezzo da pagare è una notevole complessità del lavoro di progettazione e una scarsa flessibilità della fase di sviluppo. Tutto questo, quindi, si traduce in un allungamento dei tempi necessari per giungere alla conclusione del lavoro. In definitiva, per rispondere alle severe richieste in termini di frequenza di funzionamento e di assorbimento di potenza, il TDC è stato sviluppato in un ambiente di progettazione grafica; in particolare è stato utilizzato il programma VIEWLOGIC [31] prodotto dalla POWERVIEW. Figura V-12: Tecniche utilizzate per minimizzare il fan-out. Il buffering (in alto) e la duplicazione logica (in basso). A questo punto, prima di procedere con la descrizione del progetto del TDC, si vuole accennare brevemente alle tecniche che sono state utilizzate, in fase di progettazione logica, per raggiungere le massime frequenze operative [32]. 13 Questa considerazione può essere estesa a tutto l ambiente della programmazione. Ad esempio si può dire che un codice assembler è sempre più efficiente del codice equivalente in linguaggio ad alto livello. 140

153 La riduzione dei tempi di propagazione è stata perseguita, come detto, cercando di contenere il livello di fan-out; in particolare il disegno logico è stato sviluppato, laddove necessario, utilizzando due tecniche. La prima, detta di buffering, prevede l inserimento di un semplice buffer sulla linea ad alto fan-out in modo creare una ripartizione nel numero di porte logiche (Figura V-12 in alto). Questa tecnica, però, in linea con le considerazioni fatte prima, presenta lo svantaggio di aumentare il numero di celle logiche tra due flip-flop. Un metodo alternativo, che non presenta questa difficoltà, è detto di duplicazione logica; esso consiste nel creare la ripartizione duplicando l unità logica soggetta all elevato fan-out (Figura V-12 in basso). In questo caso lo svantaggio che si presenta è l aumento della quantità di logica utilizzata. Per quanto riguarda la ricerca della massima frequenza di lavoro si è cercato, in linea con le considerazioni fatte precedentemente, di strutturare le reti logiche combinatoriali complesse in modo da interporre dei flip-flop. La stessa funzionalità logica viene eseguita in più colpi di clock; questa tecnica viene detta pipelining e concettualmente è illustrata in Figura V-13. Figura V-13: Rappresentazione concettuale della tecnica di pipelining utilizzata per incrementare la frequenza di clock. Le strutture logiche complesse (in alto) vengono suddivise in modo da interporre flip-flop. 141

154 La struttura Il disegno complessivo è stato organizzato in maniera gerarchica sia per aumentare la leggibilità del disegno durante la fase di sviluppo, sia per agevolare le simulazioni dei singoli sottosistemi. Le tavole che seguono riportano gli schemi di realizzazione del TDC. Nella Tavola 5 è definito il simbolo del dispositivo FPGA ed è evidenziata la scelta del posizionamento dei piedini di ingresso e uscita mentre lo schema logico generale del progetto è mostrato dalla Tavola 6 alla Tavola 11. Nella Tavola 6 si vede che tutti i segnali di ingresso, ad eccezione di quelli di clear che vengono mandati al gestore di clear CLEAR_HANDLER (Tavola 33), sono inviati alle catene di sincronizzazione SYNCRO_H (Tavola 13) o SYNCRO_L (Tavola 12) a seconda se il segnale è attivo alto o basso rispettivamente; i segnali di controllo, poi, sono inviati ai selettori per la scelta del controllo del TDC. Il segnale TRG_EN, invece, viene inviato alla logica TRG_EN_HANDLER (Tavola 14) per essere invertito e duplicato logicamente. Nella Tavola 7 si vede che il segnale di trigger e i segnali di canale sincronizzati sono inviati alle logiche di formazione FORMER_TRG (Tavola 15) e FORMER_CH (Tavola 20). Il segnale di trigger formato, quindi, è inviato, con un ritardo di un periodo di clock, al gestore del segnale di trigger TRG_HANDLER (Tavola 16) che controlla direttamente il contatore COUNTER (Tavola 18). I segnali di autoreset sincronizzati attraversano una catena di ritardo DELAY_3 (Tavola 21) e sono inviati ai registri di canale. In questa tavola si notano anche le uscite BUSY_COUNT (che diventa BUSY in uscita dal TDC) e WAIT. La Tavola 8 e la Tavola 9 mostrano gli 8 gestori dei segnali di canale IN_HANDLER (Tavola 22) che controllano direttamente la memorizzazione degli 8 registri dati. La Tavola 10 mostra il selettore per la trasmissione MUX8_16 (Tavola 29) controllato da COUNTMUX (Tavola 28) e il registro di uscita REGOUT introdotto per annullare gli eventuali sfasamenti temporali che i segnali di uscita subiscono nell attraversamento di MUX8_16. Il blocco logico COUNTMUX è un semplice contatore controllato direttamente dalla logica di gestione della trasmissione dei dati NI_INTERFACE. I dati di uscita, infine, sono inviati ai buffer di uscita dell FPGA. Nel seguito si descriveranno nel dettaglio i principali blocchi logici del TDC e, va precisato, si incontreranno molti segnali logici duplicati per esigenze di contenimento del fan-out; essi sono sempre identificabili dalla nomenclatura e dall analisi degli schemi. 142

155 Tavola 5: Schema di connessione elettrica del TDC. 143

156 Tavola 6: Schema logico del TDC (foglio1). 144

157 Tavola 7: Schema logico del TDC (foglio2). 145

158 Tavola 8: Schema logico del TDC (foglio3). 146

159 Tavola 9: Schema logico del TDC (foglio4). 147

160 Tavola 10: Schema logico del TDC (foglio5). 148

161 Tavola 11: Schema logico del TDC (foglio6). 149

162 Tavola 12: Il blocco di sincronizzazione SYNCRO_L. 150

163 Tavola 13: Il blocco di sincronizzazione SYNCRO_H. 151

164 Tavola 14: Il blocco TRG_EN_HANDLER. 152

165 Tavola 15: Il formatore del segnale TRG FORMER_TRG. 153

166 Tavola 16: Il blocco TRG_HANDLER per la gestione del segnale TRG. 154

167 Tavola 17: Il formatore FORMER. 155

168 Tavola 18: Il contatore del TDC COUNTER. 156

169 Tavola 19: Il modulo di conteggio gray a 4 bit COUNTERGRAY4. 157

170 Tavola 20: Il formatore dei segnali di canale FORMER_CH. 158

171 Tavola 21: La catena di ritardo DELAY

172 Tavola 22: Il blocco IN_HANDLER per la gestione dei segnali di canale.. 160

173 Tavola 23: Uno degli 8 registri di canale.. 161

174 Tavola 24: La logica di codifica del registro del primo canale.. 162

175 Tavola 25: La logica di gestione della trasmissione NI_INTERFACE (foglio1).. 163

176 Tavola 26: La logica di gestione della trasmissione NI_INTERFACE (foglio2).. 164

177 Tavola 27: La logica di gestione della trasmissione NI_INTERFACE (foglio3).. 165

178 Tavola 28: Il contatore COUNTMUX per il controllo del selettore di uscita.. 166

179 Tavola 29: Struttura del selettore di uscita.. 167

180 Tavola 30: Struttura interna del selettore di uscita.. 168

181 Tavola 31: Il contatore tipo johnson per la temporizzazione della trasmissione dati.. 169

182 Tavola 32: Il registro di uscita REGOUT.. 170

183 Tavola 33: Il blocco CLEAR_HANDLER per la gestione del reset asincrono del TDC.. 171

184 I principali blocchi logici Il contatore COUNTER Nonostante le precauzioni adottate nella realizzazione della scheda di front-end per ridurre l influenza del rumore digitale sull elettronica analogica, nella realizzazione del contatore si è cercato comunque di minimizzare il rumore di commutazione da esso prodotto utilizzando per il conteggio una codifica di tipo gray. Un contatore gray ha la caratteristica di cambiare un solo bit (commutazione di un solo flip-flop) alla volta per ogni passo di conteggio. Non essendo possibile, per motivi legati alla complessità logica, realizzare un contatore di questo tipo a 12 bit si è deciso di utilizzare una architettura frazionata basata su 3 contatori gray a 4 bit (Tavola 19) collegati in serie da una logica di riporto. Si può verificare facilmente che con questa scelta il massimo numero di flip-flop che commuta contemporaneamente è 3. I segnali di ingresso e di uscita del contatore sono i seguenti: EN (ingresso attivo alto): lo abilita al conteggio RST e RST1,RST2 14 (ingressi attivi alti): vengono utilizzati insieme per dare un reset al contatore; END_C (uscita attiva alta): indica il raggiungimento del codice di fine conteggio. È usato anche come segnale interno; BUSY (uscita attiva alta): indica che il contatore è attivo Il funzionamento del contatore è illustrato nel diagramma in Figura V-14. Il conteggio comincia quando il segnale EN viene asserito dal gestore del segnale di trigger e si arresta, indipendentemente dal livello di questo segnale, quando ha raggiunto l ultimo passo di conteggio grazie alla valutazione del segnale END_C generato sulla base del codice finale di conteggio Q[11:0] = che corrisponde ai codici finali dei 3 contatori gray a 4 bit. Per riportare il contatore allo stato iniziale è necessario asserire i segnali di RST, RST(1,2). 14 Questi due segnali hanno esattamente la stessa funzione e devono sempre essere pilotati insieme. Sono separati per questioni di fan-out. Nel corso del capitolo tutti i segnali di questo tipo saranno considerati come un unico segnale e indicati con una notazione diversa. 172

185 EN=0 ALL'ACCENSIONE O PER UN CLEAR DEL TDC END_COUNT=0 EN=1 ATTESA ABILITAZIONE codice iniziale CONTEGGIO (RST(1,2) and RST) =1 ATTESA RESET codice finale END_COUNT=1 (RST(1,2) and RST) =0 Figura V-14: Diagramma di funzionamento del contatore. I registri REG[1:8] e REGOUT Lo schema circuitale di uno dei registri è riportato nella Tavola 23. Gli ingressi e le uscite dei registri sono: IN[11:0] (ingressi): sono le linee connesse all uscita del contatore. RSTBIT (ingresso): sono le linee di ingresso del segnale di autoreset. REG (ingresso attivo basso): è il segnale che controlla la memorizzazione del codice di conteggio. Questa linea viene asserita sempre per la durata di un solo periodo di clock; in caso contrario, infatti, il registro continuerebbe la memorizzare dei codici di conteggio. EN_RB (ingresso attivo basso): asserendo questo segnale si memorizza il livello logico dell ingresso RSTBIT (cioè l informazione di autoreset). Anche in questo caso vale la precisazione fatta sopra (durata di un solo colpo di clock); RST(ingresso attivo alto): asserendo questo segnale si provoca la cancellazione del contenuto del registro; Il registro di uscita REGOUT è molto simile ai registri REG[1:8]; esso è stato introdotto per temporizzare la generazione dei dati in uscita dal TDC. 173

186 La gestione del segnale di trigger Il segnale TRG (che indica l arrivo di un trigger) viene sincronizzato e viene mandato al formatore FORMER_TRG. Questa semplice macchina logica in corrispondenza della transizione basso alto del segnale di trigger sincronizzato genera un segnale alto della durata di un solo colpo di clock che invia al blocco logico TRG_HANDLER. Questo blocco logico, il cui schema circuitale è mostrato in Tavola 16, è composto da una macchina a stati, realizzata adottando una codifica degli stati di tipo one-hot, e da una logica di formazione FORMER per la generazione di una delle uscite. La tecnica di codifica one-hot utilizza un flip-flop per stato logico: la presenza della macchina logica in un certo stato è segnalata da un solo bit. Essa è particolarmente indicata per dispositivi come gli FPGA poiché consente di ridurre notevolmente i livelli di logica tra i flip-flop permettendo di raggiungere frequenze di clock maggiori. I segnali di ingresso e uscita del blocco TRG_HANDLER sono i seguenti: TRG_EN (ingresso attivo alto): è il segnale di abilitazione al funzionamento del contatore; corrisponde al segnale esterno TRG_ENABLE opportunamente sincronizzato; TRG (ingresso attivo alto): è il segnale generato da FORMER_TRG che indica l arrivo di un trigger; END_C (ingresso attivo alto): è il segnale generato dal contatore che indica la fine della conversione; RESET (ingresso attivo alto): è un segnale generato dalla logica di trasmissione NI_INTERFACE che provoca il ritorno allo stato iniziale della macchina a stati; EN (uscita attiva alta): questo segnale consente di attivare il contatore; EN_RB (uscita attiva alta): è il segnale che determina la memorizzazione nei registri di canale dell informazione di autoreset. Questo segnale, in accordo con quanto detto in precedenza, viene generato, con il formatore FORMER, con la durata di un solo periodo di clock. S0 (uscita attiva alta): questo segnale rappresenta il bit logico che codifica lo stato di iniziale S0. Come si vede dallo schema nella Tavola 16, esso viene utilizzato per generare il segnale di uscita WAIT del TDC; Il funzionamento di questa macchina a stati è illustrato in Figura V

187 TRG_EN=0 ALL'ACCENSIONE O PER UN CLEAR DEL TDC TRG_EN=1 (TRG_EN=1)and (TRG=0) S0 S1 RESET=1 TRG_EN=0 TRG=1 S3 S2 END_C=0 RESET=0 END_C=1 (EN=1) (generazione del segnale EN_RB con FORMER) Figura V-15: Diagramma a bolle di TRG_HANDLER. All avvio, o dopo un clear dell FPGA, la macchina si porta nello stato S0 dove attende che il segnale TRG_EN venga asserito. Quando questo accade si ha la transizione verso lo stato S1 in cui si continua a valutare il segnale TRG_EN e contemporaneamente si attende un TRG. Se TRG_EN viene rimosso allora si ritorna allo stato iniziale S0, se invece si ha l arrivo di TRG allora si afferma lo stato S2 e si provoca l attivazione del contatore (il segnale EN coincide con il bit di codifica dello stato S2). L affermazione dello stato S2 determina la registrazione dell informazione di autoreset, attivando la logica FORMER. Questo formatore, che in sostanza è un semplice rivelatore di transizione basso-alto, è stato introdotto allo scopo di generare il segnale di memorizzazione EN_RB con la durata di un solo periodo di clock: non è stato possibile comandare questa memorizzazione direttamente con il livello logico associato allo stato S2 perché questo resta asserito per tutta la durata di un intero conteggio del contatore. Quando arriva il segnale di fine conteggio END_C si passa allo stato S3 dove si attende il segnale RESET per ritornare nello stato iniziale. Come si vedrà più avanti, il segnale RESET viene generato dal blocco logico NI_INTERFACE dopo che i dati sono stati trasmessi; 175

188 pertanto è proprio la presenza di questo stato di reset che consente di non far partire il contatore se prima non sono stati letti i dati della conversione precedente. La gestione del segnale di canale Come è stato già accennato, ai fini della misura temporale da compiere con il TDC, la transizione importante dei segnali di canale 15, è quella alto-basso. Il riconoscimento di questa transizione viene effettuato nel TDC inviando questi segnali, dopo averli sincronizzati, al formatore FORMER_CH. In corrispondenza di questa transizione viene generato un segnale alto della durata di un periodo di clock che viene mandato alla logica di gestione del segnale di canale IN_HANDLER. Questa macchina a stati, il cui schema circuitale è mostrato nella Tavola 22, è realizzata con codifica one-hot e i suoi segnali di ingresso e uscita sono: TRGEN (ingresso attivo alto): è il solito segnale di abilitazione alla ricezione del trigger; TRGA (ingresso attivo alto): è il segnale di trigger in uscita dal formatore TRG_FORMER; RESET (ingresso attivo alto): è il segnale generato dalla logica di trasmissione NI_INTERFACE che provoca il ritorno allo stato iniziale della macchina a stati; IN (ingresso attivo alto): è il segnale di canale in uscita da un formatore di canale FORMER_CH; END_C (ingresso attivo alto): è il segnale generato dal contatore che indica la fine della conversione; REG (uscita attiva bassa): è il segnale della durata di un solo periodo di clock che viene inviato al registro del canale corrispondente per memorizzare il codice di conteggio. Questo segnale è contemporaneo agli stati S2 e S4. S0 (uscita attiva bassa): questo segnale rappresenta il bit logico che codifica lo stato di iniziale S0. Il funzionamento di questa macchina a stati è illustrato nel diagramma in Figura V-16. All avvio, o dopo un clear dell FPGA, la macchina a stati si porta nello stato iniziale S0 dove attende l affermazione dei segnali TRGEN e TRGA per passare allo stato S1. In questo stato viene attesa una delle condizioni per cui è richiesta la memorizzazione del codice del contatore nel registro del canale corrispondente: l arrivo del segnale IN dal formatore di 15 Cioè i segnali provenienti dalle sezioni analogiche di tempo e di carica. 176

189 canale (determinato dalla transizione alto-basso del corrispondente segnale di canale) o l arrivo del segnale END_C che segnala la fine del conteggio da parte del contatore. In risposta a questi segnali si ha, in entrambi i casi, il passaggio per uno stato transitorio, S2 e S4 rispettivamente, e l arrivo in uno stato di attesa del segnale RESET generato dopo la trasmissione dei dati. La generazione del segnale di uscita, che comanda la memorizzazione del registro corrispondente, è contemporanea agli stati S2 o S4 ed è gestita, per questioni temporali, da un flip-flop separato. ALL'ACCENSIONE O PER UN CLEAR DEL TDC (TRG_A=0) or (TRG_EN=0) (IN=0) and (END_C=0) (TRG_EN=1) and (TRG=0) S0 S1 RESET=1 RESET=0 END_C=1 IN=1 S5 S4 RESET=1 sempre REG=0 RESET=0 S2 S3 sempre REG=0 Figura V-16: Diagramma a bolle di IN_HANDLER. La trasmissione dei dati Come si è accennato in precedenza la trasmissione dei dati contenuti dei registri avviene per mezzo del selettore MUX8_16 e del registro di uscita REGOUT; gli ingressi di controllo del selettore sono connessi alle uscite del contatore, ad 8 passi di conteggio, COUNTMUX in modo tale che per ogni suo codice di conteggio venga messo in comunicazione il contenuto di uno 177

190 dei registri di canale con il registro di uscita REGOUT. La macchina a stati che gestisce la trasmissione dei dati controllando direttamente REGOUT e COUNTMUX è NI_INTERFACE. Essa è stata realizzata con codifica one-hot e i suoi schemi circuitali sono riportati nella Tavola 25, Tavola 26 e Tavola 27. Prima di illustrarne nel dettaglio il funzionamento va ricordato ancora una volta che NI_INTERFACE è stata pensata per gestire una comunicazione con la scheda di acquisizione DIO96 di cui, pertanto, rispetta le specifiche temporali. Per temporizzare il trasferimento dei dati verso la scheda DIO96, NI_INTERFACE utilizza un semplice contatore a 10 passi di conteggio, COUNTDEM, realizzato con codifica johnson. Lo schema logico di questo contatore è riportato nella Tavola 31. I segnali di ingresso e uscita di NI_INTERFACE sono: BUSY_COUNT (ingresso attivo alto): questo segnale indica che il contatore è attivo; TX_DATA (ingresso attivo basso): è il segnale di richiesta dati opportunamente sincronizzato; ACK (ingresso attivo alto): corrisponde al segnale IBF sincronizzato. Indica che il dato messo sulle linee di uscita è stato letto; SMUX[2:0] (ingressi): sono i codici di uscita del contatore COUNTMUX; EN_REGOUT (uscita attiva bassa): consente la memorizzazione su REGOUT; RST_REGOUT (uscita attiva alta): cancella il contenuto di REGOUT; DATA_READY (uscita attiva bassa): è il segnale che viene mandato in uscita dal TDC per indicare che è possibile avviare una trasmissione; EN_CMUX (uscita attiva bassa): questo segnale abilita al conteggio COUNTMUX; consente di controllare il selettore MUX8_16; RESET(A,B,C,D) (uscite attive alte): sono i segnali di reset inviati ai gestori dei segnali di canale IN_HANDLER; RST e RST(1,2) (uscite attive alte): vengono utilizzati insieme per dare un reset al contatore; RSTREG(A,B,C,D) (uscite attive alte): sono i segnali di reset inviati ai registri. S0 (uscita attiva alta): segnala che la macchina a stati è nello stato iniziale; Il diagramma a bolle di questa macchina a stati è mostrato nella Figura V-16. Per alcuni stati sono riportati, tra parentesi e in grassetto, i livelli dei segnali di uscita. 178

191 Ogni volta che il contatore completa un conteggio è necessario il trasferimento dei dati. Questa condizione viene rivelata con gli stati S0 e S1 che valutano prima la transizione basso alto del BUSY_COUNT (contatore in attività) e poi quella alto-basso (fine conteggio). Quando il BUSY_COUNT è rimosso la macchina è nello stato S2 dove aspetta il segnale TX_DATA che comanda l avvio della trasmissione. La trasmissione rispetta le specifiche temporali riportate in Figura V-18 [29] (si tratta di un protocollo asincrono con handshake completo). Nello stato S3 si cancella il contenuto del registro di uscita REGOUT e si fa partire il contatore COUNTDEM. Nello stato S4 si invia il segnale di registrazione al registro REGOUT cosicché sulle linee esterne di uscita del TDC arrivano i dati contenuti nel primo degli 8 registri. La transizione verso lo stato S4bis, in corrispondenza del quale si asserisce lo STROBE, avviene dopo 100 ns (10 passi di conteggio con clock a 100 MHz) quando COUNTDEM ha terminato il conteggio; in questo modo si rispetta il tempo di setup (T3 in Figura V-18) della scheda DIO96 e si avvia correttamente l handshake. Nello stato S4bis si attende la condizione ACK=1 cioè la risposta della scheda DIO96 all handshake. Gli stati S5 e S6, che durano 200 ns complessivamente, servono per rispettare le condizioni sulla durata del segnale di STROBE (T1 in Figura V-18). Nello stato S7 si ha la rimozione dello STROBE e in S8 ci si prepara alla trasmissione dei dati di un altro registro attivando COUNTMUX e si rispetta il tempo di hold dei dati dopo la rimozione dello STROBE (T5 in Figura V-18). In S9 si valuta quale registro è stato appena letto valutando lo stato dei tre segnali di controllo del selettore di uscita SMUX0,1,2. La trasmissione degli altri dati avviene in successione finché si hanno SMUX0 SMUX1 SMUX2 tutti bassi: questa condizione corrisponde al primo codice di conteggio di COUNTMUX (cioè il contatore si è riportato allo stato iniziale). Nello stato S10 si attende la rimozione del TX_DATA e quando questo avviene il contatore e tutti i registri sono cancellati per riportare il TDC nella condizione iniziale. 179

192 ALL'ACCENSIONE O PER UN CLEAR DEL TDC BUSY_COUNT=1 BUSY_COUNT=1 BUSY_COUNT=0 TX_DATA=1 TX_DATA=0 S0 S1 S2 (DATA_READY=0) S3 (RST_REGOUT=1) (EN_COUNTDEM=0) BUSY_COUNT=0 OUT100=0 sempre sempre S4 (EN_REGOUT=0) (EN_COUNTDEM=0) OUT100=1 ACK=0 S4-bis (STROBE=0) (EN_COUNTDEM=1) ACK=0 ACK=1 S11 (affermazione di tutti i segnali di reset) OUT100=0 S5 (STROBE=0) (EN_COUNTDEM=0) OUT100=1 TX_DATA=1 OUT100=0 S6 (STROBE=0) (EN_COUNTDEM=0) TX_DATA=0 S12 ACK=1 OUT100=1 S10 (DATA_READY=1) (SMUX0=1) or (SMUX1=1) or (SMUX2=1) S7 (STROBE=1) (EN_CMUX=0) (EN_COUNTDEM=0) OUT100=0 sempre (SMUX0=0) and (SMUX1=0) and (SMUX2=0) S9 OUT100=1 S8 (EN_CMUX=1) (EN_COUNTDEM=0) (EN_COUNTDEM=1) Figura V-17: Diagramma a bolle di NI_INTERFACE. 180

193 Figura V-18: Specifiche temporali per la comunicazione con la scheda DIO96. Gestione del clear del TDC A causa della sua natura asincrona, il segnale di clear di un FPGA deve soddisfare precise temporizzazioni perché operi correttamente un reset della logica sequenziale. In genere al fine di agevolare l utente finale, i produttori di FPGA includono nei loro dispositivi un opportuno blocco logico dedicato allo scopo. Nella famiglia 54SX-A la realizzazione di un gestore del clear è affidata all utente. Lo schema del gestore di clear realizzato nel TDC è mostrato nella Tavola 33. Esso accetta due segnali di clear in ingresso (uno proveniente dall interfaccia e uno proveniente dalla scheda DIO96) che sono mandati ognuno ad una serie di 3 flip-flop che realizza una logica di antiglitch. Questa logica è stata introdotta per evitare che piccoli transienti, dovuti a rumore o altro, sulla linea di clear che entra nel TDC possano provocare reset indesiderati. La funzione che essa svolge è sostanzialmente una verifica di durata 181

194 minima del segnale di clear; infatti affinché un livello basso si presenti in uscita dalla porta OR è necessario che tutte le 3 uscite dei flip-flop siano basse, pertanto solo se un segnale ha una durata superiore a 3 periodi di clock raggiunge la sezione logica successiva per procurare un reset del dispositivo. Dalla Tabella V-3 si vede che un segnale di clear che agisce su un flip-flop dell FPGA deve rispettare un recovery time di almeno 0,5 ns. Questo valore temporale, come mostrato nella indica quanto tempo prima della transizione attiva del clock è necessario rimuovere il clear. recovery time clock clear Figura V-19: Diagramma a bolle di NI_INTERFACE. La violazione di questo tempo può provocare un cattivo reset di qualche flip-flop e, dunque, compromettere il funzionamento della logica realizzata nell FPGA. Con l interposizione di un flip-flop prima del buffer CLKINT che distribuisce il segnale di clear a tutti i flip-flop del TDC (è il buffer di controllo di una rete di interconnessione dedicata), si è creata una precisa correlazione temporale tra questo e il segnale di clock. Il segnale di clear si presenta in ingresso al flip-flop e viene riportato in uscita solo all arrivo del fronte attivo del segnale di clock; in questo modo, considerando i tempi di propagazione del buffer CLKINT e del buffer di distribuzione del segnale di clock, si può verificare che il recovery time non è mai violato. La non violazione del tempo di recovery time è stata verificata, come ogni sezione logica del TDC, con simulazioni temporali e analisi statiche dei ritardi (con tempi reali) 3.3. La realizzazione del TDC nel dispositivo FPGA La realizzazione del TDC nel dispositivo FPGA è stata realizzata utilizzando il pacchetto software DESIGNER(R2-2000) fornito dalla stessa ACTEL. 182

195 Questo software si occupa di riportare la logica del progetto di utente nell FPGA e di trovare un buon posizionamento per le risorse logiche che vengono utilizzate. Un buon posizionamento di queste risorse, infatti, consente di ottimizzare le prestazioni in termini di frequenze raggiungibili. I dati relativi all utilizzazione delle risorse logiche del dispositivo sono forniti automaticamente dal software e sono mostrati in Figura V Analisi dei risultati Occupazione Per ottenere buone prestazioni in frequenza sono stati imposti dei vincoli sul massimo ritardo interno desiderato tra due flip-flop in modo da il software a cercare il miglior piazzamento. Al termine della fase di piazzamento delle risorse logiche nell FPGA è stata compiuta la valutazione delle prestazioni in frequenza raggiungibili dal TDC attraverso l analisi dei tempi di propagazione dei segnali interni riportati dal software di implementazione. Un resoconto sommario di questi valori è riportato in Figura V-20; come si vede i risultati ottenuti sono molto buoni perchè è stato inpiegato solo 34% delle celle sequenziali e il 25% di quelle logiche. Status Report ***** Compile Variables *********************************** Netlist PIN properties overwrite existing properties: NO Compile Output: Post-Combiner device utilization: SEQUENTIAL Used: 369 Total: 1080 (34.17%) COMB Used: 442 Total: 1800 (24.56%) LOGIC Used: 811 Total: 2880 (28.16%) (seq+comb) IO w/ Clocks Used: 80 Total: 109 CLOCK Used: 1 Total: 2 HCLOCK Used: 1 Total: 1 There were 0 error(s) and 0 warning(s) in this design. Figura V-20: Dati relativi all utilizzazione delle risorse del dispositivo FPGA. Potenza richiesta Per avere una stima della potenza assorbita dal progetto realizzato sulle proprie FPGA la ACTEL mette a disposizione dell utente una equazione che tiene conto della quantità di logica utilizzata, del numero e della frequenza di segnali di clock utilizzati, di alcune stime sulla frequenza e sulla quantità di logica che commuta, ecc. 183

196 Sulla base dei risultati mostrati in Figura V-20 è stato effettuato questo calcolo per il TDC realizzato; la stima ricavata per la potenza assorbita è: P TDC = 254 mw tuttavia questo valore deve essere considerato come puramente indicativo. Massima frequenza operativa In Figura V-21 sono elencati, in ordine decrescente, i tempi di percorrenza massimi che i segnali impiegano per propagarsi tra i due flip-flop indicati dalle etichette sulla destra secondo i valori di tensione di alimentazione e temperatura di giunzione specificati in alto. Il valore più grande di questi tempi corrisponde al più piccolo periodo di clock per il quale il TDC può funzionare. Family= 54SXA Die= A54SX32A Temperature= 70 Voltage= 2.30 Speed= STD Case= WORST Timing= Postlayout. --- Paths from Registers(HCLK) to Registers(HCLK) --- Actual (ns) Source Pin(Net) Sink Pin(Net) ===================================================== 6.8 TDC/$1I913/$1I16:CLK(TDC/CK) TDC/NI_INTERFACE/$3I32:D(TDC/NI_INTERFACE/$3N42) 6.8 TDC/NI_INTERFACE/$1I114:CLK(TDC/CK) TDC/COUNTMUX/$1I93:E(TDC/COUNTMUX/ENB) 6.8 TDC/NI_INTERFACE/$1I114:CLK(TDC/CK) TDC/COUNTMUX/$1I98:E(TDC/COUNTMUX/ENB) 6.8 TDC/NI_INTERFACE/$3I84:CLK(TDC/CK) TDC/REGOUT/$1I151:E(TDC/REGOUT/ENB) 6.7 TDC/$1I894/$1I16:CLK(TDC/CK) TDC/NI_INTERFACE/$3I32:D(TDC/NI_INTERFACE/$3N42) 6.7 TDC/$1I913/$1I16:CLK(TDC/CK) TDC/NI_INTERFACE/$3I84:D(TDC/NI_INTERFACE/$3N86) [.] Figura V-21: Dati relativi alle prestazioni in frequenza del dispositivo FPGA. Questo significa che la massima frequenza di lavoro a cui può funzionare il TDC, con una temperatura di giunzione di 70 C e una tensione di alimentazione di 2,3V, è: 1 f MAX = 147MHz 6,8ns La scelta di progettare la logica a basso livello con le severe limitazioni dichiarate in precedenza (fan-out e numero di celle logiche tra due flip-flop) unitamente ad una profonda conoscenza della struttura logica della FPGA ACTEL ha pagato con un risultato notevole e ben oltre le specifiche di progetto. Tuttavia va precisato che questo risultato va valutato, al di là del semplice raggiungimento di queste specifiche, come il punto di partenza per eventuali sviluppi futuri dell elettronica di front-end. 184

197 Con questa frequenza di lavoro, infatti, si determina un valore LSB pari a: 6,8 ns LSB = = 34 ps 200 Grazie a questo eccesso di efficienza è possibile, montando un oscillatore per il TDC con frequenza maggiore di 100 MHz, avere a disposizione una piattaforma hardware, cioè la scheda di front-end, ideale per cercare di spingere ancora oltre la risoluzione dell espansore di tempo e, di conseguenza, quelle dell intero sistema di misura dei tempi. Tuttavia, volendo effettivamente impiegare per la missione PAMELA il TDC a frequenze superiori, in accordo con quanto detto precedentemente nel corso di questo capitolo, è necessario impiegare degli oscillatori qualificati per lo spazio. Considerazioni sulla temperatura operativa È noto che all aumentare della temperatura le prestazioni dell elettronica, ed in particolare i tempi di propagazione dei segnali, peggiorano pertanto per temperature più elevate si attende come frequenza massima di funzionamento un valore più basso. Prima di condurre le simulazioni temporali sulla logica realizzata, dunque, si dovrebbe avere una stima della temperatura operativa del TDC che tenga conto della potenza assorbita dal dispositivo, della temperatura ambiente e dei coefficienti di dissipazione termica (che tengono conto della velocità dell aria che investe l FPGA del tipo di package, ecc.). Nel caso specifico, però, le prestazioni sulla massima frequenza operativa ottenute per il TDC sono così elevate che la specifica di funzionamento a 100 MHz è rispettata anche alla temperatura limite di 125 C. Il calcolo analogo a quello visto sopra, con i valori di ritardo relativi a questa temperatura, ha portato ad valore di frequenza massima pari di 131 MHz. 4. Il progetto della logica di controllo dell espansore temporale La progettazione della logica di controllo dell espansore temporale, anch essa affidatami nell ambito del lavoro di tesi, è stata realizzata in un FPGA ACTEL 54SX08A. Nella Tavola 34 è riportato lo schema di connessione dell FPGA mentre la Tavola 35 riporta il circuito logico disegnato che corrisponde allo schema in Figura V-22. Si noti che per questioni di compattezza sono state realizzate nello stesso FPGA le logiche di controllo di due espansori temporali. 185

198 Dallo schema circuitale riportato in Tavola 35 si può notare che, allo scopo di non alterare le informazioni temporali associate al segnale di trigger e al segnale proveniente dal fotomoltiplicatore, si è fatto in modo di equalizzare i percorsi compiuti da questi segnali costringendoli ad attraversare lo stesso numero di livelli di logica. Si noti, ad esempio, che all uscita dei flip-flop accanto ad ogni porta invertente (introdotta perché l unità sequenziale di questa FPGA non è dotata di uscita negata) è stato introdotto in parallelo un buffer che non svolge alcuna funzione logica. TRIGGER TRIGG. THR. DELAY FF1 1 D CLR Q Q FF2 1 D CLR Q Q BUSY? TDC GATE R_up ARMING / CLEAR R_up TO TRIGGER CARD PMT HI THR. FF3 D CLR Q Q FF4 D CLR Q Q AUTORESET DELAY FROM CLIPPER LO THR. WIDTH THR. Figura V-22: Schema funzionale della logica di controllo. L area tratteggiata mostra quello che è stato realizzato all interno dell FPGA. Quest equalizzazione dei tempi, tuttavia, assume la sua massima importanza nella generazione del segnale R_UP e del suo complementato R_UP*. Come illustrato nel capitolo 4, infatti, questi due segnali pilotano una coppia differenziale, con la funzione di deviatore, che opera la commutazione carica/scarica della rampa di espansione. Questa commutazione introduce un errore sistematico nella misura di tempo che è proporzionale alla lentezza di questa commutazione. 186

199 Per garantirsi la massima velocità di commutazione è necessario pilotare contemporaneamente le basi dei due transistor della coppia differenziale, ovvero generare nello stesso istante R_UP e R_UP*. Per ottenere questo scopo, oltre ad equalizzare le linee a livello di celle logiche come discusso precedentemente, si è deciso, utilizzando le funzioni più avanzate del software di implementazione fornito dalla ACTEL, di ottimizzare il percorso dei segnali considerando anche il numero di antifusibili attraversati; ogni antifusibile, infatti, introduce un piccolo ritardo nella propagazione dei segnali. Facendo riferimento alla Figura V-3, (un antifusibile è rappresentato da un cerchietto bianco) si è provveduto ad operare un posizionamento manuale delle celle logiche nell FPGA fino ad ottenere una perfetta equalizzazione dei percorsi con il layout mostrato in Figura V-24. La Figura V-23 mostra i tempi necessari alla generazione di R-UP e R_UP* a partire dai segnali di attraversamento della soglia bassa e di trigger. Family= 54SXA Die= A54SX08A Temperature= 70 Voltage= 2.30 Speed= STD Case= WORST. Timing= Postlayout. --- Paths from INPAD to OUTPAD --- Actual Source Pin(Net) Sink Pin(Net) ===================================================================== 15.4 EXPLOGIC/$1I113:PAD(TRIGGER) EXPLOGIC/$1I143:PAD(~R_UP1) 15.4 EXPLOGIC/$1I113:PAD(TRIGGER) EXPLOGIC/$1I144:PAD(R_UP1) 15.4 EXPLOGIC/$1I121:PAD(LOTHR1) EXPLOGIC/$1I143:PAD(~R_UP1) 15.4 EXPLOGIC/$1I121:PAD(LOTHR1) EXPLOGIC/$1I144:PAD(R_UP1) 15.1 EXPLOGIC/$1I113:PAD(TRIGGER) EXPLOGIC/$1I156:PAD(~R_UP2) 15.1 EXPLOGIC/$1I113:PAD(TRIGGER) EXPLOGIC/$1I157:PAD(R_UP2) 14.9 EXPLOGIC/$1I177:PAD(LOTHR2) EXPLOGIC/$1I156:PAD(~R_UP2) 14.9 EXPLOGIC/$1I177:PAD(LOTHR2) EXPLOGIC/$1I157:PAD(R_UP2) [.] --- Paths from CLOCK to OUTPAD --- Actual Source Pin(Net) Sink Pin(Net) ===================================================================== 10.9 EXPLOGIC/FFTHR1:CLK(EXPLOGIC/$1N21) EXPLOGIC/$1I143:PAD(~R_UP1) 10.9 EXPLOGIC/FFTHR1:CLK(EXPLOGIC/$1N21) EXPLOGIC/$1I144:PAD(R_UP1) 10.4 EXPLOGIC/FFTHR2:CLK(EXPLOGIC/$1N80) EXPLOGIC/$1I156:PAD(~R_UP2) 10.4 EXPLOGIC/FFTHR2:CLK(EXPLOGIC/$1N80) EXPLOGIC/$1I157:PAD(R_UP2) 10.1 EXPLOGIC/FFTRG1:CLK(EXPLOGIC/$1N17) EXPLOGIC/$1I143:PAD(~R_UP1) 10.1 EXPLOGIC/FFTRG1:CLK(EXPLOGIC/$1N17) EXPLOGIC/$1I144:PAD(R_UP1) 9.8 EXPLOGIC/FFTRG2:CLK(EXPLOGIC/$1N82) EXPLOGIC/$1I156:PAD(~R_UP2) 9.8 EXPLOGIC/FFTRG2:CLK(EXPLOGIC/$1N82) EXPLOGIC/$1I157:PAD(R_UP2) [.] Figura V-23: Dati relativi ai tempi di propagazione del circuito che realizza la logica di controllo del espansore temporale. 187

200 Tavola 34: Schema delle connessioni dell FPGA che contiene la logica di controllo. Per motivi di compattezza nell FPGA sono implementate le logiche di controllo di due espansori temporali.. 188

201 Tavola 35: Schemi circuitali di due circuiti di controllo degli espansori temporali di due canali.. 189

202 Figura V-24: Layout dell FPGA in cui è stata realizzata la logica di controllo dell espansore temporale. Sono rappresentate le celle sequenziali (R-cell) e le celle logiche (C-cell). 190

203 Capitolo VI Misure sperimentali 1. Sistema di misura Per determinare le prestazioni di misura di tempi della scheda di front-end descritta nel capitolo 4, ho provveduto ad allestire il sistema sperimentale mostrato in Figura VI-1. Scheda di front-end Generatore Agilent 81130A TDC trigger Ch4 Ch3 Ch2 Ch1 PC DAQ software segnali di acquisizione e controllo DIO96 Figura VI-1: Schema funzionale del sistema di acquisizione e controllo utilizzato per i primi test della scheda di front-end. 191

204 I segnali provenienti dai fotomoltiplicatori e il segnale di trigger sono stati simulati utilizzando un generatore di segnali al alta risoluzione temporale AGILENT 81130A (660 MHz) [33]. Per l interfacciamento hardware del TDC si è utilizzata la scheda DIO96 prodotta dalla NATIONAL INSTRUMENT già utilizzata nella fase di sviluppo del TDC (trattata nel capitolo 5) controllata da un sistema PC in ambiente LABVIEW; per l acquisizione e il controllo del TDC è stato sviluppato un opportuno programma. 2. Calibrazione del canale di misura di tempo La sezione analogica di tempo, descritta accuratamente nel capitolo 4 (paragrafo 3.1), è stata calibrata generando la sequenza temporale segnale di canale -> trigger con ritardi temporali noti e variabili (con passi di 10 ps) così come mostrato in Figura VI-2. delay segnale di trigger segnale di canale Figura VI-2: Generazione della sequenza temporale dei segnali di canale e di trigger per la calibrazione della sezione di tempo della scheda di front-end. Di seguito sono riportati i risultati delle misure ottenute per uno degli 8 canali della scheda di front-end (i risultati degli altri canali sono equivalenti), acquisendo 30 punti per ogni ritardo t impostato tra gli impulsi di canale e trigger. La Figura VI-4 mostra il numero di conteggi effettuati dal TDC in funzione del tempo t. Su questi punti sperimentali, fino al valore t=75, è stata eseguita una regressione lineare che ha fornito un valore del coefficiente di pendenza della retta A 1 = 19,76. Poiché il periodo di clock del TDC è pari a 10 ns si deduce che il fattore di espansione della sezione analogica di tempo del canale in questione è pari a ~198 e che il valore nominale per l LSB (Last Significative Bit) è: LSB =10 ns /198 ~51 ps 192

205 conteggi ns Figura VI-4: Numero di conteggi ottenuti per un canale di tempo della scheda di frontend in funzione del ritardo temporale tra il segnale di canale e di trigger. ns ns Figura VI-3: Residui dei punti sperimentali per il canale di tempo della scheda di front-end in funzione del ritardo temporale tra il segnale di canale e di trigger. La Figura VI-3 mostra, di ogni punto sperimentale, il residuo rispetto alla retta di regressione; come si vede la dispersione dei punti è completamente contenuta in ±200 ps. Volendo fornire una stima sulla risoluzione che l elettronica di lettura garantisce per una singola acquisizione di tempo (σ SINGLE-SHOT ), si può considerare il valore RMS (circa 41 ps) della distribuzione dei residui dei punti sperimentali rispetto alla retta di regressione mostrata in Figura VI-5. Dunque: σ SINGLE SHOT 41 ps 193