Linguaggio macchina e linguaggio assembler

Save this PDF as:
 WORD  PNG  TXT  JPG

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Linguaggio macchina e linguaggio assembler"

Transcript

1 FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Linguaggio macchina e linguaggio assembler 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1

2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle disposizioni dei trattati internazionali. Il titolo ed i copyright relativi alle slides (ivi inclusi, ma non limitatamente, ogni immagine, fotografia, animazione, video, audio, musica e testo) sono di proprietà dell autore prof. Pier Luca Montessoro, Università degli Studi di Udine. Le slide possono essere riprodotte ed utilizzate liberamente dagli istituti di ricerca, scolastici ed universitari afferenti al Ministero della Pubblica Istruzione e al Ministero dell Università e Ricerca Scientifica e Tecnologica, per scopi istituzionali, non a fine di lucro. In tal caso non è richiesta alcuna autorizzazione. Ogni altro utilizzo o riproduzione (ivi incluse, ma non limitatamente, le riproduzioni su supporti magnetici, su reti di calcolatori e stampe) in toto o in parte è vietata, se non esplicitamente autorizzata per iscritto, a priori, da parte degli autori. L informazione contenuta in queste slide è ritenuta essere accurata alla data della pubblicazione. Essa è fornita per scopi meramente didattici e non per essere utilizzata in progetti di impianti, prodotti, reti, ecc. In ogni caso essa è soggetta a cambiamenti senza preavviso. L autore non assume alcuna responsabilità per il contenuto di queste slide (ivi incluse, ma non limitatamente, la correttezza, completezza, applicabilità, aggiornamento dell informazione). In ogni caso non può essere dichiarata conformità all informazione contenuta in queste slide. In ogni caso questa nota di copyright e il suo richiamo in calce ad ogni slide non devono mai essere rimossi e devono essere riportati anche in utilizzi parziali Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 2

3 Formato delle istruzioni gruppo modo di indirizzamento codice dell istruzione primo registro (se presente) secondo registro (se presente) In alternativa può contenere un offset scritto su 8 bit per le istruzioni di salto 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 3

4 Gruppi Trasferimento dati da e verso la memoria o tra registri codice 0 (00 2 ) Istruzioni aritmetico-logiche codice 1 (01 2 ) Input/output codice 2 (10 2 ) Istruzioni di controllo codice 3 (11 2 ) 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 4

5 Modi di indirizzamento Operando immediato codice 1 (01 2 ), mnemonico I: la parola che segue l istruzione contiene il dato Indirizzo assoluto codice 2 (10 2 ), mnemonico A: la parola che segue l istruzione contiene l indirizzo del dato Indirizzo in registro codice 3 (11 2 ), mnemonico R: l indirizzo del dato è contenuto nel registro specificato 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 5

6 Gruppo trasferimento dati LDWI d X load word dddd0000 DATA(16) LDWA d A load word dddd0000 ADDR(16) LDWR d a load word ddddaaaa LDBI d X load byte dddd0000 DATA(8) LDBA d A load byte dddd0000 ADDR(16) LDBR d a load byte ddddaaaa STWA s A store word ssss0000 ADDR(16) STWR s a store word ssssaaaa STBA s A store byte ssss0000 ADDR(16) STBR s a store byte ssssaaaa MV s d move ssssdddd PUSH s push ssss0000 POP d pop dddd0000 SPRD d read SP ssss0000 SPWR s write SP ssss0000 s, d, a: codice del registro interessato (s = source, d = destination, a = address) 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 6

7 Esempio LDWI R15 ABAC 0000 F AC 0003 AB registro 15 codice operativo indirizzo di memoria operando 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 7

8 Gruppo aritmetico-logiche ADD s d add ssssdddd SUB s d subtract ssssdddd NOT r bitwise NOT rrrr0000 AND s d bitwise AND ssssdddd OR s d bitwise OR ssssdddd XOR s d bitwise XOR ssssdddd INC r increment rrrr0000 DEC r decrement rrrr0000 LSH r left shift rrrr0000 RSH r right shift rrrr0000 s, d, r: codice del registro interessato (s = source, d = destination) 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 8

9 Esempio registro R8 indirizzo di memoria SUB R8 R A registro R10 codice operativo 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 9

10 Gruppo input/output INW d A input word dddd0000 IN_ADDR INB d A input byte dddd0000 IN_ADDR OUTW s A out word ssss0000 OUT_ADDR OUTB s A out byte ssss0000 OUT_ADDR TSTI A test input IN_ADDR TSTO A test output OUT_ADDR TSTI e TSTO settano il flag Z a 1 (vero) se l operazione di I/O è stata completata; se il flag vale zero l operazione di I/O va ripetuta 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 10

11 Gruppo controllo BR A branch ADDR JMP f jump ffffffff JMPZ f jump if zero ffffffff JMPNZ f jump if not zero ffffffff JMPN f jump if negative ffffffff JMPNN f jump if not neg ffffffff JMPC f jump if carry ffffffff JMPV f jump if overflow ffffffff CALL A subroutine call ADDR RET return from sub HLT halt ffffffff = valore dell offset di salto (8 bit in complemento a 2) 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 11

12 CALL e RET Fanno uso dello stack di sistema (tipo di dato astratto LIFO: Last-In-First-Out implementato mediante vettore) Analogia con una pila ( stack ) di piatti: si inserisce in cima alla pila e si preleva in ordine inverso a quello dell inserimento Operazioni PUSH (inserisce) POP (preleva) 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 12

13 Stack di sistema PUSH POP stack pointer punta sempre alla prima posizione libera dello stack 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 13

14 Esempio PUSH (A75B) POP A75B SP = SP = 4 5B A SP = Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 14

15 Riepilogo linguaggio - In the following, uppercase symbols mean numbers, lowercase symbols mean registers. For example, 'A' could be 0x32F5, 'a' could be R12 - 'r', 's', 'd', and 'a' represent the code (0 to 15) of the register to be used: r = register (the value in the register will be read and modified) s = source (read only) d = destination (the value in the register will overwritten) a = (the value in the register will be used as a memory address) - The ffffffff value represents a memory offset, positive (forward branches) or negative (in 2's complement, for backword branches) - Most of the instructions of the data trasfer group work on memory data, addresses or registers: xxxi = data is stored in memory in the location immediately following the instruction code xxxa = the instrucion code in memory is followed by the data address xxxr = two registers are used: one to sore the data, and another one to store the memory address 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 15

16 Data transfer group: Fondamenti di Informatica - Linguaggio macchina e linguaggio assembler Riepilogo linguaggio assembly inst. name machine code action LDWI d X load word dddd0000 DATA(16) d <- X LDWA d A load word dddd0000 ADDR(16) d <- mem[a] LDWR d a load word ddddaaaa d <- mem[a] LDBI d X load byte dddd0000 DATA(8) d <- X LDBA d A load byte dddd0000 ADDR(16) d <- mem[a] LDBR d a load byte ddddaaaa d <- mem[a] STWA s A store word ssss0000 ADDR(16) mem[a] <- s STWR s a store word ssssaaaa mem[a] <- s STBA s A store byte ssss0000 ADDR(16) mem[a] <- s STBR s a store byte ssssaaaa mem[a] <- s MV s d move ssssdddd d <- s PUSH s push ssss0000 push (s) POP d pop dddd0000 d <- pop () SPRD d read SP ssss0000 d <- SP SPWR s write SP ssss0000 SP <- s 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 16

17 Riepilogo linguaggio Arithmetic-logic group: assembly inst. name machine code action (C operators) ADD s d add ssssdddd d <- d + s SUB s d subtract ssssdddd d <- d - s NOT r bitwise NOT rrrr0000 r <- ~r AND s d bitwise AND ssssdddd d <- d & s OR s d bitwise OR ssssdddd d <- d s XOR s d bitwise XOR ssssdddd d <- d ^ s INC r increment rrrr0000 r <- r + 1 DEC r decrement rrrr0000 r <- r + 1 LSH r left shift rrrr0000 r <- r << 1 RSH r right shift rrrr0000 r <- r >> Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 17

18 Riepilogo linguaggio Input/output group: assembly inst. name machine code action INW d A input word dddd0000 IN_ADDR(16) d <- read[a] INB d A input byte dddd0000 IN_ADDR(16) d <- read[a] OUTW s A out word ssss0000 OUT_ADDR(16) out[a] <- s OUTB s A out byte ssss0000 OUT_ADDR(16) out[a] <- s TSTI A test input IN_ADDR(16) if completed Z <- 1 else Z <- 0 TSTO A test output OUT_ADDR(16) if completed Z <- 1 else Z < Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 18

19 Riepilogo linguaggio Control group: assembly inst. name machine code action (C-like) BR A branch ADDR(16) PC <- A JMP F jump FFFFFFFF PC <- PC + F JMPZ F jump if zero FFFFFFFF if (z == 1) PC <- PC + F JMPNZ F jump if not zero FFFFFFFF if (z == 0) PC <- PC + F JMPN F jump if negative FFFFFFFF if (N == 1) PC <- PC + F JMPNN F jump if not neg FFFFFFFF if (N == 0) PC <- PC + F JMPC F jump if carry FFFFFFFF if (C == 1) PC <- PC + F JMPV F jump if overflow FFFFFFFF if (V == 1) PC <- PC + F CALL A subroutine call ADDR(16) push (SP); PC <- A RET return from sub PC <- pop() HLT halt halt 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 19

20 Z N C V LDWI d X load word D D - - LDWA d A load word D D - - LDWR d a load word D D - - LDBI d X load byte D LDBA d A load byte D LDBR d a load byte D STWA s A store word STWR s a store word STBA s A store byte STBR s a store byte MV s d move D D - - PUSH s push POP d pop D D - - SPRD d read SP D D - - SPWR s write SP ADD s d add D D D D SUB s d subtract D D D D NOT r bitwise NOT D D 0 0 AND s d bitwise AND D D 0 0 OR s d bitwise OR D D 0 0 XOR s d bitwise XOR D D 0 0 INC r increment D D D D DEC r decrement D D D D Fondamenti di Informatica - Linguaggio macchina e linguaggio assembler Istruzioni e flag Z N C V LSH r left shift D D D 0 RSH r right shift D D D 0 INW d A input word D D - - INB d A input byte D D - - OUTW s A out word OUTB s A out byte TSTI A test input D TSTO A test output D BR A branch JMP f jump JMPZ f jump if zero JMPNZ f jump if not zero JMPN f jump if negative JMPNN f jump if not neg JMPC f jump if carry JMPV f jump if overflow CALL A subroutine call RET return from sub HLT halt Legenda: D = dipende dal risultato - = non modificato 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 20

21 Assemblatore Programma che traduce il programma da linguaggio assembler a linguaggio macchina Traduce le istruzioni Ignora gli eventuali commenti Calcola gli indirizzi di salto Riserva spazio in memoria per i dati Fa uso di ETICHETTE e di speciali direttive 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 21

22 Esempio di programma in assembler ; somma N ( 3) numeri (su 8 bit) N: word 3 ; variabile N iniz. a 3 DATA: byte 5 ; primo numero byte 9 ; secondo numero byte 12 ; terzo e ultimo numero START: LDWA R1 N ; inizio del programma LDWI R2 DATA LDWI R10 0 ; azzera R10 LOOP: LDBR R11 R2 ; inizia il ciclo ADD R11 R10 ; somma al totale INC R2 ; passa al num. success. DEC R1 ; decrem. il contatore JMPNZ LOOP HALT ; in R10 c e` la somma 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 22

23 Esempio di programma in assembler ; somma N ( 3) numeri (su 8 bit) N: word 3 ; variabile N iniz. a 3 DATA: byte 5 ; primo numero byte 9 ; secondo numero byte 12 ; terzo e ultimo numero START: LDWA R1 N ; inizio del programma LDWI R2 DATA LDWI R10 0 ETICHETTA: ; azzera rappresenta R10 un LOOP: LDBR R11 R2 indirizzo ; inizia di memoria il ciclo il cui valore ADD R11 R10 ; somma al totale INC R2 numerico ; passa sarà calcolato al num. success. DEC R1 dall assemblatore ; decrem. il durante contatore la JMPNZ LOOP traduzione del programma in HALT linguaggio ; macchina R10 c e` la somma 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 23

24 Esempio di programma in assembler ; somma N ( 3) numeri (su 8 bit) N: word 3 ; variabile N iniz. a 3 DATA: byte 5 ; primo numero byte 9 ; secondo numero byte 12 ; terzo e ultimo numero START: LDWA R1 N ; inizio del programma LDWI R2 DATA LDWI Direttive R10 0 per riservare ; azzera spazio R10in LOOP: LDBR memoria R11 R2 per le variabili ; inizia e il ciclo ADD inizializzarne R11 R10 il valore: ; somma al totale INC R2 BYTE: riserva ; passa un byte al num. success. DEC R1 WORD: riserva ; decrem. 2 byteil contatore JMPNZ LOOP HALT ; in R10 c e` la somma 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 24

25 Esempio di programma in assembler ; somma N ( 3) numeri (su 8 bit) N: word 3 ; variabile N iniz. a 3 DATA: byte 5 ; primo numero byte 9 ; secondo numero byte 12 ; terzo e ultimo numero START: LDWA R1 N ; inizio del programma LDWI R2 DATA LDWI R10 0 ; azzera R10 LOOP: LDBR R11 R2 ; inizia il ciclo COMMENTI: ADD R11 R10 l assemblatore ; somma al totale ignora INC il R2 contenuto della ; passa riga a al num. success. partire DEC R1 dal punto e virgola ; decrem. il contatore (compreso) JMPNZ LOOP HALT ; in R10 c e` la somma 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 25

26 Programma in linguaggio macchina assembler indirizzo(h) contenuto(h) N: word DATA: byte byte byte C START: LDWA R1 N LDWI R2 DATA A B C 00 LDWI R D A0 000E F LOOP: LDBR R11 R B } indirizzo di N 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 26 } } } indirizzo DATA } PRIMA IL BYTE MENO SIGNIFICATIVO! } valore zero } segue

27 Programma in linguaggio macchina assembler indirizzo(h) contenuto(h) ADD R11 R BA INC R DEC R JMPNZ LOOP 0019 F6 001A C3 HALT 001B C CF } } } } } Indirizzo della prossima istruzione: 001B h Indirizzo di destinazione del salto (LOOP): 0011 h Offset del salto: 0011 h - 001B h = -000A h F6 h (in compl. a 2 su 8 bit) 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 27

28 Esercizio Si scriva un programma in linguaggio macchina (in binario) per la lettura di una sequenza di caratteri da tastiera Si assuma che: la tastiera abbia indirizzo 0001 h la sequenza di caratteri venga terminata dall utente dal carattere carriage return, codice ASCII 0D h, e in memoria dal valore zero i caratteri letti vadano memorizzati in memoria a partire dall indirizzo 0100 h in 0000 h ci sia il puntatore alla sequenza in memoria (0100 h ) 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 28

29 Soluzione (assembler) D_ADDR: word 0100 ; indirizzo di memoria dove iniziare ; a salvare i caratteri letti START: LDWA R0 D_ADDR ; carica l indirizzo (0100) in R0 LDBI R2 0D ; carica il codice ASCII di CR in R2 LOOP: INB R ; legge un carattere da tastiera TSTI 0001 ; la lettura e` stata eseguita? JMPNZ LOOP ; no: ripeti l istruzione di input MV R1 R3 ; salva in R3 il carattere letto SUB R2 R1 ; confronta con il codice ASCII di CR JMPZ END ; se Z=1 fine della sequenza di input STBR R3 R0 ; salva il carattere letto INC R0 ; incrementa il puntatore JMP LOOP ; passa al carattere successivo END: LDBI R3 0 ; carica il valore 0 in R3 STBR R3 R0 ; scrive 0 al termine della sequenza HALT 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 29

30 Soluzione (linguaggio macchina) assembler indirizzo(h) contenuto(h) D_ADDR: word } D_ADDR START: LDWA R0 D_ADDR } } ind. di D_ADDR LDBI R2 0D } D CR (ASCII ) LOOP: INB R A 81} B C 00} 1: ind. tastiera TSTI D E 84} F } 1: ind. tastiera JMPNZ LOOP 0011 F C3} segue 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 30

31 Soluzione (linguaggio macchina) assembler indirizzo(h) contenuto(h) MV R1 R SUB R2 R } JMPZ END C2} STBR R3 R A 33} INC R0 001B C 48} JMP LOOP 001D EA 001E C1} END: LDBI R F } valore zero STBR R3 R } HALT CF} } 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 31

Linguaggio macchina e linguaggio assembly

Linguaggio macchina e linguaggio assembly FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Università degli Studi di Udine Linguaggio macchina e linguaggio assembly Formato delle istruzioni 15 8 7 0 gruppo modo di indirizzamento codice dell

Dettagli

FONDAMENTI DI MATEMATICA BINARIA

FONDAMENTI DI MATEMATICA BINARIA FONDAMENTI DI MATEMATICA BINARIA Pietro Nicoletti p.nicol@inrete.it Binar - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle

Dettagli

Cenni sull ingegneria del software e sulla qualità dei programmi

Cenni sull ingegneria del software e sulla qualità dei programmi FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Cenni sull ingegneria del software e sulla qualità dei programmi 2003 Pier Luca Montessoro (vedere

Dettagli

Gestione della memoria centrale

Gestione della memoria centrale FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Gestione della memoria centrale 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide

Dettagli

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine 2001 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo

Dettagli

FONDAMENTI DI INFORMATICA. Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine. Compressione MPEG

FONDAMENTI DI INFORMATICA. Ing. DAVIDE PIERATTONI. Facoltà di Ingegneria Università degli Studi di Udine. Compressione MPEG FONDAMENTI DI INFORMATICA Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Compressione MPEG 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 Nota

Dettagli

Reti logiche e componenti di un elaboratore

Reti logiche e componenti di un elaboratore FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Reti logiche e componenti di un elaboratore 2000-2007 P.L. Montessoro - D. Pierattoni (cfr. nota di

Dettagli

Linguaggio C Compilazione, linking e preprocessor

Linguaggio C Compilazione, linking e preprocessor FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Linguaggio C Compilazione, linking e preprocessor 2001 Pier Luca Montessoro

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Codifica delle immagini

Codifica delle immagini FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Codifica delle immagini 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Codifica delle immagini

Codifica delle immagini FONDAMENTI DI INFORMATICA Ing. DAVIDE PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Codifica delle immagini 2000-2007 P. L. Montessoro - D. Pierattoni (cfr.la nota di copyright alla

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Esegue la sommatral'accumulatoreac e Se I=1, ilcontenutodellacelladi memoriailcui indirizzoè

Esegue la sommatral'accumulatoreac e Se I=1, ilcontenutodellacelladi memoriailcui indirizzoè Parte II AND 104 I, micro-operazioni c 0 t 0 : MAR PC c 0 t 1 : MBR M, PC PC+1 c 0 t 2 : OPR MBR(OP), I MBR(I) q 7 Ic 0 t 3 : R 1 Ciclo di fetch (q 7 +I )c 0 t 3 : F 1 c 1 t 0 : MAR MBR(AD); / 104 da Hex

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Architetture CISC e RISC

Architetture CISC e RISC FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine

RETI DI CALCOLATORI. Prof. PIER LUCA MONTESSORO. Facoltà di Ingegneria Università degli Studi di Udine RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Programmazione dello Z80

Programmazione dello Z80 Il microprocessore si incarica di: gestire il programma e i suoi dati di eseguire i calcoli richiesti. Le azioni appena elencate rendono necessario che il microprocessore abbia da qualche parte, al suo

Dettagli

Esempio di moltiplicazione come somma e spostamento

Esempio di moltiplicazione come somma e spostamento Esempio di moltiplicazione come somma e spostamento Implementare una moltiplicazione coinvolge algoritmi di shift e somma Istruzioni di Shift:movimento di bit: ROL Rd ROR Rd LSL Rd LSR ASR Rd Rd 22 x 35

Dettagli

Domain Name Service. Mario BALDI. Silvano GAI. Fulvio RISSO. staff.polito.it/mario.baldi. sgai[at]cisco.com. fulvio.risso[at]polito.

Domain Name Service. Mario BALDI. Silvano GAI. Fulvio RISSO. staff.polito.it/mario.baldi. sgai[at]cisco.com. fulvio.risso[at]polito. Domain Name Service Mario BALDI staff.polito.it/mario.baldi Silvano GAI sgai[at]cisco.com Fulvio RISSO fulvio.risso[at]polito.it DNS - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme

Dettagli

Architettura del processore. Modello di calcolatore. Caratteristiche del processore. Caratteristiche del processore. Fondamenti di Informatica

Architettura del processore. Modello di calcolatore. Caratteristiche del processore. Caratteristiche del processore. Fondamenti di Informatica FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architettura e funzionamento del calcolatore 20 Pier Luca Montessoro (si veda la nota di copyright

Dettagli

2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1

2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze

Dettagli

Introduzione ai sistemi operativi

Introduzione ai sistemi operativi FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Introduzione ai sistemi operativi 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito

Dettagli

Breve storia dei sistemi di calcolo

Breve storia dei sistemi di calcolo FONDAMENTI DI INFORMATICA Ing. Davide PIERATTONI Facoltà di Ingegneria Università degli Studi di Udine Breve storia dei sistemi di calcolo 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito

Dettagli

SIP e SDP. Segnalazione nelle reti VoIP. Fulvio Risso. Politecnico di Torino

SIP e SDP. Segnalazione nelle reti VoIP. Fulvio Risso. Politecnico di Torino SIP e SDP Segnalazione nelle reti VoIP Fulvio Risso Politecnico di Torino fulvio.risso[at]polito.it http://netgroup.polito.it/netlibrary/voip-intro/text.htm#73 Mario Baldi Politecnico di Torino mario.baldi[at]polito.it

Dettagli

Multicast e IGMP. Pietro Nicoletti www.studioreti.it

Multicast e IGMP. Pietro Nicoletti www.studioreti.it Multicast e IGMP Pietro Nicoletti wwwstudioretiit Multicast-2004-1 P Nicoletti: si veda nota a pag 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi sul

Dettagli

Esercizi di Sniffing

Esercizi di Sniffing Esercizi di Sniffing Fulvio Risso Guido Marchetto Esercizi Sniffing - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi

Dettagli

Architetture CISC e RISC. Misura della potenza di calcolo. Cos'è la potenza di calcolo. Prestazioni della CPU. Fondamenti di Informatica

Architetture CISC e RISC. Misura della potenza di calcolo. Cos'è la potenza di calcolo. Prestazioni della CPU. Fondamenti di Informatica FONDAMENTI DI INFORMATICA Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Architetture CISC e RISC 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Dettagli

1999 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1

1999 Pier Luca Montessoro (si veda la nota di copyright alla slide n. 2) 1 RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Pro. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro ( si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Wireless monitoring & protection

Wireless monitoring & protection Wireless monitoring & protection Pietro Nicoletti piero[at]studioreti.it Wifi-Monitor - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides)

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

ACCESS LIST. Pietro Nicoletti www.studioreti.it

ACCESS LIST. Pietro Nicoletti www.studioreti.it ACCESS LIST Pietro Nicoletti www.studioreti.it Access List - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi sul copyright

Dettagli

Link Aggregation - IEEE 802.3ad

Link Aggregation - IEEE 802.3ad Link Aggregation - IEEE 802.3ad Mario Baldi Politecnico di Torino http://staff.polito.it/mario.baldi Pietro Nicoletti Studio Reti http://www.studioreti.it Basato sul capitolo 8 di: M. Baldi, P. Nicoletti,

Dettagli

Il protocollo VTP della Cisco

Il protocollo VTP della Cisco Il protocollo VTP della Cisco Pietro Nicoletti Piero[]studioreti.it VTP-Cisco - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides) è protetto

Dettagli

Prelievo di un istruzione. Istruzioni macchina. Tipi di istruzioni. Registri principali della CPU e loro ruolo

Prelievo di un istruzione. Istruzioni macchina. Tipi di istruzioni. Registri principali della CPU e loro ruolo Registri principali della CPU e loro ruolo CPU e linguaggio macchina domande ed esercizi PC: indirizzo prossima IR: corrente MAR: indirizzo cella di M da leggere/scrivere MBR: contenuto cella di M letta

Dettagli

AXO Achitettura dei Calcolatori e Sistema Operativo. Instruction Set Architecture (ISA) e 68000

AXO Achitettura dei Calcolatori e Sistema Operativo. Instruction Set Architecture (ISA) e 68000 AXO Achitettura dei Calcolatori e Sistema Operativo Instruction Set Architecture (ISA) e 68000 introduzione a ISA ISA - Instruction Set Architecture insieme delle istruzioni (instruction set) che possono

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Ricerca ed analisi della causa di un problema o guasto di rete

Ricerca ed analisi della causa di un problema o guasto di rete Ricerca ed analisi della causa di un problema o guasto di rete Pietro Nicoletti www.studioreti.it Trouble- 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel

Dettagli

Cenni ad Assembly Intel

Cenni ad Assembly Intel Cenni ad Assembly Intel Luca Abeni April 17, 2015 Architerrura Intel Utilizzata sulla maggior parte dei laptop, desktop e server moderni Lunga storia Dagli anni 70 (Intel 8080-8 bit!)......fino ad oggi

Dettagli

Calcolatori Elettronici Parte X: l'assemblatore as88

Calcolatori Elettronici Parte X: l'assemblatore as88 Anno Accademico 2013/2014 Calcolatori Elettronici Parte X: l'assemblatore as88 Prof. Riccardo Torlone Università Roma Tre L'assemblatore as88 Disponibile presso: CD-ROM allegato al libro di testo del corso

Dettagli

Reti di computer. Materiale estratto da:

Reti di computer. Materiale estratto da: Reti di computer Materiale estratto da: RETI LOCALI: DAL CABLAGGIO ALL'INTERNETWORKING (S. Gai, P. L. Montessoro e P. Nicoletti); Slides del corso Teach: spunti teorico- pratici per la progettazione di

Dettagli

ARP e RARP. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.baldi. Fulvio RISSO

ARP e RARP. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.baldi. Fulvio RISSO ARP e RARP Silvano GAI sgai[at]cisco.com Mario BALDI mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Fulvio RISSO fulvio.risso[at]polito.it ARP - 1 Copyright: si veda nota a pag. 2 Nota di

Dettagli

Voce su IP e Telefonia su IP

Voce su IP e Telefonia su IP Voce su e Telefonia su Mario Baldi Politecnico di Torino mario.baldi[at]polito.it staff.polito.it/mario.baldi Nota di Copyright Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle

Dettagli

Lezione 16: L architettura LC-3

Lezione 16: L architettura LC-3 Lezione 16: L architettura LC-3 Laboratorio di Elementi di Architettura e Sistemi Operativi 15 Maggio 2013 Ricorda... Il ciclo di esecuzione di un istruzione è composto da sei fasi: FETCH DECODE ADDRESS

Dettagli

Architettura degli elaboratori (A)

Architettura degli elaboratori (A) Laurea in Informatica a.a. 2010-2011 Laboratorio del corso di Architettura degli elaboratori (A) Modulo 1: l Architettura dell 8086 Valeria Carofiglio Linguaggi a vari livelli e loro relazioni Programma

Dettagli

Von Neumann. John Von Neumann (1903-1957)

Von Neumann. John Von Neumann (1903-1957) Linguaggio macchina Von Neumann John Von Neumann (1903-1957) Inventore dell EDVAC (Electronic Discrete Variables AutomaFc Computer), la prima macchina digitale programmabile tramite un soiware basata su

Dettagli

Istruzioni di modifica della sequenza di elaborazione

Istruzioni di modifica della sequenza di elaborazione Istruzioni di modifica della sequenza di elaborazione Permettono di modificare la sequenza di esecuzione delle istruzioni di un programma, normalmente controllata dal meccanismo automatico di avanzamento

Dettagli

ICMP. Internet Control Message Protocol. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario.

ICMP. Internet Control Message Protocol. Silvano GAI. sgai[at]cisco.com. Mario BALDI. mario.baldi[at]polito.it http://staff.polito.it/mario. ICMP Internet Control Message Protocol Silvano GAI sgai[at]cisco.com Mario BALDI mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Fulvio RISSO fulvio.risso[at]polito.it ICMP - 1 Copyright: si

Dettagli

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti

L unità di controllo. Il processore: unità di controllo. Le macchine a stati finiti. Struttura della macchina a stati finiti Il processore: unità di lo Architetture dei Calcolatori (lettere A-I) L unità di lo L unità di lo è responsabile della generazione dei segnali di lo che vengono inviati all unità di elaborazione Alcune

Dettagli

LA CERTIFICAZIONE DEI CABLAGGI

LA CERTIFICAZIONE DEI CABLAGGI Ottobre 1996 LA CERTIFICAZIONE DEI CABLAGGI Pietro Nicoletti Pietro.Nicoletti@torino.alpcom.it Pier Luca Montessoro Montessoro@uniud.it http://www.uniud.it/~montessoro CERTIF 1 Copyright: si veda nota

Dettagli

Lezione n.9. Introduzione al linguaggio macchina

Lezione n.9. Introduzione al linguaggio macchina Lezione n.9 Autore:Luca Orrù 1 Sommario Esecuzione delle istruzioni Architettura interna ed esterna Linguaggio assembler e modi d indirizzamento Consideriamo ora la singola istruzione e la scomponiamo

Dettagli

Gli indirizzi di IPv6

Gli indirizzi di IPv6 Nota di Copyright Gli indirizzi di IPv6 Silvano GAI sgai@cisco.com IPV6-ADD - 1 Copyright: si veda nota a pag. 2 Questo insieme di trasparenze (detto nel seguito slides) è protetto dalle leggi sul copyright

Dettagli

Sommario Introduzione al linguaggio Assembly. Calcolatori Elettronici Prof. Gian Luca Marcialis. Le operazioni fondamentali

Sommario Introduzione al linguaggio Assembly. Calcolatori Elettronici Prof. Gian Luca Marcialis. Le operazioni fondamentali Prof. Gian Luca Marcialis Corso di Laurea di Ingegneria Elettronica Capitolo 5 Linguaggio Assembly Fonti principali: Patterson, A.D., Hennessy, J., "Struttura, organizzazione e progetto dei calcolatori

Dettagli

Voce su IP e Telefonia su IP

Voce su IP e Telefonia su IP Voce su IP e Telefonia su IP Mario Baldi Politecnico di Torino mario.baldi[at]polito.it staff.polito.it/mario.baldi VoIP - 1 M. Baldi: see page 2 Nota di Copyright Questo insieme di trasparenze (detto

Dettagli

SNMP e RMON. Pietro Nicoletti Studio Reti s.a.s. Mario Baldi Politecnico di Torino. SNMP-RMON - 1 P. Nicoletti: si veda nota a pag.

SNMP e RMON. Pietro Nicoletti Studio Reti s.a.s. Mario Baldi Politecnico di Torino. SNMP-RMON - 1 P. Nicoletti: si veda nota a pag. SNMP e RMON Pietro Nicoletti Studio Reti s.a.s Mario Baldi Politecnico di Torino SNMP-RMON - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides)

Dettagli

IP Multicast. Mario Baldi mario.baldi@polito.it staff.polito.it/mario.baldi. Silvano Gai sgai@cisco.com. Nota di Copyright. Comunicazioni di gruppo

IP Multicast. Mario Baldi mario.baldi@polito.it staff.polito.it/mario.baldi. Silvano Gai sgai@cisco.com. Nota di Copyright. Comunicazioni di gruppo IP Multicast Mario Baldi mario.baldi@polito.it staff.polito.it/mario.baldi Silvano Gai sgai@cisco.com Multicast - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto

Dettagli

SMDS: Switched Multi-Megabit Data Service. Silvano GAI

SMDS: Switched Multi-Megabit Data Service. Silvano GAI : Switched Multi-Megabit Data Service Silvano GAI Silvano.Gai@polito.it http://www.polito.it/~silvano - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito

Dettagli

PD32. Interfacciamento con i dispositivi di I/O (V)

PD32. Interfacciamento con i dispositivi di I/O (V) PD32 Interfacciamento con i dispositivi di I/O (V) Interazione CPU - dispositivi Soluzioni possibili Busy Waiting Utilizzabile quando CPU esegue solo il task di dialogo con la periferica Interruzioni D.M.A.

Dettagli

OmniSwitch Alcatel 7700, 7800, 8800

OmniSwitch Alcatel 7700, 7800, 8800 OmniSwitch Alcatel 7700, 7800, 8800 Pietro Nicoletti www.studioreti.it Alcatel-Switch - 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides)

Dettagli

Nota di Copyright. 09_Prog_dorsale_fibra - 2 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2

Nota di Copyright. 09_Prog_dorsale_fibra - 2 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2 Progettazione delle dorsali in fibra ottica Mario Baldi Politecnico di Torino http://staff.polito.it/mario.baldi 09_Prog_dorsale_fibra - 1 Copyright 2002 - M. Baldi - P. Nicoletti: see page 2 Nota di Copyright

Dettagli

Il simulatore SPIM SPIM

Il simulatore SPIM SPIM Il simulatore SPIM Architetture dei Calcolatori (lettere A-I) SPIM SPIM: un simulatore per eseguire programmi assembler scritti per processori MIPS32 Download e materiale relativo alla pagina Web http://www.cs.wisc.edu/~larus/spim.html

Dettagli

Interdomain routing. Principi generali e protocolli di routing. Mario Baldi

Interdomain routing. Principi generali e protocolli di routing. Mario Baldi Interdomain routing Principi generali e protocolli di routing Mario Baldi Dipartimento di Automatica e Informatica Politecnico di Torino http://staff.polito.it/mario.baldi Interdomain_routing - 1 Nota

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

L Assembler 8086. Istruzioni Aritmetiche. M. Rebaudengo - M. Sonza Reorda. Politecnico di Torino Dip. di Automatica e Informatica

L Assembler 8086. Istruzioni Aritmetiche. M. Rebaudengo - M. Sonza Reorda. Politecnico di Torino Dip. di Automatica e Informatica L Assembler 8086 M. Rebaudengo - M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica 1 M. Rebaudengo, M. Sonza Reorda Si suddividono in: istruzioni per il calcolo binario istruzioni

Dettagli

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE

RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE RETI DI CALCOLATORI E APPLICAZIONI TELEMATICHE Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 1999 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright

Dettagli

Interdomain routing. Principi generali e protocolli di routing. Argomenti della presentazione. Nota di Copyright. Routing interdominio

Interdomain routing. Principi generali e protocolli di routing. Argomenti della presentazione. Nota di Copyright. Routing interdominio Interdomain routing Principi generali e protocolli di routing Interdomain_routing - 1 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slide) è protetto dalle leggi sul copyright e dalle

Dettagli

Integer Java Virtual Machine (IJVM)

Integer Java Virtual Machine (IJVM) Integer Java Virtual Machine (IJVM) Calcolatori Elettronici II Prof. Antonino Mazzeo mazzeo@unina.it Ing. Luigi Romano Ing. Alessandro Cilardo Ing. Luigi Coppolino lrom@unina.it acilardo@unina.it lcoppoli@unina.it

Dettagli

Impiego e funzioni principali del LAN- Analyzer e del Wireless-LAN Analyzer. Pietro Nicoletti www.studioreti.it

Impiego e funzioni principali del LAN- Analyzer e del Wireless-LAN Analyzer. Pietro Nicoletti www.studioreti.it Impiego e funzioni principali del LAN- Analyzer e del Wireless-LAN Analyzer Pietro Nicoletti www.studioreti.it Lan-Analyzer - 1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze

Dettagli

I.T.I. A. RIGHI e VIII Napoli Specializzazione Informatica Tradizionale Corso D Materia: Sistemi. Elementi di Assembly 8086

I.T.I. A. RIGHI e VIII Napoli Specializzazione Informatica Tradizionale Corso D Materia: Sistemi. Elementi di Assembly 8086 I.T.I. A. RIGHI e VIII Napoli Specializzazione Informatica Tradizionale Corso D Materia: Sistemi Elementi di Assembly 8086 1 Assembly 8086 I registri Per poter elaborare le informazioni ricevute dall esterno,

Dettagli

Unbundling e xdsl. Mario Baldi

Unbundling e xdsl. Mario Baldi Unbundling e xdsl Mario Baldi Politecnico di Torino Dipartimento di Automatica e Informatica mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Nota di Copyright Questo insieme di trasparenze

Dettagli

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008

Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Laboratorio di Informatica Corso di Laurea in Matematica A.A. 2007/2008 Dott.Davide Di Ruscio Dipartimento di Informatica Università degli Studi di L Aquila Lezione del 11/01/08 Nota Questi lucidi sono

Dettagli

IL COLLAUDO E LA CERTIFICAZIONE DEI CABLAGGI

IL COLLAUDO E LA CERTIFICAZIONE DEI CABLAGGI IL COLLAUDO E LA CERTIFICAZIONE DEI CABLAGGI Pietro Nicoletti www.studioreti.it CERTIF-2003-1 Copyright: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto nel seguito slides)

Dettagli

L architettura di riferimento

L architettura di riferimento Architetture degli elaboratori e delle reti Lezione 10 L architettura di riferimento Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 10 1/27

Dettagli

Aritmetica dei Calcolatori 2

Aritmetica dei Calcolatori 2 Laboratorio di Architettura 13 aprile 2012 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1

Dettagli

Architettura di tipo registro-registro (load/store)

Architettura di tipo registro-registro (load/store) Caratteristiche principali dell architettura del processore MIPS E un architettura RISC (Reduced Instruction Set Computer) Esegue soltanto istruzioni con un ciclo base ridotto, cioè costituito da poche

Dettagli

Transparent bridging

Transparent bridging Transparent bridging Mario Baldi Politecnico di Torino mario.baldi[at]polito.it http://staff.polito.it/mario.baldi Pietro Nicoletti Studio Reti nicoletti[at]studioreti.it http://www.studioreti.it Basato

Dettagli

Architettura del Set di Istruzioni (ISA)

Architettura del Set di Istruzioni (ISA) Architettura del Set di Istruzioni (ISA) Maurizio Palesi Maurizio Palesi 1 Instruction Set Architecture (ISA) Software instruction set Hardware Maurizio Palesi 2 1 Instruction Set Architecture (ISA) Applicazioni

Dettagli

IGRP Interior Gateway Routing Protocol

IGRP Interior Gateway Routing Protocol IGRP Interior Gateway Routing Protocol Mario Baldi Politecnico di Torino mario.baldi[at]polito.it http://staff.polito.it/mario.baldi IGRP - 1 Nota di Copyright Questo insieme di trasparenze (detto nel

Dettagli

AMBIENTE DI SIMULAZIONE ASIM

AMBIENTE DI SIMULAZIONE ASIM LABORATORIO DI ARCHITETTURA DEI CALCOLATORI lezione n 10 Prof. Rosario Cerbone rosario.cerbone@uniparthenope.it http://digilander.libero.it/rosario.cerbone a.a. 2008-2009 AMBIENTE DI SIMULAZIONE ASIM Digitazione

Dettagli

Memoria cache. Memoria cache. Miss e Hit. Problemi. Fondamenti di Informatica

Memoria cache. Memoria cache. Miss e Hit. Problemi. Fondamenti di Informatica FONDAMENTI DI INFORMATICA Prof PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine Memoria cache, interrupt e DMA 2000 Pier Luca Montessoro (si veda la nota di copyright alla slide

Dettagli

Progettazione di reti locali basate su switch - Switched LAN

Progettazione di reti locali basate su switch - Switched LAN Progettazione di reti locali basate su switch - Switched LAN Mario Baldi Politecnico di Torino mario.baldi@polito.it staff.polito.it/mario.baldi Nota di Copyright Questo insieme di trasparenze (detto nel

Dettagli

Corso di Informatica Applicata. Lezione 3. Università degli studi di Cassino

Corso di Informatica Applicata. Lezione 3. Università degli studi di Cassino Università degli studi di Cassino Corso di Laurea in Ingegneria della Produzione Industriale Corso di Informatica Applicata Lezione 3 Ing. Saverio De Vito e-mail: saverio.devito@portici.enea.it Tel.: +39

Dettagli

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore

Il processore. Il processore. Il processore. Il processore. Architettura dell elaboratore Il processore Architettura dell elaboratore Il processore La esegue istruzioni in linguaggio macchina In modo sequenziale e ciclico (ciclo macchina o ciclo ) Effettuando operazioni di lettura delle istruzioni

Dettagli

AXO Architettura dei Calcolatori e Sistema Operativo. processo di assemblaggio

AXO Architettura dei Calcolatori e Sistema Operativo. processo di assemblaggio AXO Architettura dei Calcolatori e Sistema Operativo processo di assemblaggio linguaggio assembly è il linguaggio simbolico che consente di programmare un calcolatore utilizzando le istruzioni del linguaggio

Dettagli

COMPITINO #1 di CALCOLATORI ELETTRONICI 1 del 03-11-09 COGNOME NOME

COMPITINO #1 di CALCOLATORI ELETTRONICI 1 del 03-11-09 COGNOME NOME MATRICOLA COGNOME NOME 1) [28/40] Trovare il codice assembly MIPS corrispondente dei seguenti micro-benchmark (utilizzando solo e unicamente istruzioni dalla tabella sottostante), rispettando le convenzioni

Dettagli

Architettura di una CPU

Architettura di una CPU Massimo VIOLANTE Politecnico di Torino Dipartimento di Automatica e Informatica Sommario Organizzazione di un processore Linguaggio macchina Modi di indirizzamento Tipi di istruzioni 2 M. Violante 1.1

Dettagli

PROGRAMMA DI SISTEMI TERZA AET 2014/2015

PROGRAMMA DI SISTEMI TERZA AET 2014/2015 PROGRAMMA DI SISTEMI TERZA AET 2014/2015 Docente: Gamerra Giuseppe, Porta Giovanni Testo : manuali originali dello Z80, appunti in classe, dispense sulla intranet, simulatore OSHONSOFT A) Non sono state

Dettagli

Autenticazione tramite IEEE 802.1x

Autenticazione tramite IEEE 802.1x Autenticazione tramite IEEE 802.1x Pietro Nicoletti Studio Reti s.a.s www.studioreti.it 802-1-X-2004 -Switch 1 P. Nicoletti: si veda nota a pag. 2 Nota di Copyright Questo insieme di trasparenze (detto

Dettagli

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine.

Quinto Homework. Indicare il tempo necessario all'esecuzione del programma in caso di avvio e ritiro fuori ordine. Quinto Homework 1) Si vuole progettare una cache a mappatura diretta per un sistema a 32 bit per una memoria da 2 GB (quindi sono solo 31 i bit utili per gli indirizzi) e blocchi di 64 byte. Rispondere

Dettagli

Perché abbiamo problemi di sicurezza? Sicurezza. Reti di calcolatori. 2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n.

Perché abbiamo problemi di sicurezza? Sicurezza. Reti di calcolatori. 2001-2007 Pier Luca Montessoro (si veda la nota di copyright alla slide n. RETI DI CALCOLATORI Prof. PIER LUCA MONTESSORO Facoltà di Ingegneria Università degli Studi di Udine 2001-2007 Pier Luca Montessoro (si veda la nota a pagina 2) 1 Nota di Copyright Questo insieme di trasparenze

Dettagli

Ing. Paolo Domenici PREFAZIONE

Ing. Paolo Domenici PREFAZIONE Ing. Paolo Domenici SISTEMI A MICROPROCESSORE PREFAZIONE Il corso ha lo scopo di fornire i concetti fondamentali dei sistemi a microprocessore in modo semplice e interattivo. È costituito da una parte

Dettagli

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro

Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica. prof. ing. Corrado Santoro Architettura della CPU e linguaggio assembly Corso di Abilità Informatiche Laurea in Fisica prof. ing. Corrado Santoro Schema a blocchi di una CPU Arithmetic Logic Unit Control Unit Register File BUS Control

Dettagli

Introduzione. Indice. Linguaggio macchina. Linguaggio assembler

Introduzione. Indice. Linguaggio macchina. Linguaggio assembler Indice Linguaggio ad alto livello, linguagio assembler e linguaggio macchina Il linguaggio assembler MIPS: istruzioni aritmetiche, di trasferimento dati e di salto Conversione linguaggio assembler in linguaggio

Dettagli

Architettura (10/9/2003) Pag. 1/6. Cognome e Nome (in stampatello):

Architettura (10/9/2003) Pag. 1/6. Cognome e Nome (in stampatello): Architettura (10/9003) Pag. 1/6 Esame di Architettura (matr.0-1) del 10/9003 Per Fondamenti di Architettura NON rispondere Per le domande a risposta multipla cerchiare la risposta scelta. Non alle domande

Dettagli

Servizi integrati su Internet

Servizi integrati su Internet Servizi integrati su Internet L architettura Integrated Services Mario Baldi Politecnico di Torino mario.baldi [at] polito.it http://staff.polito.it/mario.baldi IntServ - 1 Nota di Copyright Questo insieme

Dettagli

L ambiente di simulazione SPIM

L ambiente di simulazione SPIM Architettura degli Elaboratori e delle Reti Lezione 14 L ambiente di simulazione SPIM Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 14 1/28

Dettagli

Capitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali

Capitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali Capitolo 6: Modelli di calcolo per linguaggi imperativi e funzionali 1 Modelli imperativi: le RAM (Random Access Machine) I modelli di calcolo imperativi sono direttamente collegati al modello Von Neumann,

Dettagli