Non è disponibile modulo predisposto per la relazione. Utilizzare fogli A4, secondo lo schema utilizzato per le relazioni precedenti.

Transcript

1 Modulo SISTEMI ELETTRONICI AA ESERCITAZIONI DI LABORATORIO - 6 Esercitazione 6 Circuiti logici sequenziali Scopo dell esercitazione Gli obiettivi di questa esercitazione sono: - Verificare il comportamento di semplici circuiti logici sequenziali - Misurare i parametri dinamici di circuiti sequenziali asincroni - Verificare la presenza di rimbalzi su contatti meccanici Non è disponibile modulo predisposto per la relazione. Utilizzare fogli A4, secondo lo schema utilizzato per le relazioni precedenti. Moduli e strumenti da utilizzare I circuiti richiesti devono essere predisposti sulle basette per montaggi senza saldature. Se non sono state utilizzate in precedenza, rivedere dal sito web il documento Materiale didattico > Descrizione e uso delle basette per montaggi Esecuzione delle misure Le verifiche di funzionamento dei circuiti vanno eseguite con l oscilloscopio. Conviene utilizzare tutti i canali disponibili; in alcuni casi sui canali 3 e 4 (a guadagno fisso) deve essere inserito un partitore per ottenere segnali si ampiezza simile a quelli dei canali principali 1 e 2. Lo stato logico delle uscite può essere rilevato collegando dei LED tra uscita e alimentazione, con resistenza da 3,3 kohm in serie. In alcune sedi è disponibile una basetta con 8 LED premontati. Avvertenze Ricordare che nei circuiti CMOS tutti gli ingressi devono essere collegati a una tensione corrispondente a uno stato logico ben definito e che a un circuito integrato non deve mai essere applicata una tensione esterna all intervallo tra le alimentazioni. SElabR6e.doc - FR/DDC - rev 07/01/ Page 1 of 3

2 Modulo SISTEMI ELETTRONICI AA ESERCITAZIONI DI LABORATORIO Contatore asincrono Esaminare i data sheet del contatore asincrono CD4040, e individuare la funzione dei vari ingressi. Montare il circuito CD4040 con alimentazione 5V. Predisporre il montaggio in modo da poter facilmente inserire altri circuiti integrati logici (usare le barre per alimentazione e massa; vedi documento Descrizione e uso delle basette per montaggi nella tabella Materiale didattico ). Collegare il RESET a uno stato logico tale da abilitare il conteggio. Collegare all ingresso un segnale a onda quadra, con livelli 0,5/3,5 V (controllare i livelli prima di collegare il generatore al circuito), e verificare che sulle varie uscite siano presenti onde quadre con frequenza via via dimezzata. Per verificare lo stato logico delle uscite usare l oscilloscopio. Sincronizzare la base tempi sul segnale a frequenza più bassa. Verificare che il ritardo di commutazione aumenta mano a mano che si procede lungo la catena di contatori. Per eseguire facilmente questa verifica aumentare la frequenza del clock fino a quando il periodo diventa confrontabile con i ritardi di propagazione. Determinare il ritardo di un singolo stadio (conviene misurare il ritardo su una catena di FF abbastanza lunga, e dividere per il numero di FF interposti). Montare alcuni LED sulle prime uscite del contatore, secondo le indicazioni del punto Esecuzione delle misure. Abbassare la frequenza del clock fino a poter verificare a vista la sequenza di conteggio (con i LED è possibile tenere sotto controllo più uscite rispetto all oscilloscopio). Collegare all ingresso un deviatore, in modo da poter applicare manualmente il segnale di clock CK: Al posto del deviatore è anche possibile usare una resistenza di pull-up e un interruttore verso massa. Dimensionare R PU per correnti di ingresso max pari a 1 µa. V AL CK R PU V AL CK Far avanzare a mano il contatore. Verificare che ad ogni azionamento del contatto vengono inviati numerosi impulsi di clock. Rimuovere la resistenza di pull-up e lasciare l ingresso aperto; verificare che vengono contati i disturbi presenti nell ambiente, quali campo a 50 Hz della rete elettrica, le cariche dovute a oggetti elettrizzati posti in vicinanza (non a contatto!) dell ingresso,. La presenza di una resistenza di pullup fissa il potenziale dell ingresso e blocca questi disturbi. Inserire sull ingresso il circuito antirimbalzi (FF tipo SR realizzato con porte NAND tipo CD4011 o CD 4093). Verificare che con questo circuito il contatore avanza di un passo alla volta. V AL R PU2 R PU1 S Q* CK A B R Q SElabR6e.doc - FR/DDC - rev 07/01/ Page 2 of 3

3 Modulo SISTEMI ELETTRONICI AA ESERCITAZIONI DI LABORATORIO - 6 Per le esperienze seguenti reinserire all ingresso il generatore di onda quadra. Sempre con le porte NAND realizzare un circuito (decodificatore) che riconosca lo stato 111 sui primi tre FF del contatore. Verificarne il funzionamento in condizioni statiche (avanzamento lento, verifica delle uscite con i LED) e dinamiche (clock esterno, osservazioni con oscilloscopio). SElabR6e.doc - FR/DDC - rev 07/01/ Page 3 of 3

4 M54/74HC4020 M54/74HC4040 HC STAGE BINAR COUNTER HC STAGE BINAR COUNTER. HIGH SPEED f MAX = 73 MHz (TP.) at V CC =5V.LOW POWER DISSIPATION ICC =4µA (MAX.) at TA =25 o C.HIGH NOISE IMMUNIT V NIH =V NIL =28%V CC (MIN.) OUTPUT DRIVE CAPABILIT 10 LSTTL LOADS SMMETRICAL OUTPUT IMPEDANCE I OH =I OL = 4 ma (MIN.) BALANCED PROPAGATION DELAS tplh = tphl. WIDE OPERATING VOLTAGE RANGE V CC (OPR) = 2 V to 6 V PIN AND FUNCTION COMPATIBLE WITH 4020B/4040B DESCRIPTION The M54/74HC4020/HC4040 are high speed CMOS 14/12-STAGE BINAR COUNTER fabricated in silicon gate C 2 MOS technology. They have the same high speed performance of LSTTL combined with true CMOS low consumption. A clear input is used to reset the counter to the all low level state. A high level on CLEAR accomplishes the reset function. A negative transition on the CLOCK input increments the counter by one. For HC4020 twelve kind od divided output are provided; 1st and 4th stage to 14th stage. B1R (Plastic Package) M1R (Micro Package) F1R (Ceramic Package) C1R (Chip Carrier) ORDER CODES : M54HCXXXF1R M74HCXXXM1R M74HCXXXB1R M74HCXXXC1R The maximum division available at last stage is 1/16384 x f IN at clock. For HC4040 each division stage has an output; the final frequency is 1/4096 x fin. All inputs are equipped with protection circuits against static discharge and transient excess voltage. PIN CONNECTION (top view) HC4020 HC4040 HC4020 HC4040 March /13

5 M54/M74HC4020/4040 INPUT AND OUTPUT EQUIVALENT CIRCUIT PIN DESCRIPTION (HC4020) PIN No SMBOL NAME AND FUNCTION 9, 7, 6, 5, 3, 2, 4, 13, 12, 14, 15, 1 Q1, Q4 to Q14 Parallel Outputs 10 CLOCK Clock Input (LOW to HIGH, edge triggered) 11 CLEAR Reset Inputs 8 GND Ground (0V) 16 V CC Positive Supply Voltage PIN DESCRIPTION (HC4040) PIN No SMBOL NAME AND FUNCTION 9, 7, 6, 5, 3, 2, 4, 13, 12, 14, 15, 1 Q1 to Q12 Parallel Outputs 10 CLOCK Clock Input (LOW to HIGH, edge triggered) 11 CLEAR Reset Inputs 8 GND Ground (0V) 16 V CC Positive Supply Voltage IEC LOGIC SMBOLS HC4020 HC4040 TRUTH TABLE CLOCK CLEAR OUTPUT STATE X H ALL OUTPUTS = L L NO CHANGE L ADVANCE TO NEXT STATE 2/13

6 M54/M74HC4020/4040 LOGIC DIAGRAM (HC4040) 4/13

7 M54/M74HC4020/4040 ABSOLUTE MAXIMUM RATINGS Symbol Parameter Value Unit VCC Supply Voltage -0.5 to +7 V V I DC Input Voltage -0.5 to V CC V VO DC Output Voltage -0.5 to VCC V IIK DC Input Diode Current ± 20 ma I OK DC Output Diode Current ± 20 ma IO DC Output Source Sink Current Per Output Pin ± 25 ma ICC or IGND DC VCC or Ground Current ± 50 ma P D Power Dissipation 500 (*) mw Tstg Storage Temperature -65 to +150 o C T L Lead Temperature (10 sec) 300 o C Absolute MaximumRatings are those values beyond whichdamage tothe device may occur. Functional operation under these condition isnotimplied. (*) 500 mw: 65 o C derate to 300 mw by 10mW/ o C: 65 o Cto85 o C RECOMMENDED OPERATING CONDITIONS Symbol Parameter Value Unit V CC Supply Voltage 2 to 6 V V I Input Voltage 0 to V CC V VO Output Voltage 0 to VCC V T op Operating Temperature: M54HC Series M74HC Series -55 to to +85 o C C t r,t f Input Rise and Fall Time V CC = 2 V 0 to 1000 ns VCC = 4.5 V 0 to 500 VCC = 6 V 0 to 400 5/13

8 M54/M74HC4020/4040 DC SPECIFICATIONS Symbol V IH V IL VOH V OL II I CC Parameter High Level Input Voltage Low Level Input Voltage High Level Output Voltage Low Level Output Voltage Input Leakage Current Quiescent Supply Current VCC (V) Test Conditions TA =25 o C 54HC and 74HC Value -40 to 85 o C 74HC -55 to 125 o C 54HC Min. Typ. Max. Min. Max. Min. Max VI = 4.5 I V O =-20 µa IH or V IL IO=-4.0 ma IO=-5.2 ma V I = 4.5 I O =20µA V IH or VIL I O = 4.0 ma IO= 5.2 ma VI =VCC or GND ±0.1 ±1 ±1 µa 6.0 V I =V CC or GND µa Unit V V V V 6/13

9 M54/M74HC4020/4040 AC ELECTRICAL CHARACTERISTICS (CL =50pF,Inputtr=tf=6ns) Symbol Parameter VCC (V) Test Conditions TA =25 o C 54HC and 74HC Value -40 to 85 o C 74HC -55 to 125 o C 54HC Min. Typ. Max. Min. Max. Min. Max. t TLH Output Transition t THL Time ns t PLH Propagation t PHL Delay Time ns (Qn - Qn+1) tplh Propagation t PHL Delay Time 4.5 for HC ns (CLOCK Q1) tplh Propagation t PHL Delay Time 4.5 for HC ns (CLOCK Q1) tphl Propagation Delay Time 4.5 for HC ns (CLEAR - Qn) tphl Propagation Delay Time 4.5 for HC ns (CLEAR - Qn) fmax Maximum Clock Frequency MHz tw(h) Minimum Pulse tw(l) Width ns (CLOCK) tw(h) Minimum Pulse Width 4.5 for HC ns (CLEAR) tw(h) Minimum Pulse Width 4.5 for HC ns (CLEAR) trem Minimum Removal Time 4.5 for HC ns trem Minimum Removal Time 4.5 for HC ns CIN Input Capacitance pf C PD (*) Power Dissipation 34 Capacitance pf (*) C PD is defined as the value of the IC s internal equivalent capacitance which is calculated from the operating current consumption without load. (Refer to Test Circuit). Average operting current can be obtained by the following equation. I CC(opr) = C PD V CC f IN +I CC/2 (per FLIP/FLOP) Unit 7/13

10 CD4093BM CD4093BC Quad 2-Input NAND Schmitt Trigger General Description The CD4093B consists of four Schmitt-trigger circuits Each circuit functions as a 2-input NAND gate with Schmitt-trigger action on both inputs The gate switches at different points for positive and negative-going signals The difference between the positive (V T a ) and the negative voltage (V T b )is defined as hysteresis voltage (V H ) All outputs have equal source and sink currents and conform to standard B-series output drive (see Static Electrical Characteristics) Features Wide supply voltage range 3 0V to 15V Schmitt-trigger on each input with no external components Noise immunity greater than 50% Connection Diagram February 1993 Equal source and sink currents No limit on input rise and fall time Standard B-series output drive Hysteresis voltage (any input) TA e 25 C Typical V DD e 5 0V V H e 1 5V V DD e 10V V H e 2 2V V DD e 15V V H e 2 7V Guaranteed V H e 0 1 V DD Applications Dual-In-Line Package Wave and pulse shapers High-noise-environment systems Monostable multivibrators Astable multivibrators NAND logic CD4093BM CD4093BC Quad 2-Input NAND Schmitt Trigger Top View TL F Order Number CD4093B C1995 National Semiconductor Corporation TL F 5982 RRD-B30M105 Printed in U S A

11 Absolute Maximum Ratings (Notes1 2) If Military Aerospace specified devices are required please contact the National Semiconductor Sales Office Distributors for availability and specifications DC Supply Voltage (V DD ) b0 5 to a18 V DC Input Voltage (V IN ) b0 5 to V DD a0 5 V DC Storage Temperature Range (T S ) b65 Ctoa150 C Power Dissipation (P D ) Dual-In-Line 700 mw Small Outline 500 mw Lead Temperature (T L ) (Soldering 10 seconds) 260 C Recommended Operating Conditions (Note 2) DC Supply Voltage (V DD ) Input Voltage (V IN ) Operating Temperature Range (T A ) CD4093BM CD4093BC 3 to 15 V DC 0 to V DD V DC b55 Ctoa125 C b40 Ctoa85 C DC Electrical Characteristics CD4093BM (Note 2) Symbol Parameter Conditions b55 C a25 C a125 C Min Max Min Typ Max Min Max I DD Quiescent Device V DD e 5V ma Current V DD e 10V ma V DD e 15V ma V OL Low Level V IN e V DD li Ol k 1 ma Output Voltage V DD e 5V V V DD e 10V V V DD e 15V V V OH High Level V IN e V SS li Ol k 1 ma Output Voltage V DD e 5V V V DD e 10V V V DD e 15V V V b T Negative-Going Threshold li Ol k 1 ma Voltage (Any Input) V DD e 5V V O e 4 5V V V DD e 10V V O e 9V V V DD e 15V V O e 13 5V V V a T Positive-Going Threshold li Ol k 1 ma Voltage (Any Input) V DD e 5V V O e 0 5V V V DD e 10V V O e 1V V V DD e 15V V O e 1 5V V V H Hysteresis (V a T b V b T ) V DD e 5V V (Any Input) V DD e 10V V V DD e 15V V I OL Low Level Output V IN e V DD Current (Note 3) V DD e 5V V O e 0 4V ma V DD e 10V V O e 0 5V ma V DD e 15V V O e 1 5V ma I OH High Level Output V IN e V SS Current (Note 3) V DD e 5V V O e 4 6V b b0 88 b0 36 ma V DD e 10V V O e 9 5V b1 6 b1 3 b2 25 b0 9 ma V DD e 15V V O e 13 5V b4 2 b3 4 b8 8 b2 4 ma I IN Input Current V DD e 15V V IN e 0V b0 1 b10b5 b0 1 b1 0 ma V DD e 15V V IN e 15V b ma Note 1 Absolute Maximum Ratings are those values beyond which the safety of the device cannot be guaranteed they are not meant to imply that the devices should be operated at these limits The table of Recommended Operating Conditions and Electrical Characteristics provides conditions for actual device operation Note 2 V SS e 0V unless otherwise specified Note 3 I OH and I OL are tested one output at a time Units 2

12 DC Electrical Characteristics CD4093BC (Note 2) Symbol Parameter Conditions b40 C a25 C a85 C Min Max Min Typ Max Min Max I DD Quiescent Device V DD e 5V ma Current V DD e 10V ma V DD e 15V ma V OL Low Level V IN e V DD li Ol k 1 ma Output Voltage V DD e 5V V V DD e 10V V V DD e 15V V V OH High Level V IN e V SS li Ol k 1 ma Output Voltage V DD e 5V V V DD e 10V V V DD e 15V V V b T Negative-Going Threshold li Ol k 1 ma Voltage (Any Input) V DD e 5V V O e 4 5V V V DD e 10V V O e 9V V V DD e 15V V O e 13 5V V V a T Positive-Going Threshold li Ol k 1 ma Voltage (Any Input) V DD e 5V V O e 0 5V V V DD e 10V V O e 1V V V DD e 15V V O e 1 5V V V H Hysteresis (V a T b V b T ) V DD e 5V V (Any Input) V DD e 10V V V DD e 15V V I OL Low Level Output V IN e V DD Current (Note 3) V DD e 5V V O e 0 4V ma V DD e 10V V O e 0 5V ma V DD e 15V V O e 1 5V ma I OH High Level Output V IN e V SS Current (Note 3) V DD e 5V V O e 4 6V b b0 88 b0 36 ma V DD e 10V V O e 9 5V b1 3 b1 1 b2 25 b0 9 ma V DD e 15V V O e 13 5V b3 6 b3 0 b8 8 b2 4 ma I IN Input Current V DD e 15V V IN e 0V b0 3 b10b5 b0 3 b1 0 ma V DD e 15V V IN e 15V b ma AC Electrical Characteristics T A e 25 C C L e 50 pf R L e 200k Input t r t f e20 ns unless otherwise specified Symbol Parameter Conditions Min Typ Max Units t PHL t PLH Propagation Delay Time V DD e 5V ns V DD e 10V ns V DD e 15V ns t THL t TLH Transition Time V DD e 5V ns V DD e 10V ns V DD e 15V ns C IN Input Capacitance (Any Input) pf C PD Power Dissipation Capacitance (Per Gate) 24 pf AC Parameters are guaranteed by DC correlated testing Note 2 V SS e 0V unless otherwise specified Note 3 I OH and I OL are tested one output at a time Units 3

13 Typical Performance Characteristics Typical Transfer Characteristics Guaranteed Hysteresis vs V DD TL F TL F Guaranteed Trigger Threshold Voltage vs V DD Guaranteed Hysteresis vs V DD TL F TL F Input and Output Characteristics Output Characteristic Input Characteristic TL F TL F V NML e V IH(MIN) b V OL j V IH(MIN) e V T a (MIN) V NMH e V OH b V IL(MAX) j V DD b V IL(MAX) e V DD b V T b (MAX) AC Test Circuits and Switching Time Waveforms TL F TL F