ITS Einaudi Appunti T.D.P. ITS Einaudi ITS EINAUDI. Elettronica e Telecomunicazioni. Tecnologia e Disegno per la Progettazione Elettronica

Transcript

1 ITS EINAUDI Elettronica e Telecomunicazioni Tecnologia e Disegno per la Progettazione Elettronica Porte Logiche

2 PORTE LOGICHE - i parametri dei fogli tecnici Valori Massimi Assoluti Vcc max, Vin max, T max Condizioni Operative Consigliate Vcc -tolleranza % Vin -V IH V IL T A Iout I OH I OL (tf, tr)in Caratteristiche Elettriche (Statiche) V IH, V IL V OH, V OL I IH, I IL I OSC I CC Caratteristiche in Commutazione (Dinamiche) (tf, tr)out -T phl, T plh Cin, Cpd 2

3 Approssimazione sui transistor usati nei circuiti digitali 3

4 I= 0 (0-0.8V) S Porta NOT TTL totem-pole 4KΩ(20Κ) 0.2-1V 1.6KΩ(8Κ) I 4.6V 1KΩ(5Κ) +5V 4V I 130Ω(650) S U = 1 (3.4V) 4

5 I= 1 (5V) I Porta NOT TTL totem-pole 4KΩ(20Κ) 1.2V S 1.6KΩ(8Κ) 0.8V 0.6V 1KΩ(5Κ) +5V I S 130Ω(650) U= 0 (0.2V) 5

6 I 1 =A I 2 =B Porta NAND TTL totem-pole 4KΩ(20Κ) 1.6KΩ(8Κ) +5V S I U=AB 1KΩ(5Κ) I 130Ω(650) S 6

7 I 1 =A Enable S Porta NOT TTL totem-pole con uscita Three state 4KΩ(20Κ) I 1.6KΩ(8Κ) 1KΩ(5Κ) +5V I I 130Ω(650) U= A se E = 1 U= Z se E = 0 7

8 PORTE LOGICHE - logiche tri-state 8

9 9

10 +5V TTL output Out = 0 +5V I OL,I IL TTL-Input Il rapporto I OL /I IL definisce il fan out ovvero il massimo numero di porte pilotabili 10

11 +5V TTL output I OH,I IH Out = 1 +5V TTL-Input Anche il rapporto I OH /I IH è coerente con il fan-out 11

12 +5V TTL output I OH Out = 1 Logiche WIRED AND Out = 0 I OL +5V WIRED AND TTL output La corrente entrante può rovinare il transistor Per il WIRED-AND si usano porte open collector 12

13 Porta NOT TTL open collector 4KΩ(20Κ) 1.6KΩ(8Κ) 1KΩ(5Κ) +5V 5V Resistenza di pull-up (2K) 13

14 PORTE LOGICHE - le anomalie Vin tpd Vin Vout Vout molteplici anomalie: -livelli logici NON ideali -ritardo di commutazione -segnali trapezoidali - derive termiche, ecc tf Vcc t Vcc t 14

15 PORTE LOGICHE - i livelli logici famiglia V IH V IL V OH V OL TTL 2,0 V 0,8 V 2,4 V 0,4 V LS-TTL 2,0 V 0,8 V 2,7 V 0,5 V 5V Output voltage (V) Transfer caratheristic Input voltage (V) 2,4V 0,4V 0 A out A B incertezza in B param. conditions min typ max units V OH Vcc=4.5V, 70 C, Io= -0.4mA, Vin=0.8V V V OL Vcc=4.5V, 70 C, Io=16mA, Vin=2V V 5V 2,0V 0,8V 0 15

16 16

17 PORTE LOGICHE -la tensione d uscita è funzione della corrente Vo = Vcc - R Io - V CE(SAT) V ma 17

18 PORTE LOGICHE - le correnti d ingresso schema interno di una porta TTL (Nand a 2 ingressi) param min max units I IH 40 µa R IN 100 Kohm I IL -1.6 ma circuito equivalente d ingresso Vcc Gnd Vcc I IH I IL InA InB Vcc 4K Vout Gnd 18

19 PORTE LOGICHE -le correnti d uscita param min max units I OH -13 ma I OL 25 ma I OSC -55 ma circuito combinatore e traslatore circuito combin. e trasl. Vcc 100 V OL I OL schema interno di una porta TTL (Nand a 2 ingressi) R L Out 19

20 PORTE LOGICHE -le correnti d uscita param min max units I OH -13 ma I OL 25 ma I OSC -55 ma circuito combinatore e traslatore circuito combin. e trasl. Vcc 100 V OH I OH schema interno di una porta TTL (Nand a 2 ingressi) Out R L 20

21 PORTE LOGICHE - il tempo di propagazione Vin Vout tp HL param. typ max units tp LH 8 12 nsec tp HL nsec t t tpd = Propagation Delay Time (tempo di propagazione) è il ritardo con cui l uscita della logica commuta rispetto all istante in cui commuta l ingresso V A V B Vout A B tpd OUT 21

22 PORTE LOGICHE -i tempi di salita e discesa Vout t r t f t V1 V2 t t 22

23 PORTE LOGICHE -i tempi : definizioni 23

24 PORTE LOGICHE - i tempi : definizioni t f t r t phl t plh tempo di discesa del segnale di uscita misurato tra il 90% e il 10 % della tensione di uscita massima V OH tempo di salita del segnale di uscita. E il tempo necessario affinché l uscita passi dal 10% al 90 % del valore massimo V OH tempo di ritardo di propagazione dal livello alto al livello basso. E misurato come l intervallo di tempo tra il 50% di V IHM e il 50 % di V OHM tempo di ritardo di propagazione dal livello basso al livello alto. E misurato come l intervallo di tempo tra il 50% di V IHM e il 50 % di V OHM t phl e t plh sono, in genere, diversi tra loro e il costruttore fornisce il loro valor medio definito come tempo di ritardo di propagazione t p 24

25 PORTE LOGICHE - il fan-out Vcc I OL 100 I IL Vcc 4K Out Gnd Il FAN-OUT rappresenta il massimo numero di porte logiche pilotabili da un uscita, ed è equivalente al rapporto fra la massima corrente d uscita e la massima corrente d ingresso n porte R IN I IL 1 4K -1.6mA 2 2K -3.2mA 5 0.8K -8mA K -16mA K -24mA 25

26 PORTE LOGICHE - le derive termiche 26

27 S G D CMOS a enancement S S Porte CMOS G n FET p G Canale n D Il canale n con un 1 il transistor si comporta come un interruttore chiuso, mentre con uno 0, come un interruttore aperto. In modo simmetrico funziona il canale P D S S G D CMOS a depletion G Canale p D 27

28 S S G Canale p G Canale n D D G= 0 Porte CMOS G = 1 G= 0 G = 1 28

29 X +VDD X NOT CMOS +VDD +VDD

30 30

31 X Y +VDD NAND e NOR CMOS XY Y NAND NOR X +VDD X+Y 31

32 PORTE LOGICHE - logiche BiCmos 32

33 PORTE LOGICHE - varie famiglie LOGICHE TTL (bipolari) TTL -74S00 Schottky -TTL -74F00 Fast TTL -74LS00 Low-Power S -TTL -74AS00 Advanced S -TTL -74ALS00 Advanced LS -TTL LOGICHE STANDARD LOGICHE CMOS CMOS classiche -74HC00-74HCT00-74ACT00 High-Speed Cmos pin-compatibile TTL High-Speed Cmos pin-compatibile TTL level-compatible TTL Advanced CMOS 7400 TTL 4011 Cmos 33

34 PORTE LOGICHE - un confronto parametro 74xx 74LS HCT unità Vccnominale 5±10% 5±5% V Vccmassima V Pd/gatetyp mw Fan Out tpdtyp nsec freq. massima MHz V IH (minima) 2 2 VDD 30% 2 V V IL (massima) % VDD 0.8 V V OH (minima) VDD 4.9 V V OL (massima) V I IH massima ma I IL massima ma I OSC massima ma 34

35 PORTE LOGICHE - l evoluzione 1960: logiche RTL (Resistor-Transistor Logic) 1965: logiche DTL (Diode-Transistor Logic) 1970: logiche TTL (Transistor-Transistor Logic) 1972: logiche HLL (High-Level Logic) 1975: logiche CMOS (Complementary Metal-Oxyde Semiconductor) 1980: logiche Schottky (S-TTL, AS, LS, FAST) 1990: logiche HCmos (High-Speed Cmos Logic) 1995: logiche BiCmos (Bipolar & Cmos Logic) Parametri-chiave: velocità (tpd) tempi di salita/discesa (tf, tr) dissipazione (Pd/gate) fan-out tensione di alimentazione integrabilità 35

36 PORTE LOGICHE - i livelli logici 36

37 PORTE LOGICHE - Interfacciamenti 37

38 PORTE LOGICHE - Interfacciamenti Interfacciamento garantito se: a) Uscita del dispositivo pilotante al livello alto : V OHMIN > V IHMIN I OHM > I IHM b) Uscita del dispositivo pilotante al livello basso : V OLM < V ILM I OLM > I ILM TTL che pilota CMOS con uguale diversa alimentazione Vcc -V OLM Rc I OL 38

39 PORTE LOGICHE - Interfacciamenti CMOS che pilota TTL Problematiche non sui livelli di tensione ma sulle correnti a livello basso 39

40 40

41 41

42 Stato attuale delle famiglie logiche nel ciclo di vita 42

43 PORTE LOGICHE - tensione di alimentazione 43

44 PORTE LOGICHE - specializzazione 44

45 PORTE LOGICHE - esigenze applicative 45

46 PORTE LOGICHE - corrente d uscita/velocità 46

47 PORTE LOGICHE - Schottky-TTL 47

48 PORTE LOGICHE - Schottky - TTL - Cmos 48