Famiglie logiche. - Prof. G. Acciari - Integrated Circuit

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "Famiglie logiche. - Prof. G. Acciari - Integrated Circuit"

Alessia Corona
8 anni fa
Visualizzazioni

1 Famiglie logiche - Prof. G. Acciari - 1 Integrated Circuit DEF.: un Circuito Integrato (IC, chip) è un circuito creato utilizzando un unico procedimento fisicochimico con lo scopo di realizzare una elevata quantità di componenti in dimensioni molto ridotte. Può essere di tipo elettrico, di tipo ottico o misto elettro-ottico. Normalmente è realizzato replicandolo numerose volte su un unico supporto costituito da una piastra (wafer) di silicio monocristallino purissimo (c.i. monolitico). Il singolo IC viene chiamato die. Flip-Flop bistable on silicon 5mm Con 4 transistor e 5 resistori su un die circolare di soli 20 mm2. Al confronto, il Core i7 quad-core della Intel integra 731 milioni di transistor (e numerosi altri componenti) in un die di 263 mm2 (solo 13 volte più grande!!) 1.3MHz RC oscillator on germanium 2

Può essere di tipo elettrico, di tipo ottico o misto elettro-ottico.

2 wafer e circuito integrato assemblato Circuito integrato (chip) wafer 3 Package per C.I. normalmente utilizzati - DIP/DIL - Dual In-Line Package - PDIP - Plastic Dual In-Line Package - CDIP/CERDIP - Ceramic Dual In-Line Package SIP (Single In-Line Package) Terminals are arranged on 1 row. Lead pitch = 2.54mm SDIP (Shrink Dual In-Line Package) DIP (Dual In-Line Package) Terminals are arranged on 2 rows on opposite sides of the package. Lead pitch = 2.54mm ZIP (Zig-zag In-Line Package) Terminals are arranged on 2 rows on opposite sides of the package. Terminals are on 1 side of the package and bent alternately. The two rows are staggered by 1.27, 2.54 or 5.08 mm Lead pitch = 1.778mm Lead pitch = or 2.54mm 40-CDIP 4

arranged on 1 row. Lead pitch = 2.54mm SDIP (Shrink Dual In-Line Package) DIP (Dual In-Line Package) Terminals are arranged on 2 rows on opposite sides of the package.

3 Package (parte 1) 5 Package (parte 1) 6

4 Circuito integrato: pro... 1) Dimensioni e peso estremamente ridotti 2) Basso costo dovuto alla simultanea produzione di centinaia/migliaia di circuiti identici presenti su un wafer. 3) Maggiore affidabilità dovuta alla eliminazione di interconnessioni realizzate con fili conduttori 4) Riduzione del consumo legata alle ridotte dimensioni 5) In caso di guasto è semplice ed economica la sua sostituzione. 6) La riduzione delle dimensioni comporta la diminuzione del valore degli elementi parassiti ottenendo maggiori frequenze massime di utilizzo. 7) Capacità di realizzare dispositivi gemelli (resistori, transistori, etc praticamente identici). Questo consente di ottenere dei circuiti con delle prestazioni molto spinte, altrimenti non possibili. 7.. e contro 1) Non è possibile sostituire il singolo componente realizzato sul chip. 2) Non è possibile realizzare c.i. per gestire e trattare alte potenze 3) Ad eccezione di piccolissimi valori di induttanza (~nh) e capacità (~pf) i componenti reattivi vanno realizzati esternamente al chip. 4) Non possono lavorare a tensioni relativamente alte. 5) Temperature alte possono danneggiare irreversibilmente il chip. 6) Difficoltà nel dissipare il calore 7) Maggiore interferenza tra componenti vicini e quindi aumento del rumore elettronico 8) alore dei componenti passivi R-L-C dipendente dalla temperatura. 8

economica la sua sostituzione. 6) La riduzione delle dimensioni comporta la diminuzione del valore degli elementi parassiti ottenendo maggiori frequenze massime di utilizzo.

5 Scale di Integrazione e FAMIGLIE LOGICHE sigla nome N porte logiche Esempi SSI Small Scale of Integration < C.I. contenenti singole porte logiche MSI Medium Scale of Integration 0 Circuiti combinatori elementari LSI Large Scale of Integration 0 n 00 Piccoli processori/controllori, moduli programmabili, piccole memorie, sistemi digitali di media complessità ery/ultra Large Scale of Integration n 00 8 Microprocessori/microcontrollori. C.I. Per l'elaborazione dei segnali (DSP, Digital Signal Processor) LSI ULSI RTL Resistor-Transistor Logic (anni 60, ormai scomparsa) DTL Diode- Transistor Logic (obsoleta) TTL Transistor-Transistor Logic (1965, molto utilizzata, ha diverse sotto-famiglie) I2L Integrated-Injection Logic (scarsamente diffusa, basso consumo e ingombro) ECL Emitter-Coupled Logic (particolarmente veloce, tpd 1ns ) (n,p) MOS Metal-Oxide Semic. (elevatissimo grado di integrazione, molto veloci e basso consumo) CMOS Complementary MOS BiCMOS Bipolar GaAs Complementary Metal-Oxide Semiconductor (uniscono le caratteristiche TTL e CMOS) Gallium-Arsenide (altissima velocità, alto costo di realizzazione, bassa affidabilità) 9 Famiglie logiche Famiglie logiche BJT MOS 40xx(B) RTL DTL TTL ECL IIL PMOS NMOS CMOS 74 (54) 74xxx 74Sxxx 74ASxxx 74Lxxx 74LSxxx 74ALSxxx 74Hxxx 74C/HC/HCT 74AC/ACT

LIE LOGICHE sigla nome N porte logiche Esempi SSI Small Scale of Integration < C.I. contenenti singole porte logiche MSI Medium Scale of Integration 0 Circuiti combinatori elementari LSI Large Scale

Famiglia TTL Tecnologia a Transistor a Giunzione Bipolare (BJT) Texas Instruments Serie commerciale 74xxx (da 0 a 70 C) Serie militare 54xxx (da -55 a 125 C) Sottofamiglie TTL 74Lxxx Low Power 74Hxxx

6 Famiglia TTL Tecnologia a Transistor a Giunzione Bipolare (BJT) Texas Instruments Serie commerciale 74xxx (da 0 a 70 C) Serie militare 54xxx (da -55 a 125 C) Sottofamiglie TTL 74Lxxx Low Power 74Hxxx High Speed 74Sxxx Transistor Schottky (giunzione matallo-semiconduttore) 74ASxxx Advanced Schottky (le più veloci tra le Schottky) 74LSxxx 74LS21 Low Power Schottky 74ALSxxx Advanced Low Power Schottky 11 Famiglia CMOS Basate su tecnologia MOS Complementare Fondamentale è il circuito invertente (NOT) Non assorbe corrente in ingresso Sottofamiglie CMOS Serie 40xx (né livelli logici né piedinature compatibili con la logica TTL) Serie 74Cxxx CMOS con basso fan-out (parziale compatibilità con TTL) Serie 74HCxxx High-speed CMOS con piedinature compatibili con i circuiti TTL 74LSxxx (attenzione ai livelli logici) Serie 74HCTxxx --> High-speed TTL-compatibile CMOS 12

Schottky 11 Famiglia CMOS Basate su tecnologia MOS Complementare Fondamentale è il circuito invertente (NOT) Non assorbe corrente in ingresso Sottofamiglie CMOS Serie 40xx (né livelli logici né

7 Informazioni importanti Alimentazione: alore della tensione che alimenta il Circuito Integrato (ci può essere anche più di una alimentazione) Potenza assorbita: Rappresenta il valore della potenza media assorbita dal C.I., mentre PD indica quello relativo alla singola porta logica. Fan-In: Numero massimo di connessioni provenienti da porte logiche a monte che un ingresso (di una porta logica) può supportare. Fan-Out: Numero massimo di connessioni che l uscita (di una porta logica) può pilotare, indirizzate all ingresso di porte logiche a valle. Liv. di tensione: Sono gli intervalli di tensione riconosciuti in ingresso, e quelli che vengono garantiti in uscita, come 0 oppure 1 logico nel normale funzionamento della porta logica (margini di rumore NMH, NML ) Correnti limite: alori massimi di correnti che interessano gli ingressi e le uscite Tempi di commutazione: edi in seguito 13 Parametri di alcune famiglie logiche TTL e CMOS 74 74LS HCT unità cc nominale 5±% 5±5% cc massima Pd/gate typ mw Fan Out tpd typ nsec freq. massima MHz IH (minima) IL (massima) OH (minima) OL (massima) IIH massima ma IIL massima ma IO sc massima ma 14

Fan-In: Numero massimo di connessioni provenienti da porte logiche a monte che un ingresso (di una porta logica) può supportare.

8 Livelli delle tensioni per le logiche TTL e CMOS High (1 logico) Low (0 logico) Margini di rumore (NMH, NML) Porta logica CMOS Porta logica CMOS Margini di rumore (NMH, NML) 15 CMOS che pilota una TTL Porta logica CMOS 4.95 High (1 logico) 3.5 Low (0 logico) Margini di rumore molto grandi ATTENZIONE Una porta logica CMOS può pilotare una porta logica standard TTL purché sia alimentata alla stessa tensione (). 16

05 Margini di rumore (NMH, NML) 15 CMOS che pilota una TTL Porta logica CMOS 4.95 High (1 logico) 3.5 Low (0 logico) 2.

9 TTL che pilota una CMOS (1) Porta logica CMOS High (1 logico) Low (0 logico) ATTENZIONE Una porta logica standard TTL non può pilotare correttamente una CMOS. Nella famiglia logica 74HCT l'inconveniente è stato risolto ed il pilotaggio avviene correttamente Margine di rumore molto grande Zona di indeterminazione (malfunzionamento) Porta logica CMOS tipo 74HCTxxx Margine di rumore grande 17 TTL che pilota una CMOS (2) Porta logica CMOS High (1 logico) Low (0 logico) Margine di rumore molto grande Zona di indeterminazione (malfunzionamento) 0.05 Una soluzione alternativa è quella di utilizzare una resistenza di PULL-UP con lo scopo di tirare su verso il valore di alimentazione la tensione di uscita della porta TTL 18

05 Margine di rumore molto grande Zona di indeterminazione (malfunzionamento) Porta logica CMOS tipo 74HCTxxx 4.9 2.7 0.5 0.

10 Alimentazione per le porte CMOS Le porte CMOS mostrano una grande flessibilità per tensione di alimentazione (dipende dalla famiglia logica). In figura sono riportati 2 esempi. 19 Tempi di commutazione per una porta logica i o tphl : High-to-Low Propagatation time tplh : Low-to-High Propagatation time tthl : High-to-Low Transition time ttlh : Low-to-High Transition time tpd : Propagatation Delay Time = max{ tphl, tplh } 20

19 Tempi di commutazione per una porta logica i o tphl : High-to-Low Propagatation time tplh : Low-to-High

Documenti analoghi

Laboratorio II, modulo Elettronica digitale (2 a parte) (cfr.

Laboratorio II, modulo Elettronica digitale (2 a parte) (cfr. Laboratorio II, modulo 2 2016-2017 Elettronica digitale (2 a parte) (cfr. http://physics.ucsd.edu/~tmurphy/phys121/phys121.html) Esempio (reale) di comparatore + V V in + R V out V ref - V out V ref V