Elettronica I Porte logiche CMOS

Transcript

1 Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, Crema liberali@dti.unimi.it liberali Elettronica I Porte logiche CMOS p. 1 Tecnologia CMOS (1/3) Sezione verticale di una parte del microchip: n well p substrate silicio debolmente drogato p ( p-substrate ) una zona viene drogata n ( n-well ) sul substrato p si costruiscono i transistori NMOS nella well (di tipo n) si costruiscono i transistori PMOS Elettronica I Porte logiche CMOS p. 2 1

2 Tecnologia CMOS (2/3) gate (G) gate (G) bulk () source (S) drain (D) drain (D) source (S) bulk () p+ n+ n+ p+ p+ n+ n well p substrate transistori NMOS sul substrato p e transistori PMOS nella n-well source e drain (p+ e n+) più drogati di well e substrato Elettronica I Porte logiche CMOS p. 3 Tecnologia CMOS (3/3) gate (G) gate (G) bulk () source (S) drain (D) drain (D) source (S) bulk () p+ n+ n+ p+ p+ n+ n well p substrate DUE polarizzazioni: substrato p collegato alla tensione più bassa n-well collegata alla tensione più alta Elettronica I Porte logiche CMOS p. 4 2

3 Inverter CMOS MP + MN Elettronica I Porte logiche CMOS p. 5 Funzionamento dell inverter CMOS (1/4) MP + MN MN e MP sono in serie, perché sono attraversati dalla stessa corrente I D. La potenza statica dissipata è: P= I D. Elettronica I Porte logiche CMOS p. 6 3

4 Funzionamento dell inverter CMOS (2/4) MP + MN bassa ( < V th,n ): MN spento; MP acceso in triodo con I D = 0. MP ha v DS = 0, e =. alta ( > + V th,p ): MP spento; MN acceso in triodo con I D = 0. MN ha v DS = 0, e = 0. Potenza dissipata (statica): P= I D = 0. Il principale vantaggio dei circuiti integrati CMOS è il funzionamento in stand-by per i dispositivi alimentati a batteria. Elettronica I Porte logiche CMOS p. 7 Funzionamento dell inverter CMOS (3/4) MP + MN Quando assume valori intermedi (V th,n < < + V th,p ), MN e MP sono entrambi accesi e I D 0). nche in questo caso I D (MN)= I D (MP). Potenza dissipata (statica): P= I D > 0. Elettronica I Porte logiche CMOS p. 8 4

5 Funzionamento dell inverter CMOS (4/4) MN in triodo e MP in regione attiva: ( ) ( ) K n 2(vIN V th,n ) v 2 2 OUT = Kp vin V th,p MN e MP in regione attiva: ( ) K n vin V 2 ( ) 2 th,n = K p vin V th,p MN in regione attiva e MP in triodo: ( ) K n vin V 2 th,n = ( = K p 2(vIN V th,p ) ( ) ( ) 2) Elettronica I Porte logiche CMOS p. 9 Caratteristica statica 2.5V 2.0V 1.0V 0V 0V 0.5V 1.0V 1.5V 2.0V 2.5V V(M1:d) V_Vin Elettronica I Porte logiche CMOS p. 10 5

6 Modello semplificato dei transistori MOS NMOS = R n PMOS = R p MOS a canale n: spento per tensione di gate bassa ( 0 ); acceso per tensione di gate alta ( 1 ). MOS a canale p: spento per tensione di gate alta ( 1 ); acceso per tensione di gate bassa ( 0 ). Le resistenze R n e R p tengono conto della resistenza del canale quando i transistori MOS sono accesi. Elettronica I Porte logiche CMOS p. 11 Pull-up e pull-down PULL- UP MP PULL- DOWN MN PULL-UP: la parte che pilota l uscita al livello logico alto ( 1 ) PULL-DOWN: la parte che pilota l uscita al livello logico basso ( 0 ) Solamente uno dei due tra pull-up e pull-down è attivo SS DISSIPZIONE DI POTENZ STTIC Elettronica I Porte logiche CMOS p. 12 6

7 NND a due ingressi PULL-UP PULL-DOWN Elettronica I Porte logiche CMOS p. 13 NOR a due ingressi PULL-UP PULL-DOWN Elettronica I Porte logiche CMOS p. 14 7

8 Dualità delle porte logiche CMOS (1/2) Le porte NND e NOR sono duali: esse si ottengono l una dall altra scambiando: PMOS NMOS VDD VSS Elettronica I Porte logiche CMOS p. 15 Dualità delle porte logiche CMOS (2/2) PULL-UP: due transistori PMOS in parallelo verso VDD PULL-DOWN: due transistori NMOS in serie verso VSS In una porta logica CMOS, dal pull-up si ottiene il pull-down scambiando: PMOS NMOS VDD VSS serie parallelo parallelo serie Elettronica I Porte logiche CMOS p. 16 8

9 Esercizio M 5 M 6 C M 4 M 2 M 1 C M 3 Ricavare la funzione booleana = f (,,C). Elettronica I Porte logiche CMOS p. 17 Energia dissipata in commutazione (1/2) M 2 M 1 C Se passa da 0 a, allora passa da a 0. L energia immagazzinata nella capacità C passa da E= 1 2 CV2 DD a 0 (dissipazione dovuta alla conduzione di M 1). Elettronica I Porte logiche CMOS p. 18 9

10 Energia dissipata in commutazione (2/2) M 2 M 1 C Se passa da a 0, allora passa da 0 a. L energia immagazzinata nella capacità C passa da 0 a E= 1 2 CV2 DD, ma dall alimentazione viene prelevata una quantità di energia doppia (l energia dissipata per la conduzione di M 2 è E= 1 2 CV2 DD ). Elettronica I Porte logiche CMOS p. 19 Potenza dinamica dissipata M 2 M 1 C Se una porta logica esegue due commutazioni in un periodo T, allora l energia totale dissipata è E= CV 2 DD. La potenza media è: P= E T = CV2 DD T = fcv 2 DD dove f= 1/T è la frequenza. Elettronica I Porte logiche CMOS p