Elettronica dei Sistemi Digitali Elementi parassiti (continuazione); Progetto delle porte logiche CMOS

Transcript

1 Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS alenino Liberali Diparimeno i Tecnologie ell Informazione Universià i Milano, Crema liberali@i.unimi.i hp:// liberali Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 1 Tempi i salia, i iscesa e i riaro A causa elle resisenze e capacià parassie preseni in un circuio, le ransiszioni ei segnali igiali all uscia i una pora logica non sono mai isananee. 0.9 v r Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 2 1

2 Tempi i salia e i iscesa (1/2) v Per una ransizione logica a 0 a 1, il empo i salia ( rise ime ) r è il empo in cui l uscia passa al 10 % al 90 % el valore finale (cioè a 0.1 a 0.9 ). Analogamene, per una ransizione logica a 1 a 0, il empo i iscesa ( fall ime ) f è il empo in cui l uscia passa a 0.9 a 0.1. r Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 3 Tempi i salia e i iscesa (2/2) In logica fully CMOS, i empi i iscesa e salia i una pora logica sono: C loa f = k β pull own ( SS h,n ) C loa r = k β pull up ( SS + h,p ) ove k 3, menre β pull own e β pull up ipenono alle imensioni el singolo ransisore (W n /L n e W p /L p ) e al numero i elemeni in serie o in parallelo nel pull-own e nel pull-up. Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 4 2

3 Tempo i riaro (1/2) v Il empo i riaro ( elay ime ) è il empo che inercorre ra l araversameno a 0.5 ell ingresso (in nero) e quello ell uscia (in rosso). r Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 5 Tempo i riaro (2/2) A rigore, si ovrebbero efinire il empo i riaro in salia r e il empo i riaro in iscesa f : r r 2 Il empo i riaro meio è: e f f 2,ave = r + f 2 Se per una pora logica viene specificao un solo empo i riaro, si eve inenere come il peggiore ra r e f : = max( r, f ) Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 6 3

4 Inuanza parassia Inerconnessione sopra a un piano i massa w groun plane Inuanza parassia (se w, e è rascurabile): L = lµ 0 µ r w l = lunghezza; µ 0 = 0.4 π nh/mm; µ r 1 per i maeriali più comuni. Aumenare w o iminuire per riurre l inuanza Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 7 Dimensionameno e presazioni Nel progeo i una pora logica CMOS si eve ener cono i: capacià oale a piloare C loa empo i riaro consumo meio i poenza correne i picco area oale ella cella... Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 8 4

5 Cause i malfunzionameno I malfunzionameni in una pora logica CMOS possono essere ovui a: errori i progeazione: collegameni inaeguai verso le alimenazioni e SS errao imensionameno ei ransisori errori nelle inerconnessioni errori nel processo i fabbricazione (ui i circuii inegrai sulla sessa fea i silicio non funzionano) ifei i fabbricazione (alcuni circuii sono ifeosi a causa i imperfezioni locali) Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 9 Dimensionameno (1/4) La capacià i carico oale è: C loa = C rain +C wire +C gae cioè la somma elle capacià ell uscia ella pora sessa, elle inerconnessioni e ei gae a piloare (fan-ou). Osservazione: nel momeno in cui si progea la singola pora logica, la capacià elle inerconnessioni C wire NON è noa e quini eve essere simaa. A progeo concluso, occorre verificare che le capacià elle inerconnessioni non siano sae soosimae! Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 10 5

6 Dimensionameno (2/4) C loa β pull own = k f ( SS h,n ) Queso è il minimo valore el paramero i conuanza e eve ener cono ella configurazione peggiore egli ingressi per cui il pull-own è acceso. In moo analogo, si ricava β pull up. Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 11 Dimensionameno (3/4) Esempio: in una pora NOR, β pull own = 2β n se a = b = 1; menre β pull own = β n se solo uno ei ue ingressi è = 1 (e queso è il caso peggiore). Invece, β pull up = β p /2 (è l unico caso a consierare per il pull-up). Quini, per la pora NOR: C loa β n = k f ( SS h,n ) C loa β p = 2k r ( SS + h,p ) Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 12 6

7 Dimensionameno (4/4) Le imensioni ei ransisori sono: W n L n = β n µ n ox ε ox W p L p = β p µ p ox ε ox Nei circuii igiali si usa sempre L n = L p = L min per riurre l area. Inolre, poiché µ n µ p 2.5 3, per avere un inverer simmerico il ransisore PMOS eve essere più grane i quello NMOS: W p (2.5 3)W n Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 13 Layou ell inverer (1/3) PULL- UP MP v IN v OUT PULL- DOWN MN Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 14 7

8 Layou ell inverer (2/3) PULL- UP MP v IN v OUT PULL- DOWN MN Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 15 Layou ell inverer (3/3) Inverer i imensioni muliple Eleronica ei Sisemi Digiali Elemeni parassii (coninuazione); Progeo elle pore logiche CMOS p. 16 8