VERIFICA DEL FUNZIONAMENTO DI PORTE LOGICHE OR E AND REALIZZATE CON DIODI E VISUALIZZAZIONE DELLO STATGO LOGICO DELL USCITA MEDIANTE DIODO LED

Transcript

1 A DL UNZONAMNTO D POT LOGH O AND ALZZAT ON DOD SUALZZAZON DLLO STATGO LOGO DLL USTA MDANT DODO LD Per entrambe le porte il LD acceso indicherà un livello logico alto ( ) e il LD spento un livello logico basso ( 0 ). Porta O Definizione del funzionamento dei circuiti e definizione dei valori dei componenti Porta O Porta O o LD Spento 0 - γ 0 Acceso 0 - γ 0 Acceso - γ Acceso Gli stati logici d ingresso vengono ottenuti nel seguente modo: il 0 ingresso collegato a massa ih + ingresso collegato all alimentazione positiva. L L 0 o 0. L H 0 o - γ

2 . H L 0 o - γ 4. H L o - γ Al fine di non caricare l uscita, il diodo LD viene pilotato tramite un JT in funzionamento ON- O. Si fissa: ; S 5mA ; S 0 ; 5 ; D: N448 ; D D ma quando i diodi conducono contemporaneamente ; S 0,8 ; γ 0,7 ; JT 7 : h MN Ω valore commerciale 680Ω. 5 0 on tale valore 5 4,4mA. 0,68 0 S S 4,4 0 MN µ A, si fissa 50µA > MN. h 00 MN γ S 5 0,7 0,8 70kΩ valore commerciale 68kΩ on i diodi entrambi in 5 0,7 0 γ D,5kΩ valore commerciale,kω iassumendo: 680Ω ; 68kΩ ;,kω ; D N448 ; JT 7. a. Diodi entrambi interdetti: tensioni e correnti nulle. b. Un diodo in ed uno interdetto: γ 0,7 ; D -4,mA ; o 4, ; 4,,95mA ; 50µA ;,5 ; 0,8., 0 c. Diodi entrambi in : γ 0,7 ; D -4,mA ; o 4, ;,95mA ; 50µA ;,5 ; 0,8. Porta O o LD Spento 0 γ 0 0 Spento 0 γ 0 0 Spento - γ Acceso

3 . L L 0 o γ. L H 0 o γ. H L 0 o γ 4. H L o - γ Poiché il livello basso d uscita è γ 0,7, il diodo LD potrebbe ugualmente accendersi, anche se debolmente; pertanto, si aggiunge sull emettitore una resistenza sulla quale, se dovesse circolare corrente di collettore a livello basso, si produrrà una caduta di tensione proporzionale a tale corrente rendendo sicuramente minima l illuminazione del LD. Lo stesso risultato può meglio essere ottenuto inserendo sull emettitore, al posto di, un diodo; a livello basso la differenza di potenziale sulla base risulterà insufficiente a mettere in contemporaneamente il diodo e la giunzione base-emettitore Ω 470Ω 0Ω on tale valore 5 4,5 S ma. + 0, , 0 h 4, S MN µ MN,75 A, si fissa 50µA > MN. on i diodi entrambi in 5 0,7 0 γ D,5kΩ valore commerciale,kω on i diodi entrambi interdetti in circolerà la corrente, si ha: 5 0,8 0 4, S, 0 6,67kΩ valore commerciale 56kΩ. iassumendo: 470Ω; 0Ω; 56kΩ;,kΩ; D N448; JT 7. a. Diodi entrambi in : o γ 0,7 ; 0 ; 0,7 ; γ 5 0,7 - γ 4, ;,95mA ; 50µA., 0

4 b. Un diodo in ed uno interdetto: o γ 0,7 ; 0 ; D - 4, ; 0 ;,95mA. 6 c. Diodi entrambi interdetti: 5, 0 0 4,89 ; D -0, ; o ,8 0 4,5 0 6, 0 0 0,. Procedimento della misura Porta O ; 0,957 ; 0,8;. Si monta il circuito e si collega il generatore;. si verificano le combinazioni collegando gli ingressi a massa se a 0 logico e a se a logico;. per ogni combinazione si misurano: o ; D ; D ; ; ; e, con i valori misurati, si calcolano o ; ; D se un diodo conduce ed uno è interdetto; D se entrambi i diodi conducono; 4. si tabulano i dati. 5. Si monta il circuito e si collega il generatore; 6. si verificano le combinazioni collegando gli ingressi a massa se a 0 logico e a se a logico; 7. per ogni combinazione si misurano: o ; D ; D ; ; ; ; ; e, con i valori misurati, si calcolano o ; ; D se un diodo conduce ed uno è interdetto; D se entrambi i diodi conducono; 8. si tabulano i dati. Porta O olt ma µa Stato o D D D D LD Spento 0 5 4, -4, 0,64,64 0,68,96 0,96 5,5 Acceso 5 0 4, 0,64-4,,64 0,68,96,96 0 5,5 Acceso 5 5 4, 0,60 0,60,67 0,68,96 0,98 0,98 5,5 Acceso olt ma µa Stato o D D D D LD 0 0 0,60 0,60 0,60 0,0 0,56 4,6 0,59,98 0,99 0,99 0,6 Spento 0 5 0,64 0,64-4, 0,06 0,5 4, 0,6,96,96 0 Spento , 0,6 0,06 0,5 4, 0,6,96 0,96 Spento 5 5 4,8-0, -0,,8 0,68 0,,86 0, ,8 Acceso l diodo con uscita a livello basso risulta leggermente illuminato 4

5 isualizzazione dello stato logico dell uscita della porta AND utilizzando al posto della resistenza un diodo di commutazione Si fissa: ; S 5mA ; S 0 ; 5 ; D: N448 ; D D ma quando i diodi conducono contemporaneamente ; S 0,8 ; γ 0,7 ; JT 7 : h MN 00. ome prima:,kω ; 50µA. λ 5 0,7 460Ω valore commerciale 470Ω. 5 0 S λ 5 0,8 0,7, 0 67,8kΩ valore commerciale 68kΩ Si segue lo stesso procedimento di misura di prima e si tabulano i dati. con diodo al posto della resistenza olt ma µa ma Stato o D D D D D LD 0 0 0,65 0,65 0,65 0,00 4,4 0, 0,44,974 0,987 0,987 0,05 0 Spento 0 5 0,6 0,65-4,0 0,00 4,96 0, 0,445,95,95 0 0,05 0 Spento 5 0 0,68-4, 0,68 0,00 4,0 0,8 0,447,964 0,964 0,05 0 Spento 5 5 4,847-0, -0,,95 0, 0,77 0,68 0, ,9 4,56 Acceso l diodo con uscita a livello basso risulta perfettamente spento 5