GENERAZIONE DI FUNZIONE LOGICA CON MULTIPLEXER

Dimensione: px

Iniziare la visualizzazioe della pagina:

Download "GENERAZIONE DI FUNZIONE LOGICA CON MULTIPLEXER"

Saverio Colonna
6 anni fa
Visualizzazioni

1 GENERAZIONE I UNZIONE LOGICA CON MULTIPLEXER Spesso è conveniente utilizzare un multiplexer come generatore di funzione logica al fine di limitare il numero di circuiti integrati che bisognerebbe, altrimenti, utilizzare. Inoltre, diventa molto più semplice implementare funzioni a, 6 o più variabili, utilizzando più multiplexer opportunamente collegati e pilotati. Realizzazione di circuiti logici combinatori Si vuole realizzare il circuito logico della funzione riportata nella tabella di verità. A B C Y AB C Si possono fare cinque gruppi da due, ottenendo: Y = ABC + BC + C + BCAC + AB + ABC + BC Per realizzare questa funzione logica bisogna utilizzare NOT AN a IN OR a IN ovvero, un minimo di circuiti integrati. Lo stesso circuito può essere realizzato utilizzando al massimo due circuiti integrati: un multiplexer a 8 ingressi ed, eventualmente, un circuito integrato con porte NOT.

2 I primi tre bit (A, B, C) vengono utilizzati per selezionare uno degli 8 ingressi da collegare all unica uscita; il quarto bit (, l LSB) verrà impiegato, all occorrenza, per definire lo stato dell ingresso selezionato, che può essere a (collegato a massa), ad (collegato a + ), uguale a, uguale a. I A B C Y I I I I = I I = + I I = GN I I = I I = + I I = GN I 6 I 6 = I I = Poiché compare anche, bisogna utilizzare, oltre al multiplexer, anche un circuito integrato con porte NOT per negare. Il circuito risultante, che è anche lo schema di montaggio, e quello di figura. 6 8 I I 6 I I I I I I o L S EN N Y N Y 6 R R 9 A B C

3 Lo stato logico dell uscita verrà visualizzato mediante diodo LE: stato logico diodo LE acceso; stato logico diodo LE spento. Essendo disponibile anche l uscita negata, visualizzeremo, mediante diodo LE, lo stato logico di entrambe, con diodi accesi Y =, diodi spenti Y =. A tale scopo, il diodo sull uscita negata deve essere collegato non verso l alimentazione ma verso massa. In tale modo si accenderà in corrispondenza di un livello basso () e si spegnerà in corrispondenza di un livello alto (). Si dimensionano i valori della resistenze R di polarizzazione dei diodi LE. Resistenza R : V ohm =,V; V = V; I = ma VoHm V, = = = 8Ω, valore commerciale Ω. I R Resistenza R : V olm =,V; = V; V = V; I = ma VCC VoLM V, R = = = 6Ω, valore commerciale Ω. I I circuiti integrati utilizzati sono: un LS8 ( AN a IN); un LS ( OR a IN); la cui piedinatura è riportata di seguito. Procedimento di verifica. Si prepara una tabella di verità con due colonne aggiuntive in cui verrà riportato lo stato dei diodi LE ( Acc oppure Sp).. Si monta il circuito, seguendo lo schema e si collega il generatore.. Si collegano A, B, C, a massa (tutti a logico) e si annota, in corrispondenza della combinazione lo stato dei diodi LE.. Si ripete il punto per ogni combinazione della tabella di verità.. Si confrontano i livelli teorici e quelli rilevati sperimentalmente.

4 Il circuito funziona come previsto. Realizzazione di un altro circuito A B C Y Y Y negato Spento Spento Acceso Acceso Acceso Acceso Acceso Acceso Spento Spento Spento Spento Acceso Acceso Spento Spento Acceso Acceso Acceso Acceso Spento Spento Spento Spento Spento Spento Acceso Acceso Acceso Acceso Spento Spento Si vuole realizzare il circuito logico della funzione riportata nella tabella di verità. A B C Y AB C Si possono fare un gruppo da quattro e tre gruppi da due, ottenendo: Y = ABC + ABC + BC + A Per realizzare questa funzione logica bisogna utilizzare NOT; AN a IN; AN a IN; OR a IN

5 ovvero, un minimo di circuiti integrati. Lo stesso circuito può essere realizzato utilizzando al massimo due circuiti integrati: un multiplexer a 8 ingressi ed, eventualmente, un circuito integrato con porte NOT. I primi tre bit (A, B, C) vengono utilizzati per selezionare uno degli 8 ingressi da collegare all unica uscita; il quarto bit (, l LSB) verrà impiegato, all occorrenza, per definire lo stato dell ingresso selezionato, che può essere a (collegato a massa), ad (collegato a + ), uguale a, uguale a. I A B C Y I I I I = GN I I = + I I I I I 6 I I = + I = I = I = I 6 = I = + Poiché compare anche, bisogna utilizzare, oltre al multiplexer, anche un circuito integrato con porte NOT per negare. Il circuito risultante, che è anche lo schema di montaggio, e quello di figura. 6 8 I I 6 I I I I I I o L S EN N Y N Y 6 R R 9 A B C

6 Lo stato logico dell uscita verrà visualizzato mediante diodo LE: stato logico diodo LE acceso; stato logico diodo LE spento. Essendo disponibile anche l uscita negata, visualizzeremo, mediante diodo LE, lo stato logico di entrambe, con diodi accesi Y =, diodi spenti Y =. A tale scopo, il diodo sull uscita negata deve essere collegato non verso l alimentazione ma verso massa. In tale modo si accenderà in corrispondenza di un livello basso () e si spegnerà in corrispondenza di un livello alto (). Si dimensionano i valori della resistenze R di polarizzazione dei diodi LE. Resistenza R : V ohm =,V; V = V; I = ma VoHm V, = = = 8Ω, valore commerciale Ω. I R Resistenza R : V olm =,V; = V; V = V; I = ma VCC VoLM V, R = = = 6Ω, valore commerciale Ω. I Procedimento di verifica. Si prepara una tabella di verità con due colonne aggiuntive in cui verrà riportato lo stato dei diodi LE ( Acc oppure Sp).. Si monta il circuito, seguendo lo schema e si collega il generatore.. Si collegano A, B, C, a massa (tutti a logico) e si annota, in corrispondenza della combinazione lo stato dei diodi LE.. Si ripete il punto per ogni combinazione della tabella di verità.. Si confrontano i livelli teorici e quelli rilevati sperimentalmente. Il circuito funziona come previsto. A B C Y Y Y negato Spento Spento Acceso Acceso Acceso Acceso Acceso Acceso Spento Spento Spento Spento Acceso Acceso Spento Spento Acceso Acceso Acceso Acceso Spento Spento Spento Spento Spento Spento Acceso Acceso Acceso Acceso Spento Spento 6

Documenti analoghi

PROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK.

PROGETTO E VERIFICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON FLIP-FLOP JK. PROGETTO E VERIICA DI UNA RETE LOGICA SEQUENZIALE ASINCRONA CON PORTE LOGICHE. REALIZZAZIONE DELLA STESSA CON LATCH SR E D, ECON LIP-LOP JK. Definizione della funzione logica Ci proponiamo la realizzazione