Reti Logiche Combinatorie

Transcript

1 Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB)

2 Logica combinatoria Un blocco di logica puramente combinatoria è un blocco con N variabili di ingresso e M variabili di uscita che sono funzione (booleana) degli ingressi presenti in un certo istante. Ad ogni istante le uscite dipendono solo dagli ingressi in quell istante e NON dalla storia passata del circuito x 1 x 2 z 1 z 2 x N z M

3 Logica sequenziale Un blocco di logica sequenziale è un blocco logico le cui uscite dipendono non solo dagli ingressi attuali ma anche da tutta la storia passata degli ingressi (la sequenza di ingressi) Un modello che descrive il loro comportamento è rappresentato in Figura, dove [z M,,z 0 ] rappresentano le uscite e [y K,..,y 0 ] le cosiddette variabili di stato (vedremo meglio in seguito parlando di reti logiche sequenziali) [x N,,x 0 ] [z M,,z 0 ] [y K,,y 0 ]

4 Combinatorio e sequenziale Il migliore esempio per distinguere un comportamento combinatorio da uno sequenziale è quello del telecomando: Quando si preme un tasto corrispondente ad un canale (1, 2, 3, etc.) il telecomando ha un comportamento combinatorio, perché sintonizza il televisore sul canale desiderato, a prescindere da quello che si sta guardando il quel momento Quando invece si preme il tasto avanti o indietro si ha un comportamento sequenziale perché il nuovo canale sintonizzato dipende da quello che si sta guardando attualmente (se sto guardando Rai2 vedrò Rai3 e così via)

5 Reti combinatorie: analisi La procedura di analisi di una generica rete combinatoria descritta in termini grafici per mezzo di un diagramma è molto semplice Si etichettano tutte le uscite di una porta logica che sono funzione dei soli ingressi con un nome arbitrario Si etichettano con un nome arbitrario tutte le uscite di una porta logica che siano funzione degli ingressi e dei segnali etichettati precedentemente Si ripete il processo fino ad ottenere le uscite finali della rete Si sostituisce ad ogni variabile la sua espressione logica costruendo così l espressione logica completa

6 Analisi: esempio T2 = ABC T1 = A+B+C F1 = T2 + T3 T3 = T1 F2 F2=AB+AC+BC

7 Analisi: tabella di verità La procedura per ricavare la tabella di verità è altrettanto semplice: Si determina il numero n di ingressi della rete e si crea una tabella con 2 n righe Si etichettano le uscite delle singole porte con nomi arbitrari Si determina la tabella di verità di quelle porte che sono funzione dei soli ingressi Si procede trovando la tabella di verità per quelle uscite che sono funzione degli ingressi e di segnali definiti precedentemente

8 Reti combinatorie : sintesi La procedura di sintesi fa uso degli strumenti dell algebra di Boole Dalle specifiche del circuito si determina il numero di ingressi ed uscite Per ogni uscita si ricavano le tabelle di verità Si minimizza l implementazione di ciascuna funzione (per mezzo di mappe di Karnaugh o metodi più sofisticati) Si disegna il diagramma circuitale con le porte logiche e se ne verifica il funzionamento

9 Reti combinatorie Vedremo adesso una panoramica dei principali blocchi logici combinatori utilizzati come blocchi base per l implementazione di sistemi digitali complessi Per alcuni di questi circuiti seguiremo tutta la fase di sintesi, come esempio, altri li analizzeremo solamente.

10 Addizionatore La specifica di un circuito addizionatore è puramente discorsiva: si tratta di un circuito in grado di prendere in ingresso due numeri binari a N bit (A e B) e generare in uscita la somma su N bit (S) ed un bit di riporto A[3:0] A 0 B 0 A 1 B 1 A 2 B 2 HA FA FA S 0 C 0 S 1 C 1 S 2 C 2 B[3:0] + S[4:0] A 3 B 3 FA S 3 C 3 = S 4

11 Addizionatore: sintesi Gli ingressi sono in totale 2N (N bit di A e N di B) Le uscite sono N+1 (N bit per la somma S più un bit di riporto Cout) Piuttosto che implementare direttamente tutta la rete se ne può sfruttare la natura gerarchica esplicitata nello schematico del lucido precedente Si possono cioè sviluppare due blocchi HA: Half-adder, somma due bit e genera la somma ed il riporto FA: Full-adder, somma tre bit e ne genera somma e riporto L addizionatore completo è poi ottenuto dall opportuna interconnessione di blocchi HA e FA

12 HA: sintesi B 0 1 A S=A B+AB A B S C B 0 1 A C=AB Le due mappe non sono minimizzabili ulteriormente

13 Implementazione Questa funzione è l operatore XOR

14 FA: sintesi A B Cin S C S=AB Cin +A BCin +A B Cin+ABCin AB Cin C=AB+BCin+ACin AB Cin

15 FA: sintesi L espressione di S non è ulteriormente minimizzabile ma può essere ulteriormente manipolata: (A B) S = Cin (A B+AB ) + Cin (AB+A B ) (A B) Per DeMorgan: (A B+AB ) = ((A B) (AB ) ) = = (A+B ) (A +B) = AA +AB+A B +B B = = AB+A B S = (A B) Cin

16 Implementazione (1) Implementazione diretta con porte AND e OR

17 Implementazione (2) HA HA Implementazione con due HA ed una porta OR

18 Sommatore / sottrattore Avendo un sommatore fatto di soli FA si può implementare facilmente un circuito sommatore/sottrattore ricordando che per sottrarre due numeri basta sommare il primo all opposto del secondo In complemento a 2, per generare l opposto di un numero basta complementare tutti i bit e sommare 1 Usando un sommatore fatto di soli full-adder per sommare 1 basta portare ad 1 il carry in ingresso del primo FA

19 Implementazione M=0, il circuito è un semplice sommatore M=1, il circuito è un sottrattore (le XOR complementano i bit in ingresso e M entra nel carry)

20 Moltiplicatore binario Circuito per la moltiplicazione di due numeri a 2 bit

21 Decoder Un decoder è un circuito con N segnali di ingresso e M segnali di uscita A seconda della combinazione in ingresso viene selezionata una delle linee d uscita (la combinazione di ingresso viene decodificata) Il decoder più importante è quello binario che ha in ingresso N bit ed in uscita 2 N segnali A seconda della combinazione binaria in ingresso viene selezionata una delle uscite (se in ingresso ho il codice 0 seleziono l uscita 0, se ho il codice 1 l uscita 1 e così via)

22 Implementazione Decoder con abilitazione (E). Le mappe non sono evidentemente minimizzabile perché per ogni codice di ingresso una ed una sola linea d uscita va alta

23 Decoder complessi All aumentare del numero di ingressi posso realizzare il decoder utilizzando decoder più piccoli in parallelo

24 Logica combinatoria con decoder Un decoder può essere usato per implementare qualsiasi funzione logica. A seconda della combinazione d ingresso una sola uscita è alta, si mettono in OR le uscite che corrispondono alle righe per cui la funzione deve essere 1

25 Encoder Un encoder svolge l operazione inversa, dati N ingressi, genera M uscite per identificare quale degli ingressi era alto tramite un opportuno codice Come sempre, il codice binario è il più semplice, avrò allora N ingressi e log 2 N uscite che codificano quale linea d ingresso è risultata alta Siccome più ingressi possono essere alti contemporaneamente, si stabilisce un meccanismo di priorità in base al quale se più ingressi sono alti si mette in uscita il codice che corrisponde all ingresso a massima priorità

26 Implementazione

27 Implementazione

28 Multiplexer Un multiplexer è un circuito che, in base ad un codice di ingresso, fa passare in uscita il valore di uno di N segnali in ingresso Se N sono gli ingressi, il codice di selezione deve essere composto da log 2 N bit

29 Implementazione

30 Logica combinatoria con multiplexer Anche i multiplexer possono essere dei blocchi base per implementare una qualsiasi funzione logica