Architetture aritmetiche

Transcript

1 Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in virgola mobile versione del 11/11 11/3

2 Sommatori: : Full Adder s = x y c + x y c + x y c + i i i i i i i i i i x i y i c i Full Adder x i y i c i s i x i y i c = x y + x c + i +1 i i i i y i c i c i+1 Full Adder c i x i y i c i s i c i+1-2 -

3 Sommatori: Ripple Carry [1] Ripple-Carry Architecture x n-1 y n-1 x 1 y 1 x y c n Full Adder c n-1 c 2 Full Adder c 1 Full Adder c s n-1 s 1 s Ripple-Carry Adder x n-1 y n-1 x y c n n-bit Ripple Carry Adder c s n-1 s - 3 -

4 Sommatori: Ripple Carry [2] Ripple-Carry Block Architecture x kn-1 y kn-1 x 2n-1 y x 2n-1 n y n x n-1 y n-1 x y c kn n-bit Ripple Carry Adder c (k-1)n c 2n n-bit Ripple Carry Adder c n n-bit Ripple Carry Adder c s kn-1 s (k-1)n s 2n-1 s n s n-1 s - 4 -

5 Sommatori: Carry Look-Ahead [1] Carry Look-Ahead Logic: Internal architecture x n-1 y n-1 x 1 y 1 x y c G n-1 P n-1 G 1 P 1 G P Carry Look-Ahead Logic x n-1 y n-1 x y c n CLA Logic c c 2 c 1 c n-1 c 1-5 -

6 Sommatori: Carry Look-Ahead [2] Carry Look-Ahead Logic x n-1 y n-1 x y c n Carry Look-Ahead Logic c x n-1 y n-1 c n-1 x 1 y 1 x y c 1 Full Adder Full Adder Full Adder s n-1 s 1 s - 6 -

7 Somma di più valori Calcolo della somma di 3 (o più) valori come: W = X + Y + Z Soluzione: Calcolare una somma intermedia T = X + Y E quindi calcolare il risultato finale: W = T + Z Le somme possono essere realizzate mediante Due sommatori ripple-carry connessi in cascata Due sommatori carry look-ahead connessi in cascata Ricorda la somma di N addendi da n bit richiede n+ log 2 N bit per il risultato - 7 -

8 Somma di tre addendi - Architettura con sommatori ripple-carry Soluzione con sommatori ripple-carry W = (X + Y) + Z = T + Z x n-1 y n-1 x 1 y 1 x y c n c 2 c 1 t n-1 t 1 t z n-1 z 1 z c n c n c 2 c 1 w n+1 w n w n-1 w 1 w - 8 -

9 Somma di tre addendi - Prestazioni con sommatori ripple-carry Prestazioni con sommatori ripple-carry (in blu il ritardo di ogni segnale) Ritardo R = (n + 2) T con T ritardo di un Full-Adder Somma di N addendi da n bit: N-1 stadi di somma, risultato su n+ log 2 N bit, ritardo = (n+ log 2 N ) T n n n 2 1 n+1 n 3 2 n+2 n+2 n

10 Somma di tre addendi con Sommatori Carry Save Il primo stadio calcola le somme S (parziali e senza propagazione di riporto) e i riporti CS (Carry Save Adder) Il secondo stadio somma (con propagazione di riporto) i valori provenienti dal primo stadio x n-1 y n-1 z n-1 x 1 y 1 z 1 x y z cs n cs 2 s 1 cs 1 s n-1 cs n-1 s c n c n-1 c 1 w n+1 w n w n-1 w 1 w - 1 -

11 Somma di tre addendi - Prestazioni Carry Save Prestazioni con sommatore ripple-carry per l ultimo stadio (in blu il ritardo di ogni segnale) Ritardo R = (n + 1) T con T ritardo di un Full-Adder n n-1 2 n+1 n+1 n

12 Sommatore Carry Save come blocco Sommatore Carry Save composto da due unità Blocco Carry Save: Produce i due vettori S e CS Ritardo: R CS = 1 Sommatore Ripple-Carry: Produce il risultato finale Ritardo: R RC = n + 1 Carry Save Logic x n-1 y n-1 z n-1 x y z X Y Z Carry Save Carry Save cs n s n-1 cs n-1 s 1 cs 1 s cs n S CS s

13 Sommatore Carry Save come blocco Istanti di generazione dei bit di uscita X Y Z T= Carry Save cs n S CS s T=1 RC Adder W[n..1] w T=1 T=2..(n+1) w n+1 T=n

14 Esempio sommatore a 6 addendi con blocchi Carry Save da 3 addendi A B C D E F T= CS-n bit CS-n bit cs n CS S s cs n CS S s T= 1 CS-n bit Genera il bit cs n CS S s T= 2 CS-n bit Genera il bit 1 cs n CS S s T= 3 w n+2 RC Adder Genera i rimanenti bit del risultato W [n+1..2] w 1 w T= 3 + n

15 Esempio sommatore a 9 addendi con blocchi Carry Save da 3 addendi Vantaggi più evidenti al crescere del numero degli operandi Carry Save Carry Save Carry Save T= T=1 Carry Save Carry Save Carry Save RC Adder Carry Save T=2 T=3 T=4 T=4+n

16 Sommatori Add/Subtract Subtract: : operazioni in complemento a 2 Add/Subtract Architecture y n-1 y 1 y Add/Sub x n-1 x 1 x c n n-bit Adder c Underflow Overflow s n-1 s 1 s

17 Moltiplicatori combinatori Prodotto di due numeri positivi di 3 bit (n bit - 2n bit prodotto) Moltiplicazione bit a bit x 2 x 1 x y 2 y 1 y y x 2 y x 1 y x y 1 x 2 y 1 x 1 y 1 x y 2 x 2 y 2 x 1 y 2 x PP 22 PP 12 PP 21 PP 2 PP 1 PP 11 PP 1 PP 2 PP Matrice di prodotti parziali costituita da n righe p 5 p 4 p 3 p 2 p 1 p

18 Moltiplicatori combinatori: somma per righe Somma per righe Multiplier Cell Σ n=1,i-1 PP i-n,j+n x j Ogni cella del moltiplicatore calcola il prodotto parziale corrispondente e una somma parziale y i y i c j Full Adder c j-1 Il riporto delle somme parziali si propaga lungo la riga Le somme si propagano in verticale Per il calcolo del prodotto parziale, X si propaga in diagonale e Y in verticale x j Σ n=,i-1 PP i-n,j+n Sono necessari n-1 sommatori a n bit (con eventuale calcolo del prodotto parziale). Il primo non genera riporti La struttura è regolare Prestazioni: dipendono dai sommatori, con sommatori non veloci ordine di 2n

19 Moltiplicatori combinatori: somma per righe Moltiplicando x 2 x 1 x PP y PP 1 y 1 Moltiplicatore PP 2 y 2 p 5 p 4 p 3 p 2 p 1 p Prodotto

20 Moltiplicatori combinatori: somma per diagonali Somma per diagonali Ogni cella del moltiplicatore (tranne quelle dell ultima riga) calcola il prodotto parziale corrispondente e una somma parziale Il riporto delle somme parziali si propaga lungo le diagonali Le somme si propagano in verticale Per il calcolo del prodotto parziale, X si propaga in diagonale e Y in verticale Sono necessari n sommatori a n bit (di cui il primo non genera riporti) La struttura è regolare Prestazioni: dipendono dai sommatori, con sommatori non veloci ordine di 2n - 2 -

21 Moltiplicatori combinatori: somma per diagonali

22 Moltiplicatori combinatori: somma per colonne Il metodo è simile a quello utilizzato a mano per effettuare la moltiplicazione Si utilizza la matrice dei prodotti parziali (matrice di AND) e un insieme di contatori paralleli Il generico contatore parallelo riceve in ingresso una colonna di prodotti parziali (e gli eventuali riporti dagli stadi precedenti) e genera il conteggio degli 1 della colonna Il conteggio generato in ogni stadio produce il bit del prodotto per lo stadio considerato e eventuali riporti per gli stadi successivi Irregolare (contatori diversi) Prestazioni: paragonabili a quelle per somma per righe, infatti si ha propagazione di riporti in tutte le colonne

23 Moltiplicatori combinatori: somma per colonne Moltiplicando e moltiplicatore da 6 bit In nero la matrice di AND, in rosso i riporti generati dai contatori ogni contatore genera 1 bit del prodotto e riporti per le colonne successive il contatore di colonna 1 genera 1 riporto per colonna 2 il contatore di colonna 2 genera 2 riporti per colonna 3 e 4 il contatore di colonna 3 genera 2 riporti per colonna 4 e 5 e così via

24 Moltiplicatori combinatori: somma per colonne con riduzione della matrice dei termini prodotto Riduzione successiva della matrice dei prodotti parziali La matrice dei prodotti parziali M viene ridotta, in termini di righe, tramite contatori paralleli per colonna che non propagano i riporti, ma li usano (insieme ai bit di somma) per costruire la matrice ridotta Il risultato generato dai contatori crea una matrice successiva M1, costituita da un numero inferiore di righe. In questo modo non c è propagazione dei riporti all interno della stessa matrice Il procedimento viene iterato fino a quando non si ottiene una matrice di sole due righe Le due righe costituiscono l ingresso ad un sommatore La riduzione è rapida La struttura è irregolare Le prestazioni aumentano ipotesi: il tempo di un contatore è identico a quello di un Full-Adder domina il tempo del sommatore finale

25 Moltiplicatori combinatori: somma per colonne con matrici successive Batteria di contatori Batteria di contatori Sommatore M M1 M2-25 -

26 Moltiplicatori combinatori: moltiplicatore di Wallace E basato sulla riduzione successiva della matrice M Prevede l utilizzo di soli contatori a 2 o 3 ingressi, che sono equivalenti rispettivamente ad un Half-Adder e a un Full-Adder Il procedimento di riduzione della matrice a 2 sole righe è più lento rispetto al caso di contatori a ingressi qualsiasi, ma comunque rapido (log 3/2 n passi) M di n righe M1 di (2/3)n righe M2 di (2/3) 2 n righe.. Mh di (2/3) h n righe: se il n di righe è uguale a 2 la riduzione termina La struttura è regolare Le prestazioni sono dominate dal sommatore finale (veloce)

27 Moltiplicatori combinatori: moltiplicatore di Wallace Batteria di contatori Batteria di contatori Batteria di contatori M M1 M2 Sommatore M3-27 -

28 Moltiplicatori sequenziali [1] Moltiplicazione sequenziale tra due numeri di n I passi da eseguire sono: 1. Inizializza a zero un registro accumulatore A 2. Inizializza a zero un bistabile C per il riporto 3. Salva nei registri Q ed M moltiplicatore e moltiplicando 4. Se il bit meno significativo di Q vale 1 Somma A ed M Memorizza il risultato in A 5. Shift a destra del registro [C; A; Q] di una posizione 6. Ripeti dal punto 4 per n volte 7. Preleva il risultato della moltiplicazione dai registro [A; Q]

29 Moltiplicatori sequenziali [2] Architettura di un moltiplicatore sequenziale n -1 n -1 C A Q q Shift dx FSM + MUX n -1 1 M

30 Sommatore in virgola mobile [1] I circuiti per la realizzazione delle operazioni in virgola mobile sono molto complessi Si consideri l algoritmo per la somma secondo lo standard IEEE Single Precision: Si sceglie il numero con esponente minore e si fa scorrere la sua mantissa a destra un numero di bit pari alla differenza dei due esponenti Si assegna all esponente del risultato il maggiore tra gli esponenti degli operandi Si esegue l operazione di somma tra le mantisse per determinare il valore ed il segno del risultato Si normalizza il risultato cosi ottenuto Non sempre quest ultima operazione è necessaria Nota: se A o B = ± se A o B = se la differenza tra gli esponenti è maggiore o uguale al numero di bit a disposizione per le mantisse è inutile fare la somma - 3 -

31 Sommatore in virgola mobile [2] Nel seguito viene sviluppato un sommatore floating point I numeri A e B sono rappresentati Su 32 bit Secondo lo standard IEEE Single Precision Gli operandi A e B sono composti come segue: A = { S A, E A, M A } B = { S B, E B, M B } In cui: S A, S B Segno,1 bit E A, E B Esponente in eccesso 127, 8 bit M A, M B Mantissa,23 bit

32 Sommatore in virgola mobile [3] Passo 1 Si sceglie il numero con esponente minore e si fa scorrere la sua mantissa a destra un numero di bit pari alla differenza dei due esponenti Richiede le seguenti operazioni: Individuazione dell esponente minore E min Calcolo della differenza tra gli esponenti d = E A -E B Selezione della mantissa dell operando con esponente M Emin Scorrimento della mantissa M Emin di d posizioni a dx (tenendo conto dell 1 implicito) Il calcolo della differenza tra gli esponenti consente allo stesso tempo (analizzandone il segno S E ) di individuare l esponente minore

33 Sommatore in virgola mobile [3] Questa prima sezione del sommatore calcola: M 1 La mantissa del numero con esponente minore, opportunamente shiftata M 2 La matissa del numero con esponente maggiore Passo 1 E A E B M A M B _ S E SWAP M Emin Shifter dx M 1 M

34 Sommatore in virgola mobile Passo 2 Si assegna all esponente del risultato il maggiore tra gli esponenti degli operandi Richiede le seguenti operazioni: Selezione dell esponente minore E max in base a S E. Si riutilizza il segno S E della differenza tra gli esponenti Passo 2 E A E B 1 MUX S E E max

35 Sommatore in virgola mobile Passo 3 Si esegue l operazione di somma tra le mantisse per determinare il valore ed il segno del risultato Richiede le seguenti operazioni: Calcolo della somma algebrica M 12 delle mantisse M 1 ed M 2 ottenute al primo passo, e relativo segno Si utilizza un sommatore/sottrattore su 24 bit con riporto Passo 3 M 1 M 2 S A S B S E Sign C out S 12 Add/Sub S M

36 Sommatore in virgola mobile Se C out = e M 12 normalizzata E = E max Passo 4 Si normalizza il risultato così ottenuto Richiede le seguenti operazioni Se C out = 1, Shdx M 12 e E = E max + 1, eventuale troncamento Altrimenti (C out = e M 12 non normalizzata) Individuazione del numero z degli zeri nei bit più significativi della mantissa M 12 Shift sx della mantissa M 12 Calcolo del nuovo esponente E = E max -z A tale scopo sono necessari: Un circuito per il calcolo dei leading zeroes Un sottrattore su 8 bit Uno shifter per l allineamento della mantissa

37 Sommatore in virgola mobile Passo 4 M 12 Leading 's E max z Shifter sx _ E M

38 Sommatore in virgola mobile E A E B S A S B M A M B Add/Sub SWAP 1 MUX E max d S E Sign C out M Emin Shifter dx M 1 M 2 S 12 Leading 's z M 12 Shifter sx S _ E M