una rete combinatoria è un circuito logico avente n ingressi (x 1
|
|
- Antonio Boni
- 5 anni fa
- Visualizzazioni
Transcript
1 Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei quali assume valori binari (/), e tale che a ciascuna combinazione degli ingressi corrisponde un unica combinazione delle uscite. da un punto di vista logico, ogni uscita può essere definita come una funzione booleana degli ingressi y i = y i (x,,,x n ). ad ogni istante, il valore delle uscite dipende unicamente dal valore assunto dagli ingressi nello stesso istante.
2 Addizionatore Esegue l addizione di cifre binarie fornendo in uscita la cifra somma e la cifra riporto. Sono possibili due schemi: semiaddizionatore (half adder) 2 cifre in ingresso addizionatore completo (full adder) 2 cifre in ingresso + carry in ingresso Half adder x y Half Adder s r x y s r x y s r
3 x y c Full Adder Full s Adder r x y c s r c xy c xy s =!x!yc+!xy!c+xyc+x!y!c r = xy+yc+xc Full Adder sintesi diretta x y c s r
4 Full Adder sintesi per decomposizione s =!x!yc+!xy!c+xyc+x!y!c = (!x!y+xy)c+(!xy+x!y)!c r = xy+yc+xc = xy+!xyc+xyc+xyc+x!yc = xy+(!xy+x!y)c σ =!xy+x!y ρ = xy s =!σc + σ!c r = ρ + σc x y HA ρ σ HA2 s r c Decodificatore Rete combinatoria ad n ingressi ed a 2 n uscite. Per ogni combinazione degli ingressi, solo una uscita assume valore mentre le altre sono uguali a. x y y 2 y 3 y 4 decodificatore /4 x y y 2 y 3 y 4 y =!x! y 2 =!x y 3 = x! y 4 = x x y y 2 y 3 y 4 x y x y y 2 x 3 x 4 y 2 y 6 x 3 x 4 decodificatore /6 (semiselezione) y 6
5 Multiplexer Rete combinatoria i cui ingressi sono divisi in ingressi dati (n) e ingressi selezione ( log 2 n ), mentre l uscita è unica ed è uguale ad uno degli ingressi dati, scelto sulla base degli ingressi selezione. x x 3 x 4 MUX y s s 2 y x x 3 realizzazione? x 4 s s 2 Il ritardo nelle reti combinatorie In Out Comportamento ideale: In Out t t La realizzazione circuitale delle porte logiche non rispetta questo comportamento a causa degli effetti capacitivi presenti, che generano dei transitori.
6 V in V out Comportamento reale: (Vdd) V in V out (GND) t Vin Vout Vout G G2 Vdd Vdd/2 Vin d Vout d2 Vout GND d=d+d2 t Con due porte in cascata, il ritardo di propagazione è uguale alla somma dei ritardi.
7 Vin Vout Vout2 Vout3 Il ritardo sulle due uscite non è lo stesso. Ritardo(Vin Vout2)=Ritardo(Vin Vout)+Ritardo(Vout Vout2) Ritardo(Vin Vout3)=Ritardo(Vin Vout)+Ritardo(Vout Vout2)+ Ritardo(Vout2 Vout3) Percorso critico (Critical path): il percorso a ritardo maggiore (Vin Vout3), che caratterizza l intero circuito. Progetto di una n. [Arthritic Logic Unit or (rare) Arithmetic Logic Unit] A random-number generator supplied as standard with all computer systems. Stan Kelly-Bootle, The Devil s DP Dictionary Compiti dell : esecuzione delle operazioni aritmetiche (addizioni, sottrazioni, moltiplicazioni, ) operazione esecuzione delle operazioni logiche (AND, OR, ) produzione del risultato e modifica dei flag A 32 risultato B 32 32
8 Specifiche di progetto 2 ingressi da 32 bit uscita da 32 bit almeno 6 operazioni possibili (add, sub, adc, and, or, not) gestione dei flag C, V, N, Z Quale approccio progettuale seguire? Forza bruta: rete combinatoria a 68 ingressi e 36 uscite. Approccio top-down: decomposizione in sottoproblemi, impiego di componenti già noti. C V NZ A S 32 B m 3 Decomponiamo l a 32 bit in 32 da bit (bit slice ) A 32 B 32 C a3 b3 3 m co s3 a co s b m 3 M V N Z S 32
9 da bit Come realizzarla? Quali tipi di componenti noti ci possono essere utili? a b 3 M s a b FA sum Full Adder Porte logiche Multiplexer Operation Operation a b s a a b s b FA 2 a2 b2 2 s2 Operazioni possibili: somma, AND, OR. a3 b3 3 s3
10 Realizzazione della sottrazione uso della rappresentazione per complementi Binvert CarryIn Operation A-B=A+B B =!B+ a Result b 2 CarryOut Gestione dell overflow OVERFLOW: il risultato dell operazione non è rappresentabile ( > MAX o < MIN) Si verifica solo in presenza di operandi con lo stesso segno Criteri per la rilevazione: segno del risultato diverso dal segno degli operandi riporto entrante nel MSB diverso dal riporto uscente dal MSB Esempio (a 4 bit):
11 Gestione dell overflow Overflow= CarryIn[3] XOR CarryOut[3] a3 b3 -bit CarryIn3 a3 -bit b3 CarryOut3 Result3 Result3 Cin3 Cout3 Overflow Overflow Modifiche da apportare alle e 3 Cin C Cselect Binvert CarryIn Operation Binvert Operation a3 Result3 a Result b3 2 b 2 OVFL detection CarryOut 3 C V N
12 Gestione del flag Z a b s Il flag Z vale quando il risultato è nullo! a b s a2 b2 2 s2 Z a3 b3 3 s3 Progetto complessivo Binvert Cin Cselect Operation a b CarryIn CarryOut Result Op Binv Cin Csel add adc X sub and X X or X X not X X a b a2 b2 CarryIn CarryOut CarryIn 2 CarryOut Result Result2 Z a3 b3 CarryIn 3 Result3 C V N
13 Valutazione del progetto Quanto vale il percorso critico? n*cp Problema: 32*CP il ripple carry adder è lento. CP CP CP CP A B A B A2 B2 CarryIn A3 B3 -bit CarryIn CarryOut -bit CarryIn2 CarryOut -bit CarryOut2 CarryIn3 -bit CarryOut3 Result Result Result2 Result3
Università degli Studi di Cassino
Corso di Reti combinatorie Anno Accademico 27/28 Francesco Tortorella Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,x 2,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei
DettagliUniversità degli Studi di Cassino
Corso di Unità Logico-Aritmetica Anno Accademico 24/25 Francesco Tortorella Progetto di una ALU ALU n. [Arthritic Logic Unit or (rare) Arithmetic Logic Unit] A random-number generator supplied as standard
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliAritmetica binaria e circuiti aritmetici
Aritmetica binaria e circuiti aritmetici Architetture dei Calcolatori (lettere A-I) Addizioni binarie Le addizioni fra numerali si effettuano cifra a cifra (come in decimale) portando il riporto alla cifra
DettagliArchitettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
DettagliCircuiti combinatori notevoli
Architettura degli Elaoratori e delle Reti Lezione 5 Circuiti cominatori notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 5 1 Comparatore! Confronta parole
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliAddizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754
Addizionatori: metodo Carry-Lookahead Costruzione di circuiti combinatori Standard IEEE754 Addizionatori Il circuito combinatorio che implementa l addizionatore a n bit si basa su 1-bit adder collegati
DettagliArchitettura degli Elaboratori A Modulo 2
ALU Architettura degli Elaboratori A Modulo 2 ALU slides a cura di Andrea Torsello e Salvatore Orlando ( Unit ALU (Arithmetic Logic circuito combinatorio all interno del processore per l esecuzione di
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliSisElnF1 12/21/01. F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI F CIRCUITI COMBINATORI E SEQUENZIALI F1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliArchitettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico
Architettura degli Elaboratori e Laboratorio Matteo Manzali Università degli Studi di Ferrara Anno Accademico 2016-2017 Algebra booleana L algebra booleana è un particolare tipo di algebra in cui le variabili
DettagliCircuiti Combinatori
Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni
DettagliSisElnF1 17/12/2002. E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori
Ingegneria dell Informazione Modulo SISTEMI ELETTRONICI E CIRCUITI COMBINATORI E SEQUENZIALI E1 Circuiti combinatori» Porte logiche combinatorie elementari» Modello interruttore-resistenza» Circuiti sequenziali
DettagliReti Combinatorie: sintesi
Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliLe operazioni. di somma. e sottrazione
Le operazioni di somma e sottrazione S. Salvatori marzo 2016 (36 di 171) L'unità aritmetico-logica La ALU rappresenta l'elemento principale di una CPU quale dispositivo di elaborazione. ALU AI BUS ESTERNI
DettagliArchitettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard
Architettura degli Elaboratori Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara Componenti Combinatori Standard Riassunto: Semplificazione Primo procedimento: utilizzo di tecniche algebriche
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliLogica binaria. Cap. 1.1 e 2.1 dispensa
Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione
Dettaglicircuiti combinatori: ALU
Architettura degli Elaboratori circuiti combinatori: ALU ALU ALU (Arithmetic Logic Unit) circuito combinatorio all!interno del processore per l!esecuzione di istruzioni macchina di tipo aritmetico/logiche
DettagliUniversità degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche
Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche L algebra di oole Rev.1.1 of 2012-04-26 Componenti logiche di un elaboratore Possiamo
DettagliLSS : Reti Logiche: circuiti combinatori
LSS 2018-19: Reti Logiche: circuiti combinatori Piero Vicini AA 2018-2019 Introduzione Argomenti: Codici e aritmetica Operatori dell algebra booleana Minimizzazione e sintesi di funzioni Esempi di implementazione
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice C5 prima parte. Per approfondimenti
DettagliCodifica binaria: - numeri naturali -
Codifica binaria: - numeri naturali - Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin Tipologie di codici Per la rappresentazione di: caratteri alfabetici
DettagliSISTEMI. impostazione SISTEMI. progettazione. Saper utilizzare modelli di circuiti combinatori
E1y - Presentazione del gruppo di lezioni E 1/3- Dove siamo? A SISTEMI impostazione componenti analogici C D E componenti digitali F SISTEMI progettazione E1y - Presentazione del gruppo di lezioni E 2/3-
Dettaglianno scolastico 2009 / 2010 ELETTRONICA per Elettrotecnica ed Automazione
CIRCUITI COMBINATORI Un circuito combinatorio (o rete combinatoria) è un insieme interconnesso di porte logiche il cui output, istante per istante dipende unicamente dallo stato che gli ingressi della
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliCodifica e aritmetica binaria
Codifica e aritmetica binaria Corso ACSO prof. Cristina Silvano, Politecnico di Milano Codifica binaria dell informazione Il calcolatore utilizza un alfabeto binario: usiamo dispositivi elettronici digitali
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori
DettagliUniversità degli Studi di Cassino
Corso di Rappresentazione dei dati numerici Aritmetica dei registri Anno Accademico Francesco Tortorella BIG IDEA: Bits can represent anything!! Caratteri 26 lettere 5 bits (2 5 = 32) Minuscole/maiuscole
DettagliModuli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori
Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit
DettagliDecodificatore (decoder) 1 su m
Decodificatore (decoder) 1 su m Un decodificatore è una macchina che riceve in ingresso una parola codice (C) su n bit e presenta in uscita la sua rappresentazione decodificata (linee U 0, U N-1 ) su m=2
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliArchitetture aritmetiche
Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario
DettagliSommatori e Moltiplicatori. Sommario
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliElementi di Informatica
Elementi di Informatica Luigi Catuogno Operazioni aritmetiche in binario 1 omma e prodotto di cifre binarie + 0 1 0 0 1 1 1 10 0 1 0 0 0 1 0 1 omma tra numeri binari (senza segno) 1010 + 0011 = 1 1 10
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliCircuiti combinatori ALU
Circuiti combinatori ALU Salvatore Orlando Arch. Elab. - S. Orlando Circuiti integrati I circuiti logici sono realizzatati come IC (circuiti integrati) realizzati su chip di silicio (piastrina) gates e
DettagliEsercizio Il circuito in figura denominato ADD4 effettua l operazione di addizione su numeri binari interi senza segno di quattro bit (S = A + B).
Esercizio Il circuito in figura denominato ADD4 effettua l operazione di addizione su numeri binari interi senza segno di quattro bit (S = A + B). A[4:1] B[4:1] ADD4 S[x:1] Si richiede 1. Il valore di
DettagliProgetto di Circuiti Aritmetici
Progetto di Circuiti Aritmetici Maurizio Palesi Maurizio Palesi 1 Introduzione Caratteristiche principali di valutazione Velocità Valutata per il caso peggiore Costo Precisione Es., operazioni in virgola
DettagliCircuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliMoltiplicatori HW e ALU
Moltiplicatori HW e ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice B5 prima parte. Per approfondimenti
DettagliUnità Aritmetico-Logica
Unità Aritmetico-Logica A ritmethic L ogic U nit E l unità che esegue le operazioni aritmetiche e le operazioni logiche AND e OR 1-bit ALU : è una componente dell ALU che produce un singolo bit sui 32
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliAlgebra di Boole. Fondamenti di Informatica per Meccanici Energetici - Biomedici 1. Politecnico di Torino Ottobre Mr. Boole. Variabile booleana
Fondamenti di Informatica per Meccanici Energetici - iomedici 1 Mr. oole lgebra di oole George oole: Matematico inglese del XIX secolo lgebra che descrive le leggi del pensiero Logica da cui è possibile
DettagliLSS: Reti Logiche. Piero Vicini A.A
LSS: Reti Logiche Piero Vicini A.A. 2015-2016 Introduzione Argomenti: Codici e aritmetica Operatori dell algebra booleana Minimizzazione e sintesi di funzioni Esempi di implementazione hardware di circuiti
DettagliCircuiti di base e ALU. Lorenzo Dematte
Circuiti di base e ALU Lorenzo Dematte (dematte@ieee.org) Multiplexer Multiplexer Decodificatore demux CPU ALU: Arithmetic Logic Unit CU: Control Unit Aritmetica con reti logiche I circuiti realizzano
DettagliEsercitazione del 17/03/2005
Esercitazione del 7/03/2005 ) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 0 0 0 0 = = Half dder N.Porte = 2 Cammino Critico =, = 2) ddizionatore Full dder ( con riporto in ingresso ):
DettagliArithmetic Logic Unit
Arithmetic Logic Unit Circuito combinatorio all interno del processore per l esecuzione di istruzioni macchina di tipo aritmetico/ logiche (e di confronto) Quindi l ALU deve essere in grado di eseguire:
DettagliElettronica dei Sistemi Programmabili A.A Microcontrollori. Esercizi
Elettronica dei Sistemi Programmabili A.A. 2013-2014 Microcontrollori Esercizi Registro speciale APSR: flag della ALU Flag della ALU N (b31) : copia di b31 del risultato. '1' se negativo, '0' se posivo
DettagliProgetto di Circuiti Aritmetici
Progetto di Circuiti Aritmetici Maurizio Palesi Maurizio Palesi 1 Introduzione Caratteristiche principali di valutazione Velocità Valutata per il caso peggiore Costo Precisione Es., operazioni in virgola
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliCircuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2017-2018 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliIl livello logico digitale
Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =
DettagliMux X I 7..0 O 3 S 2..0 X 1 X 2
pprofondimento multiplexer Mi serve un multiplexer a 8 vie, ma dispongo solo di molti multiplexer a 2 vie X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 S 0 S 0 S 0 S 0 S 0 =0 per indici pari ed 1 per indici dispari
DettagliEsercitazione del 23/03/ Soluzioni
Esercitazione del 23/03/2006 - Soluzioni ) Addizionatore Half Adder (senza riporto in ingresso): A B S R 0 0 0 0 0 0 0 0 0 S = A B R = A B A B Half Adder S R A S R B N.Porte = 2 Cammino Critico S =, R
DettagliSistema Numerico Decimale
Sistema Numerico Decimale 10 digits d = [0,1,2,3,4,5,6,7,8,9] 734 = 7 * 10 2 + 3 * 10 1 + 4 * 10 0 0.234 = 2 * 10-1 + 3 * 10-2 + 8 * 10-3 In generale un numero N con p digits(d) interi ed n digits frazionari
DettagliLa rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell Informazione Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione
DettagliCostruzione di un unità aritmetico-logica
«a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Costruzione di un unità aritmetico-logica Indicatori.............................................. 1746
DettagliCostruzione di un unità aritmetico-logica
Costruzione di un unità aritmetico-logica Indicatori............................................... 765 Troncamento di un valore in base al rango..................766 Inversione di segno......................................
DettagliEs. 05. Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e. complemento a due e sottrazione; overflow.
Es. 05 Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e senza riporto); conversione in complemento a due e sottrazione; overflow. Es. 1 Si scriva la tabella di verità per un addizionatore
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliEsercitazione 02. Circuiti Aritmetici. Gianluca Brilli 09/04/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 02 Circuiti Aritmetici Gianluca Brilli gianluca.brilli@unimore.it 09/04/19 ARCHITETTURA DEI CALCOLATORI 1 Esercizio 01 Creare un nuovo sottocircuito chiamato "adder_1", e implementarvici
DettagliLogica Digitale. Fondamenti Informatica 2 - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliLezione 7 ALU: Moltiplicazione e divisione
Architettura degli Elaboratori e delle Reti Lezione 7 ALU: Moltiplicazione e divisione F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/34 Sommario! Sommatori
DettagliLogica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
Dettagli$GGL]LRQDWRULPHWRGR &DUU\/RRNDKHDG
$GGL]LRQDWRULPHWRGR &DUU\/RRNDKHDG Salvatore Orlando & Marta Simeoni Arch. Elab. - S. Orlando 1 $GGL]LRQDWRUL Il circuito combinatorio che implementa l addizionatore a n bit è costruito collegando in sequenza
DettagliEsame di INFORMATICA (*) Operazioni Aritmetiche: Somma. Lezione 3. Operazioni Aritmetiche: Somma. Operazioni Aritmetiche: Somma
Università degli Studi di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA A.A. 2008/09 Lezione 3 Operazioni Aritmetiche: Somma + 1 0 1 0 (*) 1 0 1 0 (*) con riporto di 1 2 Operazioni Aritmetiche:
DettagliAritmetica dei calcolatori
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliAritmetica dei calcolatori. La rappresentazione dei numeri
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliVirtual CPU Eniac parte 2
Virtual CPU Eniac parte 2 Università degli Studi di Roma Tor Vergata Dr.ssa Veronica Marchetti Dove eravamo rimasti OpCode 2 I Flag Bit del registro PSW. Utilizzati per prendere decisioni in base all esito
DettagliI sommatori S R. R in. Full. Adder
I sommatori 1) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 0 0 0
DettagliAritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi. Mercoledì 8 ottobre 2014
Aritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi Mercoledì 8 ottobre 2014 Notazione scientifica normalizzata La rappresentazione in virgola mobile che adotteremo si basa sulla notazione
DettagliArchitettura dei sistemi di elaborazione: La CPU: Architettura (parte 2)
Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) ALU L unità aritmetico logica o ALU rappresenta l apparato muscolare di un calcolatore, il dispositivo cioè che esegue le operazioni
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di ologna http://www.moreno.marzolla.name/ Logica binaria 2 appresentazione dell'informazione I calcolatori
DettagliPrima esercitazione. a.a
Prima esercitazione Progetto e simulazione di una semplice rete combinatoria Obiettivi Eseguire tutti i passi del flusso di progettazione Analizzare la struttura di un file.vhd Analizzare i costrutti principali
DettagliMoltiplicazione e ALU
Moltiplicazione e ALU Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2017-2018.html) 1
DettagliA c r h c i h te t t e t t u t r u a r d g e li e l e abo b ra r t a o t ri Reti combinatorie
Architettura degli elaboratori Reti combinatorie ARGOMENTI DELLA LEZIONE Porte logiche Reti combinatorie Codificatore e Decodificatore Addizionatore e Sottrattore Comparatore aritmetico e logico Architettura
DettagliComponenti di un sistema digitale
Componenti di un sistema digitale Il Multiplexer 2x a b Dispositivo che permette di selezionare uno degli n ingressi e presentarlo in uscita Con n linee di ingresso un multiplexer richiede un numero di
DettagliCircuiti combinatori notevoli
Circuiti combinatori notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/33 Sommario Implementazione
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2014/15 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliEsercizio , (+61,81) CA2: , = , (-61,81)
Compito A Es. : Esprimi in complemento a due il numero decimale - 6,8 arrestandosi al 6 bit dopo la virgola. Esprimi lo stesso numero normalizzato in virgola mobile. Quanti bit sono necessari complessivamente
DettagliEsercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettrica ed Elettronica
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettrica ed Elettronica Capitolo 6 Unità di Elaborazione Aritmetica di Macchina Progettazione ALU Outline Aritmetica
DettagliReti Logiche Combinatorie
Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete
DettagliI.4 Rappresentazione dell informazione - Numeri con segno
I.4 Rappresentazione dell informazione - Numeri con segno Università di Ferrara Dipartimento di Economia e Management Insegnamento di Informatica Ottobre 20, 2015 Argomenti Introduzione 1 Introduzione
DettagliOgni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale.
Ogni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale. Campo Codice Operativo Campo Operandi K bit n-k bit n bit 1 Istruzione
Dettagli