Elettronica dei Sistemi Programmabili A.A Microcontrollori. Esercizi
|
|
- Sibilla Molinari
- 5 anni fa
- Visualizzazioni
Transcript
1 Elettronica dei Sistemi Programmabili A.A Microcontrollori Esercizi
2 Registro speciale APSR: flag della ALU Flag della ALU N (b31) : copia di b31 del risultato. '1' se negativo, '0' se posivo o zero Z (b30) : '1' se il risultato è pari a zero. '1' anche nel caso di confronto tra due numeri uguali C (b29) : riporto per il risultato. Per una addizione senza segno '1' se c'è stato overflow. Per una sottrazione senza segno, è l'inverso del prestito d'uscita. V (b28) : overflow per il risultato. '1' se c'è stato un overflow dopo una addizione o una sottrazione con segno. 2/37
3 Uso delle flag della ALU nelle operazioni di addizione 3/37
4 Esempio n. 1 addizione a 32 bit 0x x = 4/37
5 Esempio n. 1 addizione a 32 bit 0x x = /37
6 Esempio n. 1 addizione a 32 bit 0x x = = 6/37
7 Esempio n. 1 addizione a 32 bit 0x x = riporti intermedi = /37
8 Esempio n. 1 addizione a 32 bit 0x x = = no riporto d'uscita C = 0 8/37
9 Esempio n. 1 addizione a 32 bit 0x x = = risultato negativo N = 1 no riporto d'uscita C = 0 9/37
10 Esempio n. 1 addizione a 32 bit 0x x = = risultato 0 Z = 0 risultato negativo N = 1 no riporto d'uscita C = 0 10/37
11 Esempio n. 1 addizione a 32 bit 0x x = = somma da pos. a neg. overflow V = 1 risultato 0 Z = 0 risultato negativo N = 1 no riporto d'uscita C = 0 11/37
12 Esempio n. 2 addizione a 32 bit verificare che: N Z C V 0x x = 0x x x = 0x xFFFFFFF8 + 0x = 0xFFFFFFFF /37
13 Come viene usato il carry d'uscita per le addizioni a più cifre? 13/37
14 Uso delle flag della ALU Esempio: addizione a 64 bit Suddivisa come somma di due cifre a 32 bit r1 r0 + r1 r0 + r3 r2 = r3 r2 = r1 r0 r1 C r0 ADDS r0, r0, r2 ADCS r1, r1, r3 14/37
15 Esempio n. 3 addizione a 64 bit 0x x = 2x[ 7 x x 16 7 ] = 14 x x 16 7 E E C= = = = 0xE E Ok anche se deve essere segnalato l'overflow 15/37
16 Esempio n. 4 addizione a 64 bit 0x x = [7 x x 16 7 ] + [7 x x 16 7 ] = 14 x x 16 8 C= = = = 0xE Ok anche se deve essere segnalato l'overflow 16/37
17 Uso delle flag della ALU nelle operazioni di sottrazione 17/37
18 Esempio n. 5 sottrazione a 32 bit 0x x = 18/37
19 Esempio n. 5 sottrazione a 32 bit 0x x = 0x prestito = /37
20 Esempio n. 5 sottrazione a 32 bit 0x x = 0x = no overflow V = 0 risultato 0 Z = 0 risultato positivo N = 0 no prestito d'uscita C = 1 20/37
21 Esempio n. 6 sottrazione a 32 bit 0x x abbiamo prestito in uscita = /37
22 Esempio n. 6 sottrazione a 32 bit 0x x = 0xFFFFFFFF 1-1 in complemento a = no overflow V = 0 risultato 0 Z = 0 risultato negativo N = 1 prestito d'uscita C = 0 22/37
23 Come viene usato il carry d'uscita per le sottrazioni a più cifre? 23/37
24 Uso delle flag della ALU Esempio: sottrazione a 64 bit Suddivisa come operazione a due cifre a 32 bit r1 r0 - r1 r0 - r3 r2 = r3 r2 = r1 r0 r1 C r0 SUBS r0, r0, r2 SBCS r1, r1, r3 serve per segnalare il prestito 24/37
25 Esempio n. 7 sottrazione a 64 bit 0x x = C= = = = 0x FFFFFFFE = /37
26 Per quale motivo nelle sottrazioni il carry d'uscita è negato? 26/37
27 Complemento a 2 deve venire: 0x FFFFFFFE 0x x = = nego e aggiungo 1 equivale a : = xFFFFFFFE 27/37
28 Complemento a 2 deve venire: 0x FFFFFFFE 0x x = -1 equivale a : C in = = nego e aggiungo 1 1 C in si prestito 0xFFFFFFFE no prestito 28/37
29 Complemento a 2 deve venire: 0x FFFFFFFE 0x x = 0xFFFFFFFE equivale a : C in 1-1 prestito = = non agg. 1: tengo conto del prestito 0 C in no prestito (utile per altre cifre) 0x c.d.d. si prestito 29/37
30 Sottrazione Semplificato notevolmente lo schema logico della ALU: OP1 OP2 NEG SUB C out 32-bit FULL ADDER C in Carry in RIS così è calcolato il complemento a 2 30/37
31 Sottrazione Il complemento a 1 si realizza con le XOR: OP1 OP2 b31 b30 b0 SUB C out 32-bit FULL ADDER C in Carry in RIS 31/37
32 Negazione ecomplemento a 2 Lo schema della ALU è piuttosto semplificato Servono però 32 XOR La sintesi di una XOR non occupa poco spazio serve qualche idea per risparmiare spazio 32/37
33 Note su XOR Schema logico della XOR singola: 16 MOS per ogni XOR! x MOS per il blocco di negazione! 33/37
34 Note su XOR Per risparmiare spazio possiamo ricorrere al MUX: A B Y esce A esce A A B 0 1 Y s A B A Un MUX CMOS richiede 6 MOS passiamo a 8 x 32 = 256 MOS B A 34/37
35 Note su XOR Risparmiamo altri 2 MOS per ogni XOR con lo schema: A B Y esce A esce A B A A Y Y = A se B è '0' Y = A se B è '1' B se B = '0' l'inverter si attiva. se B = '0' l'inverter non può attivarsi! 35/37
36 Note su XOR Y B A A nm 16 x L g 2 4 B 6 tot: 92 um B A Y 36/37
37 Altri esercizi 2 * ** N.B. sul libro, correggere il risultato della seconda riga (*) no prestito (**) si prestito 37/37
Le operazioni. di somma. e sottrazione
Le operazioni di somma e sottrazione S. Salvatori marzo 2016 (36 di 171) L'unità aritmetico-logica La ALU rappresenta l'elemento principale di una CPU quale dispositivo di elaborazione. ALU AI BUS ESTERNI
DettagliElettronica dei Sistemi Programmabili A.A Microcontrollori. Architettura degli ARM CORTEX TM -M0 (1a parte)
Elettronica dei Sistemi Programmabili A.A. 2013-2014 Microcontrollori Architettura degli ARM CORTEX TM -M0 (1a parte) Programmer's model del Cortex-M0 2/24 Modi operativi e stati Due modi operativi Thread
DettagliCircuiti combinatori notevoli
Architettura degli Elaoratori e delle Reti Lezione 5 Circuiti cominatori notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 5 1 Comparatore! Confronta parole
DettagliRappresentazione di numeri relativi (interi con segno) Rappresentazione di numeri interi relativi (con N bit) Segno e Valore Assoluto
Rappresentazione di numeri relativi (interi con segno) E possibile estendere in modo naturale la rappresentazione dei numeri naturali ai numeri relativi. I numeri relativi sono numeri naturali preceduti
DettagliUniversità degli Studi di Cassino
Corso di Reti combinatorie Anno Accademico 27/28 Francesco Tortorella Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,x 2,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei
DettagliAritmetica binaria e circuiti aritmetici
Aritmetica binaria e circuiti aritmetici Architetture dei Calcolatori (lettere A-I) Addizioni binarie Le addizioni fra numerali si effettuano cifra a cifra (come in decimale) portando il riporto alla cifra
DettagliElettronica dei Sistemi Programmabili A.A Microcontrollori. Architettura degli ARM CORTEX TM -M0 (1a parte / ii)
Elettronica dei Sistemi Programmabili A.A. 2013-2014 Microcontrollori Architettura degli ARM CORTEX TM -M0 (1a parte / ii) Sommario Uso delle flag nei salti Registri speciali IPSR EPSR PRIMASK CONTROL
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliMoltiplicatori HW e ALU
Moltiplicatori HW e ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice B5 prima parte. Per approfondimenti
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
Dettagliuna rete combinatoria è un circuito logico avente n ingressi (x 1
Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei quali assume valori binari (/), e tale che a ciascuna combinazione degli
DettagliEsercitazione 02. Circuiti Aritmetici. Gianluca Brilli 09/04/19 ARCHITETTURA DEI CALCOLATORI 1
Esercitazione 02 Circuiti Aritmetici Gianluca Brilli gianluca.brilli@unimore.it 09/04/19 ARCHITETTURA DEI CALCOLATORI 1 Esercizio 01 Creare un nuovo sottocircuito chiamato "adder_1", e implementarvici
DettagliInformazione binaria: - rappresentazione dei numeri naturali e interi relativi -
Informazione binaria: - rappresentazione dei numeri naturali e interi relativi - Percorso di Preparazione agli Studi di Ingegneria Università degli Studi di Brescia Docente: Massimiliano Giacomin Tipologie
DettagliArchitettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico
Architettura degli Elaboratori e Laboratorio Matteo Manzali Università degli Studi di Ferrara Anno Accademico 2016-2017 Algebra booleana L algebra booleana è un particolare tipo di algebra in cui le variabili
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliArchitettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard
Architettura degli Elaboratori Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara Componenti Combinatori Standard Riassunto: Semplificazione Primo procedimento: utilizzo di tecniche algebriche
DettagliCircuiti di base e ALU. Lorenzo Dematte
Circuiti di base e ALU Lorenzo Dematte (dematte@ieee.org) Multiplexer Multiplexer Decodificatore demux CPU ALU: Arithmetic Logic Unit CU: Control Unit Aritmetica con reti logiche I circuiti realizzano
DettagliAppunti di informatica. Lezione 3 anno accademico Mario Verdicchio
Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliUniversità degli Studi di Cassino
Corso di Rappresentazione dei dati numerici Aritmetica dei registri Anno Accademico Francesco Tortorella BIG IDEA: Bits can represent anything!! Caratteri 26 lettere 5 bits (2 5 = 32) Minuscole/maiuscole
DettagliAritmetica dei Calcolatori 2
Laboratorio di Architettura 1 aprile 2011 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1
DettagliUnità Aritmetico-Logica
Unità Aritmetico-Logica A ritmethic L ogic U nit E l unità che esegue le operazioni aritmetiche e le operazioni logiche AND e OR 1-bit ALU : è una componente dell ALU che produce un singolo bit sui 32
DettagliSOMMA IN MODULO E SEGNO Sia
SOMMA IN MODULO E SEGNO Sia X x 2 x 2 x 2 X 0 0 i n n 1 1 1 y 2 y 2 y 2 0 0 i 1 Caso a) X e stesso segno (entrambi positivi o negativi. Si esegue la somma dei moduli. Risultato: i i i i 0 0 0 0 1 Z X z
DettagliArchitettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario
DettagliArchitettura degli Elaboratori A Modulo 2
ALU Architettura degli Elaboratori A Modulo 2 ALU slides a cura di Andrea Torsello e Salvatore Orlando ( Unit ALU (Arithmetic Logic circuito combinatorio all interno del processore per l esecuzione di
DettagliComponenti di un sistema digitale
Componenti di un sistema digitale Il Multiplexer 2x a b Dispositivo che permette di selezionare uno degli n ingressi e presentarlo in uscita Con n linee di ingresso un multiplexer richiede un numero di
DettagliUnita aritmetica e logica. Input e output della ALU. Rappresentazione degli interi. Rappresentazione in modulo e segno. Aritmetica del calcolatore
Unita aritmetica e logica Aritmetica del calcolatore Capitolo 9 Esegue le operazioni aritmetiche e logiche Ogni altra componente nel calcolatore serve questa unita Gestisce gli interi Puo gestire anche
Dettaglicircuiti combinatori: ALU
Architettura degli Elaboratori circuiti combinatori: ALU ALU ALU (Arithmetic Logic Unit) circuito combinatorio all!interno del processore per l!esecuzione di istruzioni macchina di tipo aritmetico/logiche
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliOPERAZIONI ARITMETICHE
OPERAZIONI ARITMETICHE Merker speciali: SM1.0 risultato uguale a zero SM1.1 overflow SM1.2 risultato negativo SM1.3 divisione per zero Tabella riassuntiva (codici operativi in IL) INTERI (16 Bit) DOUBLE
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliPSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave
DettagliModulo e segno Complemento a 1 (CA1) Complemento a 2 (CA2)
Codifica dei numeri interi con segno in base 2: Ci siamo occupati fino ad adesso di come il computer (base 2) rappresenta i numeri interi Occupiamoci ora di rappresentare i numeri interi col segno: Per
DettagliElementi di Informatica
Elementi di Informatica Luigi Catuogno Operazioni aritmetiche in binario 1 omma e prodotto di cifre binarie + 0 1 0 0 1 1 1 10 0 1 0 0 0 1 0 1 omma tra numeri binari (senza segno) 1010 + 0011 = 1 1 10
DettagliAritmetica in complemento a due. 29 settembre 2017
Aritmetica in complemento a due 29 settembre 2017 Complemento a Due Differenza con il sistema posizionale: il peso del bit più significativo è negativo Il valore di b n-1 b n-2 b 0 è dato dalla relazione
DettagliLezione 7 ALU: Moltiplicazione e divisione
Architettura degli Elaboratori e delle Reti Lezione 7 ALU: Moltiplicazione e divisione F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/34 Sommario! Sommatori
DettagliEsame di INFORMATICA (*) Operazioni Aritmetiche: Somma. Lezione 3. Operazioni Aritmetiche: Somma. Operazioni Aritmetiche: Somma
Università degli Studi di L Aquila Facoltà di Biotecnologie Esame di INFORMATICA A.A. 2008/09 Lezione 3 Operazioni Aritmetiche: Somma + 1 0 1 0 (*) 1 0 1 0 (*) con riporto di 1 2 Operazioni Aritmetiche:
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori
DettagliEsercitazione del 23/03/ Soluzioni
Esercitazione del 23/03/2006 - Soluzioni ) Addizionatore Half Adder (senza riporto in ingresso): A B S R 0 0 0 0 0 0 0 0 0 S = A B R = A B A B Half Adder S R A S R B N.Porte = 2 Cammino Critico S =, R
DettagliFondamenti di Programmazione. Sistemi di rappresentazione
Fondamenti di Programmazione Sistemi di rappresentazione Numeri e numerali Il numero cinque 5 V _ Π 五 Arabo Romano Maya Greco Cinese Il sistema decimale Sistemi posizionali 1 10 3 + 4 10 2 + 9 10 1 + 2
DettagliAppunti di informatica. Lezione 4 anno accademico Mario Verdicchio
Appunti di informatica Lezione 4 anno accademico 2016-2017 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
DettagliCostruzione di un unità aritmetico-logica
«a2» 2013.11.11 --- Copyright Daniele Giacomini -- appunti2@gmail.com http://informaticalibera.net Costruzione di un unità aritmetico-logica Indicatori.............................................. 1746
DettagliCostruzione di un unità aritmetico-logica
Costruzione di un unità aritmetico-logica Indicatori............................................... 765 Troncamento di un valore in base al rango..................766 Inversione di segno......................................
DettagliAritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi. Mercoledì 8 ottobre 2014
Aritmetica in virgola mobile Algebra di Boole e reti logiche Esercizi Mercoledì 8 ottobre 2014 Notazione scientifica normalizzata La rappresentazione in virgola mobile che adotteremo si basa sulla notazione
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliCodifica dei numeri interi con segno
Codifica dei numeri interi con segno diverse soluzioni possibili Problema: dati N bit, come possiamo utilizzarli per codificare un insieme di numeri interi con segno ( negativi, positivi, zero)? codifica
DettagliCodifica e aritmetica binaria
Codifica e aritmetica binaria Corso ACSO prof. Cristina Silvano, Politecnico di Milano Codifica binaria dell informazione Il calcolatore utilizza un alfabeto binario: usiamo dispositivi elettronici digitali
DettagliNotazione posizionale. Codifica binaria. Rappresentazioni medianti basi diverse. Multipli del byte
Codifica binaria Rappresentazione di numeri Notazione di tipo posizionale (come la notazione decimale). Ogni numero è rappresentato da una sequenza di simboli Il valore del numero dipende non solo dalla
DettagliModuli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori
Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit
DettagliEs. 05. Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e. complemento a due e sottrazione; overflow.
Es. 05 Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e senza riporto); conversione in complemento a due e sottrazione; overflow. Es. 1 Si scriva la tabella di verità per un addizionatore
DettagliCodifica binaria. Rappresentazioni medianti basi diverse
Codifica binaria Rappresentazione di numeri Notazione di tipo posizionale (come la notazione decimale). Ogni numero è rappresentato da una sequenza di simboli Il valore del numero dipende non solo dalla
DettagliCodifica binaria: - numeri interi relativi -
Codifica binaria: - numeri interi relativi - Ingegneria Meccanica e dei Materiali Università degli Studi di Brescia Prof. Massimiliano Giacomin Tipologie di codici Per la rappresentazione di: caratteri
DettagliAXO Architettura dei Calcolatori e Sistemi Operativi. aritmetica binaria intera
AXO Architettura dei Calcolatori e Sistemi Operativi aritmetica binaria intera Aritmetica binaria intera Aritmetica binaria: conversioni di base di numero: base 2 base 8 base 10 base 16 Rappresentazione
DettagliCARATTERI SPECIALI. \n Nuova linea \t Tabulazione orizzontale \b Backspace \f Form feed \r Ritorno carrello \ Virgolette \ Apice \\ Backslash
CARATTERI SPECIALI CODICE SIGNIFICATO \n Nuova linea \t Tabulazione orizzontale \b Backspace \f Form feed \r Ritorno carrello \ Virgolette \ Apice \\ Backslash OPERATORI ARITMETICI - Sottrazione + Addizione
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliSommatori e Moltiplicatori. Sommario
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliLEZIONE N 91. Introduzione agli elementi architetturali principali. Roberto Giorgi, Universita di Siena, C116L91, Slide 1
LEZIONE N 91 Introduzione agli elementi architetturali principali Roberto Giorgi, Universita di Siena, C116L91, Slide 1 FORME STANDARD DI FUNZIONI BOOLEANE Roberto Giorgi, Universita di Siena, C116L91,
DettagliModulo: Informatica 13/12/2010 SISTEMI INFORMATICI SISTEMI INFORMATICI SISTEMI INFORMATICI
Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Matematica, Statistica e Informatica Modulo: Informatica A.A. 2010/11 Lezione 5 I calcolatori sono classificati
DettagliSistemi di Numerazione
Sistemi di Numerazione Corso Università Numeri e Numerali Il numero cinque 5 V _ Π Arabo Romano Maya Greco Cinese Il sistema decimale Sistemi Posizionali 1 10 3 + 4 10 2 + 9 10 1 + 2 10 0 Sistemi Posizionali
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice C5 prima parte. Per approfondimenti
DettagliEsercitazioni - Informatica A
Esercitazioni - Informatica A Roberto Tedesco E-mail: tedesco@elet.polimi.it Ufficio: 3, piano DEI Tel: 2 2399 3667 oppure 2 2399 3668 Ricevimento: venerdì.3 2.3 Sito web del corso: http://www.elet.polimi.it/corsi/infoa
DettagliVirtual CPU Eniac parte 2
Virtual CPU Eniac parte 2 Università degli Studi di Roma Tor Vergata Dr.ssa Veronica Marchetti Dove eravamo rimasti OpCode 2 I Flag Bit del registro PSW. Utilizzati per prendere decisioni in base all esito
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliRappresentazione dei dati
Rappresentazione dei dati Rappresentazione in segno e modulo Rappresentazione in complementi alla base Rappresentazione per eccessi F Tortorella Corso di Calcolatori Elettronici Rappresentazione dei numeri
DettagliLa rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell Informazione Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliUniversità degli Studi di Cassino
Corso di Unità Logico-Aritmetica Anno Accademico 24/25 Francesco Tortorella Progetto di una ALU ALU n. [Arthritic Logic Unit or (rare) Arithmetic Logic Unit] A random-number generator supplied as standard
DettagliFloating pointer adder & Firmware Division. Sommario
Floating pointer adder & Firmware Division Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5 1/43
DettagliLaboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a Docente: H. Muccini
[http://www.di.univaq.it/muccini/labarch] Laboratorio di Architettura degli Elaboratori LabArch 2007 Terzo Quadimestre, a.a. 2006-2007 Docente: H. Muccini Lecture 12: - Numeri con segno -Somma e sottrazione
DettagliFondamenti di Programmazione. Sistemi di rappresentazione
Fondamenti di Programmazione Sistemi di rappresentazione Numeri e numerali Il numero cinque 5 V _ Π 五 Arabo Romano Maya Greco Cinese Sistemi posizionali 1 10 3 + 4 10 2 + 9 10 1 + 2 10 0 Sistemi posizionali
DettagliLogica binaria. Cap. 1.1 e 2.1 dispensa
Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione
DettagliIntroduzione ed elementi dell'algebra di Boole
Introduzione ed elementi dell'algebra di Boole CORSO DI CALCOLATORI ELETTRONICI I CdL Ingegneria Biomedica (A-I) Università degli Studi di Napoli Federico II Il Calcolatore Elettronico è un sistema:»
DettagliConversione binario-ottale/esadecimale. Conversione binario-ottale/esadecimale. Rappresentazione di Numeri Interi Positivi (numeri naturali)
Conversione binario-ottale/esadecimale Conversione binario-ottale/esadecimale Nella rappresentazione ottale (B=8) si usano gli 8 simboli,, 2, 3, 4, 5, 6, 7 In quella esadecimale (B=6) i 6 simboli,, 2,
DettagliEsercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettrica ed Elettronica
Esercitazione di Calcolatori Elettronici Prof. Fabio Roli Corso di Laurea in Ingegneria Elettrica ed Elettronica Capitolo 6 Unità di Elaborazione Aritmetica di Macchina Progettazione ALU Outline Aritmetica
DettagliFirmware Division & Floating pointer adder
Firmware Division & Floating pointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5 1/47
DettagliEsercitazione Informatica I (Parte 1) AA Nicola Paoletti
Esercitazione Informatica I (Parte 1) AA 2011-2012 Nicola Paoletti 31 Maggio 2012 2 Antipasto 1. Quanti bit sono necessari per rappresentare (a) (227.551.832) 10? (b) (125.521) 10? 2. Quanti decimali sono
DettagliFirmware Division & Floating gpointer adder
Firmware Division & Floating gpointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5
DettagliEsercitazione del 17/03/2005
Esercitazione del 7/03/2005 ) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 0 0 0 0 = = Half dder N.Porte = 2 Cammino Critico =, = 2) ddizionatore Full dder ( con riporto in ingresso ):
DettagliNel microprocessore 8086 abbiamo una gran quantità di registri
I registri del microprocessore 8086 Nel microprocessore 8086 abbiamo una gran quantità di registri AH AL AX 1 1 1 1 1 1 1 0 0 1 0 1 1 1 0 1 B H B L BX 1 0 1 0 1 0 0 1 1 1 0 1 1 0 1 0 C H C L CX 1 0 1 1
DettagliMux X I 7..0 O 3 S 2..0 X 1 X 2
pprofondimento multiplexer Mi serve un multiplexer a 8 vie, ma dispongo solo di molti multiplexer a 2 vie X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 S 0 S 0 S 0 S 0 S 0 =0 per indici pari ed 1 per indici dispari
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliAritmetica dei calcolatori. La rappresentazione dei numeri
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliDalla tabella alla funzione canonica
Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili
DettagliAritmetica dei calcolatori
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliConversione di base. Conversione decimale binario. Si calcolano i resti delle divisioni per due
Conversione di base Dato N>0 intero convertirlo in base b dividiamo N per b, otteniamo un quoto Q 0 ed un resto R 0 dividiamo Q 0 per b, otteniamo un quoto Q 1 ed un resto R 1 ripetiamo finché Q n < b
DettagliArchitettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock. Prof. Andrea Sterbini
Architettura degli Elaboratori Lez. 8 CPU MIPS a 1 colpo di clock Prof. Andrea Sterbini sterbini@di.uniroma1.it Argomenti Progetto della CPU MIPS a 1 colpo di clock - Istruzioni da implementare - Unità
DettagliModulo: Elementi di Informatica
Facoltà di Medicina Veterinaria Corso di laurea in Tutela e benessere animale Corso Integrato: Fisica medica e statistica Modulo: Elementi di Informatica I calcolatori sono classificati in base alla potenza,
Dettagli04 Aritmetica del calcolatore
Aritmetica del calcolatore Numeri a precisione finita - con un numero finito di cifre - non godono della proprietà di chiusura - le violazioni creano due situazioni distinte: - overflow - underflow Pagina
DettagliUniversità degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche
Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche L algebra di oole Rev.1.1 of 2012-04-26 Componenti logiche di un elaboratore Possiamo
DettagliEs Soluzioni S = A B. R in. Full. Adder
Es. 5 - oluzioni 1) ddizionatore Half dder (senza riporto in ingresso): 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 1 1 1 1 1
DettagliInteri positivi e negativi
Definizioni: numerali e numeri Un numerale è solo una stringa di cifre Un numerale rappresenta un numero solo se si specifica un sistema di numerazione Lo stesso numerale rappresenta diversi numeri in
DettagliOgni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale.
Ogni CPU è in grado di eseguire un insieme limitato di istruzioni macchina codificate in binario secondo il seguente schema generale. Campo Codice Operativo Campo Operandi K bit n-k bit n bit 1 Istruzione
Dettagli