Circuiti combinatori notevoli
|
|
- Assunta Palumbo
- 5 anni fa
- Visualizzazioni
Transcript
1 Architettura degli Elaoratori e delle Reti Lezione 5 Circuiti cominatori notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 5 1 Comparatore! Confronta parole di n it " IN: 2 gruppi di n it " OUT: 1 it A n C " OUT = 1 se i due IN sono uguali " OUT = 0 se diversi. B n 1 C i = A i B i C = C 0 C 1... C n 1 L 5 2
2 Comparatore! Comparatore a n ingressi: schema circuitale a 0 0 a 0 0 a 1 a 1 1 OUT 1 OUT a n-1 a n-1 n-1 n-1 n porte XNOR + 1 AND ad n ingressi n porte XOR + 1 NOR ad n ingressi L 5 3 Decodificatore (decoder)! n ingressi, 2 n uscite! Il numero espresso sugli ingressi è usato per asserire (porre a 1) la linea di uscita di tale indice " con 4 linee di input e 16 di output (da 0 a 15), se in ingresso arriva il valore 0110, in uscita si alza la linea di indice 5 (la sesta!)! usato per inidirizzare la memoria i 1 i n o 1 o 2 n L 5 4
3 La funzione decoder L 5 5 Multiplexer! Operatore di selezione " IN: n linee di input (data) k linee di controllo (select) " OUT: 1 linea Il valore fornito sulla linea di controllo viene connessa all uscita la linea di ingresso selezionata. data out! Quante linee di controllo? k = ceil ( log 2 n ) 0 0 select Linee di input: n = 4 Linee di controllo: k = ceil( log 2 4 ) = 2 L 5 6
4 Multiplexer inario! n = 2, k = 1 " Selezione S apre la porta opportuna " Circuito logico a 3 ingressi, 1 uscita S X 0 X 1 C C = SX 0 X 1 + SX 0 X 1 + SX 0 X 1 + SX 0 X 1 = = SX 0 + SX 1 L 5 7 Sintesi Multiplexer in forma canonica POS C = ( S + X 0 + X 1 )( S + X 0 + X 1 )( S + X 0 + X 1 )( S + X 0 + X 1 ) = " a = S + X # 1 $ = S + X 0 [( )( + X 1 )] ( a + X 0 ) a + X 0 = + X 1 [ ( )] = = [ + ( X 1 + X 1 ) + X 1 X 1 ] [ a] = a = = ( S + X 1 )( S + X 0 ) S X 0 X 1 C L 5 8
5 Multiplexer (Mux) a più vie.! Una sola porta alla volta viene aperta dal segnale S. " Le porte sono mutuamente esclusive. L 5 9 HALF Adder (1 it)! Somma aritmetica tra 2 it " 2 ingressi: addendi: a, " 2 uscite: somma: s riporto: r a HA r out s Taella della verità a somma riporto L 5 10
6 FULL Adder (1 it)! Gestisce anche il riporto in ingresso r in a " 3 ingressi: " 2 uscite: s, r OUT FA a r in r out s r out s r out s = m 1 + m 2 + m 4 + m 7 r out = m 3 + m 5 + m 6 + m 7 s = ar in = ar in + ar + ar in in + ar + ar in in + ar + ar in in L 5 11 Semplificando le espressioni s = ar in = = ( a )r in + ( a + a)r in = = ( a )r in + ( a )r in = ( ) r in = a r out = ar in = = a( r in + r in ) + ( a + a)r in = = a + ( a )r in L 5 12
7 Implementazione circuitale s = ( a )r in + ( a )r in = a r out = a + ( a )r in ( ) r in r in r out a s L 5 13 Moltiplicazione inaria x (27 10 ) = (7 10 ) Moltiplicando Moltiplicatore ( ) Prodotto! Come fare il calcolo con circuiti logici? " Possiamo scomporre l operazione in due stadi: " Primo stadio: prodotti parziali si mette in AND ciascun it del moltiplicatore con i it corrispondenti del moltiplicando " Secondo stadio: somme si effettuano le somme (full adder) dei it sulle righe contenenti i prodotti parziali L 5 14
8 La matrice dei prodotti parziali In inario i prodotti parziali sono degli AND L 5 15 Il circuito che effettua i prodotti L 5 16
9 Somma prime 2 righe dei prodotti parziali x = L 5 17 Somma della terza riga x = L 5 18
10 Somma prodotti parziali circuito completo Overflow: A e B su: N it # P su: 2N it L 5 19 Valutazione del cammino critico! N = 4 " Ritardo AND = 1 " Ritardo HA = 1 " Ritardo FA = 3 1! Cammino critico = L 5 20
11 ALU: Arithmetic-Logic Unit ALU: Arithmetic-Logic Unit! Esegue le operazioni aritmetico-logiche +,, x,,... and, or, not, xor, =,,...! Normalmente integrata nel processore " Inizio anni 90 # introduzione con il nome di co-processore matematico " Le ALU non compaiono solamente nei micro-processori! E un circuito cominatorio " Rappresentaile come insieme di funzioni logiche! Opera su parole (N it) " 6502, 8080, Z-80 8 it " MIPS, 80386: 32 it " PowerPC G5, Athlon64: 64 it! Struttura modulare " Blocchi funzionali da 1 it, replicati N volte L 5 21 Struttura MODULARE di una ALU ALU a N it $ N ALU a 1 it (ALU elementari) ALUop Struttura ALU elementare: a 0! Ingressi: Operandi: a k, k Riporto in ingresso: r in Selettore operazione: ALUop 0 ALU 0 y 0 a 1! Uscite: Risultato: y k Riporto in uscita: r out 1 ALU 1 y 1 a 2 ALU op 2 ALU 2 y 2 Calcolo... Selezione a N 1 N 1 ALU N 1 y N 1 L 5 22
12 Progettazione della ALU! Porta AND / OR " Selezionaile! Componenti: " 1 porta AND " 1 porta OR " 1 Multiplexer (MUX) a Calcolo... ALU op Selezione ALU op y a ALUop = 0 y = AND(a,) ALUop = 1 y = OR(a,) y L 5 23 FULL Adder (1 it)! Gestisce anche il riporto in ingresso " 3 ingressi: a,, r IN " 2 uscite: s, r OUT a r in full adder s r out a r in r out s s = ar in = a r in r out = ar in = a + ( a )r in r in a r out s L 5 24
13 ALU 1 it Operazioni:! OR, AND, somma r in ALUop! ALUop: 2 it 00: s = a and 01: s = a or 10: s = a + + r in a y r out L 5 25 ALU a 32 it! Come collegare N ALU a 1 it per ottenere ALU a N it?! ALU a N it:! ALU in parallelo, ma... " Propagazione dei riporti " Limite alla velocità di calcolo Flusso dei riporti a 0 0 a 1 1 a ALUop r IN r OUT r IN ALU 0 ALU 1 r OUT r IN ALU 2 r OUT y 0 y 1 y 2 a N 1 N 1 r IN ALU r N 1 OUT y N 1 Flusso di calcolo L 5 26
14 Sottrazione! Sottrazione addizione dell opposto: a = a + ( ) " Posso farlo con gli stessi circuiti dell addizione, ma devo costruire a partire da! Complemento a 2: = not() + 1 " Inversione logica it-a-it " Aggiunta della costante 1 : pongo r in (0) = 1 Inversione logica it-a-it: Invertitore: If (inverti=1) f = ~ else f = invertib f f = XOR invertib invertib f L 5 27 ALU - it i-esimo Operazioni: AND, OR, +, Propagazione riporti: r in (i) = r out (i-1) i = 1, 2, 3,...31 Addizione: r in (0) = 0, invertib = 0 invertib ALUop Sottrazione: r in (0) = 1, invertib = 1 FA r out L 5 28
15 Comparazione (confronto)! Comparazione: if a < then y = 1 (y = ) " Fondamentale per dirigere il flusso di esecuzione (test, cicli...) if (a<) y = [ ] else y = [ ]! Implementazione: if ALUop = comparazione then y(i) = 0, i = 1, 2, 3,..., N 1 if (a < ) y(0) = 1 else y(0) = 0 Devo: " Imporre tutti i it di y (tranne y 0 ) a 0; " Calcolare y 0 in ase alla condizione a< L 5 29 Come sviluppare la comparazione?! IDEA: in complemento a 2, il MSB della somma (it di segno) = 1 per numeri negativi # s MSB = 1 a < a < 0 # s MSB = 1 Implementazione:! Nuovo ingresso: LESS IF:ALUop = comparazione # s i = LESS i! Operazioni: " Calcolare la differenza a (senza mandarla in uscita) " Inviare l uscita del sommatore del MSB a LESS di ALU 0 s N 1 LESS 0 " Questa uscita viene chiamata segnale di set L 5 30
16 ALUi con comparatore Less(i) 0 i = 1, 2, 3,... N 1 Less(0) s 31 iff (a < ) & (S = comparazione) invertib r in ALUop a i i Less(i) r out L 5 31 Overflow! Esempio decimale: " a + = c dove a,,c tutti codificati con 2 cifre decimali " a = 19, = 83 " Overflow: = (1)02! Supponendo il MSB dedicato al it di segno... " = 102 " L overflow modifica il MSB (in compl. a 2, dedicato al segno)! Overflow nella somma quando: a + = s, a > 0, > 0 MSB di a e = 0, MSB di s = 1 a + = s, a < 0, < 0 MSB di a e = 1, MSB di s = 0! Si può avere overflow con a e di segno opposto? L 5 32
17 Circuito di riconoscimento dell overflow! 3 ingressi, tutti dalla ALU N 1 : " MSB di a, e somma: a N 1 N 1 s N 1 a s 31 overflow a s 31 Overflow detector over flow L 5 33 Overflow Overflow nella differenza: 019 ( 083 ) = 102! Overflow nella differenza quando: a + ( ) = s, a > 0, ( ) > 0 MSB di a e ( ) = 0, MSB di s = 1 a + ( ) = s, a < 0, ( ) < 0 MSB di a e ( ) = 1, MSB di s = 0 + : MSB di : MSB di ( ) = MSB di NOT() $ +/ : MSB di f invertib f! Utilizzando f, a valle dello XOR, anziché, il rivelatore di overflow funziona sia per la somma che per la differenza! L 5 34
18 Circuito di riconoscimento dell overflow! 3 ingressi, tutti dalla ALU31: " MSB di a, e somma: a s 31 a 31 f 31 s 31 overflow a 31 f 31 s 31 Overflow detector over flow L 5 35 Struttura ALU N 1 con Overflow detector invert_b r in ALUop a N 1 y N 1 N 1 less N 1 =0 less 0 ALU N 1 Overflow L 5 36
19 ALU completa a 32 it! InvertiB e r IN (0) sono lo stesso segnale Test di uguaglianza:! Operazioni necessarie " Impostare una differenza. " Effettuare l OR di tutti i it somma. " Uscita dell OR = 0 i due numeri sono uguali Operazioni possiili: " AND " OR " Somma / Sottrazione " Comparazione " Test di uguaglianza L 5 37 ALU a 32 it: struttura finale ALUop ALUop funzione 000 and 001 or (add) 110 (su) 111 set less than L 5 38
Moltiplicatori HW e ALU
Moltiplicatori HW e ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice B5 prima parte. Per approfondimenti
DettagliLa ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano
La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3
DettagliTecniche di semplificazione. Circuiti digitali notevoli
Architettura degli Elaboratori e delle Reti Lezione 5 Tecniche di semplificazione Circuiti digitali notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano A.A.
DettagliForme canoniche, circuiti notevoli, criteri di ottimizzazione
Architettura degli Elaboratori e delle Reti Lezione 5 Forme canoniche, circuiti notevoli, criteri di ottimizzazione Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università
DettagliCircuiti combinatori notevoli e circuiti aritmetici
Architettur degli Elortori e delle Reti Lezione 5 Circuiti comintori notevoli e circuiti ritmetici F. Pedersini Diprtimento di Scienze dell Informzione Università degli Studi di Milno L 5 1 Comprtore COMPARATORE!
DettagliLezione 7 Sommatori e Moltiplicatori
Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario
DettagliSommatori e Moltiplicatori. Sommario
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,
DettagliCircuiti combinatori notevoli e circuiti aritmetici
Architettur degli Elortori e delle Reti Circuiti comintori notevoli e circuiti ritmetici F. Pedersini Diprtimento di Informtic Università degli Studi di Milno L 5 1 Comprtore COMPARATORE v Confront 2 prole
DettagliSommatori e Moltiplicatori
Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice C5 prima parte. Per approfondimenti
DettagliArchitettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico
Architettura degli Elaboratori e Laboratorio Matteo Manzali Università degli Studi di Ferrara Anno Accademico 2016-2017 Algebra booleana L algebra booleana è un particolare tipo di algebra in cui le variabili
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori
DettagliLezione 7 ALU: Moltiplicazione e divisione
Architettura degli Elaboratori e delle Reti Lezione 7 ALU: Moltiplicazione e divisione F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/34 Sommario! Sommatori
DettagliALU + Bistabili. Sommario
ALU + Bistabili Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni B.7 & B.8. 1/39 Sommario ALU: Comparazione,
DettagliALU + Bistabili. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano
ALU + Bistabili Prof. Alberto Borghese Dipartimento di Informatica alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: sezioni B.7 & B.8. 1/39 Sommario ALU: Comparazione,
DettagliReti combinatorie. Reti combinatorie (segue)
Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà
DettagliReti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1
Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un
DettagliComponenti notevoli combinatori
Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer
DettagliCircuiti di base e ALU. Lorenzo Dematte
Circuiti di base e ALU Lorenzo Dematte (dematte@ieee.org) Multiplexer Multiplexer Decodificatore demux CPU ALU: Arithmetic Logic Unit CU: Control Unit Aritmetica con reti logiche I circuiti realizzano
DettagliModuli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori
Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit
DettagliCircuiti combinatori notevoli
Circuiti combinatori notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/33 Sommario Implementazione
DettagliCircuiti digitali notevoli: ALU
Architettur degli Elbortori e delle Reti Lezione 6 Circuiti digitli notevoli: ALU Proff. A. Borghee, F. Pederi Diprtimento di Scienze dell Informzione Univerità degli Studi di Milno A.A. 25/6 L 6 /27 ALU:
DettagliCircuiti digitali notevoli: ALU
Architettur degli Elortori e delle Reti Lezione 6 Circuiti digitli notevoli: ALU F. Pederini Diprtimento di Scienze dell Informzione Univerità degli Studi di Milno L 6 /3 ALU: Arithmetic-Logic Unit! Eegue
DettagliUniversità degli Studi di Cassino
Corso di Reti combinatorie Anno Accademico 27/28 Francesco Tortorella Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,x 2,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei
DettagliCircuti AND, OR, NOT Porte logiche AND
Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni
DettagliArchitettura degli Elaboratori
circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni
DettagliIl Livello Logico-Digitale. Blocchi funzionali combinatori
Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio
DettagliPorte logiche di base. Cenni circuiti, reti combinatorie, reti sequenziali
Porte logiche di base Cenni circuiti, reti combinatorie, reti sequenziali NOT AND A R A B R OR A R B Quindi NAND o NOR sono complete circuiti con solo porte NAND o solo porte NOR. Reti combinatorie Rete
DettagliLogica binaria. Cap. 1.1 e 2.1 dispensa
Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione
DettagliCircuiti Combinatori
Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni
Dettaglisenza stato una ed una sola
Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette
DettagliArchitettura degli Elaboratori A Modulo 2
ALU Architettura degli Elaboratori A Modulo 2 ALU slides a cura di Andrea Torsello e Salvatore Orlando ( Unit ALU (Arithmetic Logic circuito combinatorio all interno del processore per l esecuzione di
DettagliCalcolatori Elettronici
Calcolatori Elettronici LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE ALU e REGISTER FILE Massimiliano Giacomin 1 DOVE CI TROVIAMO LIVELLO SIST. OP. Application Binary Interface (ABI) ISA Instruction Set Architecture
DettagliLa seconda forma canonica Circuiti notevoli. Sommario
La seconda forma canonica Circuiti notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/41 Sommario
Dettagliuna rete combinatoria è un circuito logico avente n ingressi (x 1
Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei quali assume valori binari (/), e tale che a ciascuna combinazione degli
DettagliUnità Aritmetico-Logica
Unità Aritmetico-Logica A ritmethic L ogic U nit E l unità che esegue le operazioni aritmetiche e le operazioni logiche AND e OR 1-bit ALU : è una componente dell ALU che produce un singolo bit sui 32
DettagliMoltiplicazione e ALU
Moltiplicazione e ALU Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2017-2018.html) 1
DettagliEsercitazione del 23/03/ Soluzioni
Esercitazione del 23/03/2006 - Soluzioni ) Addizionatore Half Adder (senza riporto in ingresso): A B S R 0 0 0 0 0 0 0 0 0 S = A B R = A B A B Half Adder S R A S R B N.Porte = 2 Cammino Critico S =, R
DettagliComponenti di un sistema digitale
Componenti di un sistema digitale Il Multiplexer 2x a b Dispositivo che permette di selezionare uno degli n ingressi e presentarlo in uscita Con n linee di ingresso un multiplexer richiede un numero di
DettagliArchitettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard
Architettura degli Elaboratori Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara Componenti Combinatori Standard Riassunto: Semplificazione Primo procedimento: utilizzo di tecniche algebriche
DettagliCircuiti e reti combinatorie. Appendice A (libro italiano) + dispense
Circuiti e reti combinatorie Appendice A (libro italiano) + dispense Linguaggio del calcolatore Solo assenza o presenza di tensione: o Tante componenti interconnesse che si basano su e Anche per esprimere
DettagliEsercitazioni di Reti Logiche. Lezione 4
Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti
Architettura degli Elaboratori e delle Reti Lezione 18 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 18 1/2 Sommario!
DettagliEsercitazioni di Reti Logiche
Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico
DettagliEs. 05. Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e. complemento a due e sottrazione; overflow.
Es. 05 Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e senza riporto); conversione in complemento a due e sottrazione; overflow. Es. 1 Si scriva la tabella di verità per un addizionatore
DettagliCPU a singolo ciclo. Lezione 18. Sommario. Architettura degli Elaboratori e delle Reti. Proff. A. Borghese, F. Pedersini
Architettura degli Elaboratori e delle Reti Lezione 8 CPU a singolo ciclo Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 8 /33 Sommario! La
DettagliEsercitazione del 17/03/2005
Esercitazione del 7/03/2005 ) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 0 0 0 0 = = Half dder N.Porte = 2 Cammino Critico =, = 2) ddizionatore Full dder ( con riporto in ingresso ):
DettagliArchitettura dei sistemi di elaborazione: La CPU: Architettura (parte 2)
Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) ALU L unità aritmetico logica o ALU rappresenta l apparato muscolare di un calcolatore, il dispositivo cioè che esegue le operazioni
DettagliArchitetture aritmetiche
Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in
DettagliAppunti di informatica. Lezione 3 anno accademico Mario Verdicchio
Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come
Dettaglicircuiti combinatori: ALU
Architettura degli Elaboratori circuiti combinatori: ALU ALU ALU (Arithmetic Logic Unit) circuito combinatorio all!interno del processore per l!esecuzione di istruzioni macchina di tipo aritmetico/logiche
DettagliFirmware Division & Floating pointer adder
Firmware Division & Floating pointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5 1/47
DettagliLogica Digitale. Fondamenti di Informatica - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
DettagliEsercizio , (+61,81) CA2: , = , (-61,81)
Compito A Es. : Esprimi in complemento a due il numero decimale - 6,8 arrestandosi al 6 bit dopo la virgola. Esprimi lo stesso numero normalizzato in virgola mobile. Quanti bit sono necessari complessivamente
DettagliUniversità degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche
Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche L algebra di oole Rev.1.1 of 2012-04-26 Componenti logiche di un elaboratore Possiamo
DettagliEs Soluzioni S = A B. R in. Full. Adder
Es. 5 - oluzioni 1) ddizionatore Half dder (senza riporto in ingresso): 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 1 1 1 1 1
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliElettronica dei Sistemi Programmabili A.A Microcontrollori. Esercizi
Elettronica dei Sistemi Programmabili A.A. 2013-2014 Microcontrollori Esercizi Registro speciale APSR: flag della ALU Flag della ALU N (b31) : copia di b31 del risultato. '1' se negativo, '0' se posivo
DettagliArithmetic and Logic Unit e moltiplicatore
Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore
DettagliReti Logiche Combinatorie
Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica
DettagliUn circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati e collegati
Il Livello LogicoDigitale i Blocchi funzionali combinatori Circuiti integrati Un circuito integrato è una piastrina di silicio (o chip), quadrata o rettangolare, sulla cui superficie vengono realizzati
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 19 Febbraio Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 19 Febbraio 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina.
DettagliAritmetica dei calcolatori. La rappresentazione dei numeri
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliFirmware Division & Floating gpointer adder
Firmware Division & Floating gpointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5
DettagliAritmetica dei calcolatori
Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione
DettagliMultiplexer. Multiplexer 2 a 1 (a 1 bit) e sua implementazione. Multiplexer 2 a 1 (a 32 bit) e sua implementazione
Decoder Circuito combinatorio con n input e 2 n output Traduce gli n bit di input nell equivalente valore binario, e abilita a 1 l uscita corrispondente, mentre le altre uscite sono disabilitate a 0 Esiste
DettagliFloating pointer adder & Firmware Division. Sommario
Floating pointer adder & Firmware Division Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5 1/43
DettagliPSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore
PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave
DettagliLaboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici
Laboratorio di Architettura degli Elaboratori A.A. 2016/17 Circuiti Logici Per ogni lezione, sintetizzare i circuiti combinatori o sequenziali che soddisfino le specifiche date e quindi implementarli e
DettagliLSS : Reti Logiche: circuiti combinatori
LSS 2018-19: Reti Logiche: circuiti combinatori Piero Vicini AA 2018-2019 Introduzione Argomenti: Codici e aritmetica Operatori dell algebra booleana Minimizzazione e sintesi di funzioni Esempi di implementazione
DettagliCircuiti combinatori ALU
Circuiti combinatori ALU Salvatore Orlando Arch. Elab. - S. Orlando Circuiti integrati I circuiti logici sono realizzatati come IC (circuiti integrati) realizzati su chip di silicio (piastrina) gates e
DettagliFirmware Division, UC & Floating pointer adder
Firmware Division, UC & Floating pointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson, 5a Ed.:
DettagliReti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori
Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori
DettagliUnita aritmetica e logica. Input e output della ALU. Rappresentazione degli interi. Rappresentazione in modulo e segno. Aritmetica del calcolatore
Unita aritmetica e logica Aritmetica del calcolatore Capitolo 9 Esegue le operazioni aritmetiche e logiche Ogni altra componente nel calcolatore serve questa unita Gestisce gli interi Puo gestire anche
DettagliLogica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna
Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di ologna http://www.moreno.marzolla.name/ Logica binaria 2 appresentazione dell'informazione I calcolatori
DettagliAritmetica binaria e circuiti aritmetici
Aritmetica binaria e circuiti aritmetici Architetture dei Calcolatori (lettere A-I) Addizioni binarie Le addizioni fra numerali si effettuano cifra a cifra (come in decimale) portando il riporto alla cifra
DettagliLa rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell Informazione Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione
DettagliCircuiti combinatori
Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2017-2018 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico
DettagliPorte logiche. Porte logiche. Corso di Architettura degli Elaboratori. Algebra Booleana
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Matteo Baldoni Dipartimento di Informatica Università degli Studi di Torino C.so
DettagliI sommatori S R. R in. Full. Adder
I sommatori 1) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 0 0 0
DettagliVirtual CPU (Eniac): parte 2
Architettura dei Calcolatori Prof. Enrico Nardelli Università degli Studi di Roma Tor Vergata Virtual CPU (Eniac): parte 2 1 Dove eravamo rimasti OpCode 2 La ALU e le sue funzionalità Operazioni possibili:
DettagliLe operazioni. di somma. e sottrazione
Le operazioni di somma e sottrazione S. Salvatori marzo 2016 (36 di 171) L'unità aritmetico-logica La ALU rappresenta l'elemento principale di una CPU quale dispositivo di elaborazione. ALU AI BUS ESTERNI
DettagliReti Combinatorie: sintesi
Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.
DettagliCodifica e aritmetica binaria
Codifica e aritmetica binaria Corso ACSO prof. Cristina Silvano, Politecnico di Milano Codifica binaria dell informazione Il calcolatore utilizza un alfabeto binario: usiamo dispositivi elettronici digitali
DettagliMux X I 7..0 O 3 S 2..0 X 1 X 2
pprofondimento multiplexer Mi serve un multiplexer a 8 vie, ma dispongo solo di molti multiplexer a 2 vie X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 S 0 S 0 S 0 S 0 S 0 =0 per indici pari ed 1 per indici dispari
DettagliArchitettura degli Elaboratori. Classe 3 Prof.ssa Anselmo. Appello del 20 Giugno Attenzione:
Cognome.. Nome.... Architettura degli Elaboratori Classe 3 Prof.ssa Anselmo Appello del 20 Giugno 2016 Attenzione: Inserire i propri dati nell apposito spazio sottostante e in testa a questa pagina. Preparare
DettagliIl Processore: l Unità di Controllo della ALU Barbara Masucci
Architettura degli Elaboratori Il Processore: l Unità di Controllo della ALU Barbara Masucci Punto della situazione Abbiamo visto come costruire l Unità di Elaborazione Dati (Datapath) del processore MIPS
DettagliPrefazione del Prof. Filippo Sorbello... VII. Prefazione del Prof. Mauro Olivieri... Prefazione degli autori...
Indice Prefazione del Prof. Filippo Sorbello........................... VII Prefazione del Prof. Mauro Olivieri............................ Prefazione degli autori.........................................
DettagliCorso di Architettura degli Elaboratori. Porte logiche (I) Architetture degli Elaboratori. Porte logiche (III) Porte logiche (II)
Corso di Architettura degli Elaboratori Il livello logico digitale: Algebra Booleana e Circuiti logici digitali di base Porte logiche (I) Invertitore a transistor: quando V in è basso, V out è alto e viceversa
DettagliVirtual CPU Eniac parte 2
Virtual CPU Eniac parte 2 Università degli Studi di Roma Tor Vergata Dr.ssa Veronica Marchetti Dove eravamo rimasti OpCode 2 I Flag Bit del registro PSW. Utilizzati per prendere decisioni in base all esito
DettagliLogica Digitale. Fondamenti Informatica 2 - Prof. Gregorio Cosentino
Logica Digitale 1 Ma in fondo quali sono i mattoncini che compongono un calcolatore elettronico? Porte Circuiti Aritmetica Memorie Bus I/O And, Or, Nand, Nor, Not Multiplexer, Codif, Shifter, ALU Sommatori
Dettaglianno scolastico 2009 / 2010 ELETTRONICA per Elettrotecnica ed Automazione
CIRCUITI COMBINATORI Un circuito combinatorio (o rete combinatoria) è un insieme interconnesso di porte logiche il cui output, istante per istante dipende unicamente dallo stato che gli ingressi della
DettagliCalcolatori Elettronici A a.a. 2008/2009
Calcolatori Elettronici A a.a. 2008/2009 LIVELLO ORGANIZZAZIONE: SCHEMI DI BASE Massimiliano Giacomin 1 DUE ASPETTI Progettare circuiti per permettano di: 1. Trasferire l informazione da un punto a un
DettagliArchitettura degli elaboratori CPU a ciclo singolo
Architettura degli elaboratori CPU a ciclo singolo Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento sul Patterson: capitolo
DettagliProgetto di Circuiti Aritmetici
Progetto di Circuiti Aritmetici Maurizio Palesi Maurizio Palesi 1 Introduzione Caratteristiche principali di valutazione Velocità Valutata per il caso peggiore Costo Precisione Es., operazioni in virgola
Dettagli