Sommatori e Moltiplicatori. Sommario

Dimensione: px
Iniziare la visualizzazioe della pagina:

Download "Sommatori e Moltiplicatori. Sommario"

Transcript

1 Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW, capitolo 9 fino a sul Fummi, Per gli algoritmi di moltiplicazione: capitolo 3 (fino a 3.4) del Patterson. /23 Sommario Sommatori Moltiplicatori 2/23

2 Somma e prodotto logico A B Y Somma => OR A Y B A B Y Moltiplicazione => AND A B Y 3/23 AND e OR su più bit AND = OR = 4/23 2

3 Tabella della verità della somma: (Half) Adder ad bit a b a b somma riporto r HA s s = a b r = ab a b s r La somma è diventata un operazione logica! Cammini critici: Somma = ; Riporto = ; Complessità Somma = porta; Riporto = porta; 5/23 Full Adder ad bit Tabella della verità della somma completa: a b r in somma riporto s = m + m 2 + m 4 + m 7 r = m 3 + m 5 + m 6 + m 7 s = a b r in + a b r in + a b r in + a b r in = _ = (a b) r in + (ab + ab) r in = = (a b) r in + (a b) r in r in a b _ r out = a b r in + a b r in + a b r in + a b r in = ab + (a b) r in r out FA s 6/23 3

4 s = (a b) r in + (a b) r in r out =ab+ (a b) r in Implementazione circuitale r in r in a (a b) (a b) ab r out b!r in!(a b) s r in 7 porte logiche. Cammini critici: s -> 3; r out -> 3 7/23 r s = out = Semplificazione circuitale ( a b) rin + ( a b) rin = ( a b) ab + ( a b) r in r in a b r in r in 5 porte logiche. Cammini critici: s > 2; r out -> 3 s a r out b 8/23 4

5 Implementazione mediante PLA a b r in somma r out SOP: costruisco i mintermini e li sommo. r in a b 9/23 AND OR r out s Esercizi con ROM e PLA Implementare il circuito del Full Adder mediante ROM Scrivere il circuito che esegue la somma di: in base 2. Riportare tutte le uscite delle porte logiche. Scrivere il circuito che esegue la seguente sottrazione: 5-2 in base 2. Riportare tutte le uscite delle porte logiche. /23 5

6 Sommario Addizionatori Moltiplicatori /23 Moltiplicazione binaria Moltiplicando Moltiplicatore x 27 = Prodotto x = /23 6

7 Moltiplicazione binaria Prodotti parziali Riporto Somma parziale Moltiplicando Moltiplicatore x 27 x = = = = -> 297 Prodotto 3/23 Moltiplicazione binaria (su 4 bit) Prodotti parziali (AND) Somma parziale (Sommatori) Prodotto Moltiplicando Moltiplicatore x = * * 2 + * *2 = **2 2 = Il prodotto parziale è = Moltiplicando incolonnato opportunamente 4/23 7

8 La moltiplicazione binaria Possiamo vederla come: Un primo stadio in cui si mette in AND ciascun bit del moltiplicatore con il moltiplicando. Un secondo stadio in cui si effettuano le somme (full adder) dei bit sulle righe contenenti i prodotti parziali. 5/23 La matrice dei prodotti parziali Prodotti parziali In binario i prodotti parziali sono degli AND. 6/23 8

9 Il circuito che effettua i prodotti Prodotti parziali 7/23 Somma delle prime 2 righe dei prodotti parziali Somma dei primi 2 prodotti parziali: Aggiunge il terzo prodotto parziale: HA e FA non sono equivalenti per i diversi cammini critici. 8/23 x = = -> 297 9

10 Somma della terza riga I primi due prodotti parziali sono sommati dalla prima batteria di sommatori. Ogni altro prodotto parziale è sommato da un ulteriore batteria di sommatori. x 27 x = = = = -> 297 9/23 Circuito completo della somma dei prodotti parziali N- batterie di sommatori Problema: overflow: A e B su 32 bit => P su 64 bit. 2/23

11 Valutazione della complessità Complessità: Half Adder: 2 porte Full Adder: 5 porte Stadio AND: A su N bit B su M bit N * M porte AND Stadio OR: Numero porte se N = M = 4 -> 48 N sommatori per riga M- righe riga Altre righe (M-2) Numero porte = (N-2) * 5 + 2* + (M-2) *[ (N-) * 5 + ] 2/23 Valutazione del cammino critico Cammini critici: Half Adder: Somma porta Riporto porta Full Adder: Somma - 2 porte Riporto - 3 porte Valutazione del cammino critico Gli AND operano in parallelo: ritardo Cammino critico: 2 22/23

12 Sommario Addizionatori Moltiplicatori 23/23 2

Sommatori e Moltiplicatori

Sommatori e Moltiplicatori Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: B.5 sul Patterson, per i moltiplicatori HW,

Dettagli

Sommatori e Moltiplicatori

Sommatori e Moltiplicatori Sommatori e Moltiplicatori Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice C5 prima parte. Per approfondimenti

Dettagli

Moltiplicatori HW e ALU

Moltiplicatori HW e ALU Moltiplicatori HW e ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti: Appendice B5 prima parte. Per approfondimenti

Dettagli

Lezione 7 Sommatori e Moltiplicatori

Lezione 7 Sommatori e Moltiplicatori Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 /36 Sommario

Dettagli

Lezione 7 ALU: Moltiplicazione e divisione

Lezione 7 ALU: Moltiplicazione e divisione Architettura degli Elaboratori e delle Reti Lezione 7 ALU: Moltiplicazione e divisione F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/34 Sommario! Sommatori

Dettagli

Es. 05. Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e. complemento a due e sottrazione; overflow.

Es. 05. Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e. complemento a due e sottrazione; overflow. Es. 05 Addizionatori (Half Adder, Full Adder); sommatori a n bit (con e senza riporto); conversione in complemento a due e sottrazione; overflow. Es. 1 Si scriva la tabella di verità per un addizionatore

Dettagli

Esercitazione del 23/03/ Soluzioni

Esercitazione del 23/03/ Soluzioni Esercitazione del 23/03/2006 - Soluzioni ) Addizionatore Half Adder (senza riporto in ingresso): A B S R 0 0 0 0 0 0 0 0 0 S = A B R = A B A B Half Adder S R A S R B N.Porte = 2 Cammino Critico S =, R

Dettagli

I sommatori. Sommario

I sommatori. Sommario I ommatori Prof. Alberto Borghee Dipartimento di Informatica borghee@di.unimi.it Univerità degli Studi di Milano Riferimenti: Appendice B5 prima parte. 1/33 Sommario Addizionatori Addizionatori ad anticipazione

Dettagli

Circuiti combinatori notevoli

Circuiti combinatori notevoli Architettura degli Elaoratori e delle Reti Lezione 5 Circuiti cominatori notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 5 1 Comparatore! Confronta parole

Dettagli

Firmware Multiplier. Sommario

Firmware Multiplier. Sommario Firmware Multiplier Prof. lberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson 5a ed.: B.6 & 3.4 /33 Il moltiplicatore firmware Sommario

Dettagli

Esercitazione del 17/03/2005

Esercitazione del 17/03/2005 Esercitazione del 7/03/2005 ) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 0 0 0 0 = = Half dder N.Porte = 2 Cammino Critico =, = 2) ddizionatore Full dder ( con riporto in ingresso ):

Dettagli

La ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano

La ALU. Prof. Alberto Borghese Dipartimento di Scienze dell Informazione Università degli Studi di Milano La ALU Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimento sul Patterson: sezione C.5 1/38 Sommario ALU ad 1 bit ALU a 3

Dettagli

Firmware Multiplier. Sommario

Firmware Multiplier. Sommario Firmware Multiplier Prof. lberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson 5a ed.: B.6 & 3.4 /33 Sommario Il moltiplicatore firmware

Dettagli

Circuiti combinatori notevoli

Circuiti combinatori notevoli Circuiti combinatori notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/33 Sommario Implementazione

Dettagli

Componenti notevoli combinatori

Componenti notevoli combinatori Corso di Laurea in Informatica Componenti notevoli combinatori Architettura dei Calcolatori Prof. Andrea Marongiu andrea.marongiu@unimore.it Anno accademico 2018/19 Demultiplexer / Decoder (1/2) Il demultiplexer

Dettagli

Aritmetica binaria e circuiti aritmetici

Aritmetica binaria e circuiti aritmetici Aritmetica binaria e circuiti aritmetici Architetture dei Calcolatori (lettere A-I) Addizioni binarie Le addizioni fra numerali si effettuano cifra a cifra (come in decimale) portando il riporto alla cifra

Dettagli

Circuiti combinatori

Circuiti combinatori Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2017-2018 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico

Dettagli

Circuiti combinatori

Circuiti combinatori Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Circuiti combinatori Nicola Basilico Dipartimento di Informatica Via Comelico

Dettagli

Implementazione di circuiti

Implementazione di circuiti Implementazione di circuiti PLA: Programmable Logic Array matrici regolari AND e OR in successione personalizzabili dall utente ROM: Read Only Memory circuiti ad hoc che implementano una particolare funzione

Dettagli

Architetture aritmetiche

Architetture aritmetiche Architetture aritmetiche Sommatori: : Full Adder, Ripple Carry Sommatori: Carry Look-Ahead Ahead, Carry Save, Add/Subtract Moltiplicatori: Combinatori, Wallace,, Sequenziali Circuiti per aritmetica in

Dettagli

Reti Logiche Combinatorie

Reti Logiche Combinatorie Reti Logiche Combinatorie Modulo 4 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Microelettronica e Bioingegneria (EOLAB) Logica combinatoria Un blocco di logica

Dettagli

Architettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard

Architettura degli Elaboratori. Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara. Componenti Combinatori Standard Architettura degli Elaboratori Davide Bertozzi Dipartimento di Ingegneria Università of Ferrara Componenti Combinatori Standard Riassunto: Semplificazione Primo procedimento: utilizzo di tecniche algebriche

Dettagli

Firmware Division. Sommario

Firmware Division. Sommario Firmware Division Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson 5a ed.: 3.4, 3.5 1/33 Sommario Divisione intera 2/33

Dettagli

Lezione 7 Sommatori e Moltiplicatori

Lezione 7 Sommatori e Moltiplicatori Architettura degli Elaboratori e delle Reti Lezione 7 Sommatori e Moltiplicatori Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano L 7 1/36 Sommario!

Dettagli

Firmware Division. Sommario

Firmware Division. Sommario Firmware Division Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson 5a ed.: 3.4, 3.5 1/34 Sommario Divisione

Dettagli

Firmware Division & Floating pointer adder

Firmware Division & Floating pointer adder Firmware Division & Floating pointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5 1/47

Dettagli

Esercitazioni di Reti Logiche. Lezione 4

Esercitazioni di Reti Logiche. Lezione 4 Esercitazioni di Reti Logiche Lezione 4 Progettazione dei circuiti logici combinatori Zeynep KIZILTAN zkiziltan@deis.unibo.it Argomenti Procedura di analisi dei circuiti combinatori. Procedura di sintesi

Dettagli

La rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri

La rappresentazione dei numeri. La rappresentazione dei numeri. Aritmetica dei calcolatori. La rappresentazione dei numeri CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell Informazione Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione

Dettagli

Firmware Division. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano

Firmware Division. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano Firmware Division Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson 5a ed.: 3.4, 3.5 1/36 Sommario Divisione intera Circuiti

Dettagli

Dalla tabella alla funzione canonica

Dalla tabella alla funzione canonica Dalla tabella alla funzione canonica La funzione canonica è la funzione logica associata alla tabella di verità del circuito che si vuole progettare. Essa è costituita da una somma di MinTerm con variabili

Dettagli

Floating pointer adder & Firmware Division. Sommario

Floating pointer adder & Firmware Division. Sommario Floating pointer adder & Firmware Division Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5 1/43

Dettagli

Firmware Division. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano

Firmware Division. Prof. Alberto Borghese Dipartimento di Informatica Università degli Studi di Milano Firmware Division Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson 5a ed.: 3.4, 3.5 1/36 Sommario Divisione intera Circuiti

Dettagli

La seconda forma canonica Circuiti notevoli. Sommario

La seconda forma canonica Circuiti notevoli. Sommario La seconda forma canonica Circuiti notevoli Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@dsi.unimi.it Università degli Studi di Milano Riferimenti: Sezione C3. 1/41 Sommario

Dettagli

Circuiti Combinatori

Circuiti Combinatori Circuiti Combinatori circuiti combinatori sono circuiti nei quali le uscite dipendono solo dalla combinazione delle variabili logiche presenti nello stesso istante all ingresso Essi realizzano: Operazioni

Dettagli

Esercizio , (+61,81) CA2: , = , (-61,81)

Esercizio , (+61,81) CA2: , = , (-61,81) Compito A Es. : Esprimi in complemento a due il numero decimale - 6,8 arrestandosi al 6 bit dopo la virgola. Esprimi lo stesso numero normalizzato in virgola mobile. Quanti bit sono necessari complessivamente

Dettagli

Aritmetica dei calcolatori. La rappresentazione dei numeri

Aritmetica dei calcolatori. La rappresentazione dei numeri Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione

Dettagli

Aritmetica dei calcolatori

Aritmetica dei calcolatori Aritmetica dei calcolatori Rappresentazione dei numeri naturali e relativi Addizione a propagazione di riporto Addizione veloce Addizione con segno Moltiplicazione con segno e algoritmo di Booth Rappresentazione

Dettagli

Tecniche di semplificazione. Circuiti digitali notevoli

Tecniche di semplificazione. Circuiti digitali notevoli Architettura degli Elaboratori e delle Reti Lezione 5 Tecniche di semplificazione Circuiti digitali notevoli F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi di Milano A.A.

Dettagli

Moduli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori

Moduli Combinatori. Moduli Combinatori. Corso di Architetture degli Elaboratori Moduli Combinatori Moduli Combinatori Corso di Architetture degli Elaboratori Coder Circuito codificatore x x z z k n=2 k x n La linea su cui si ha valore viene codificata in uscita mediante log 2 n bit

Dettagli

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori

Reti Logiche 1. Prof. B. Buttarazzi A.A. 2009/2010. Circuiti Addizionatori Reti Logiche 1 Prof. B. Buttarazzi A.A. 2009/2010 Circuiti Addizionatori Sommario Circuiti addizionatori Half-Adder Full-Adder CLA (Carry Look Ahead) 21/06/2010 Corso di Reti Logiche 2009/10 2 Addizionatori

Dettagli

Unita aritmetica e logica. Input e output della ALU. Rappresentazione degli interi. Rappresentazione in modulo e segno. Aritmetica del calcolatore

Unita aritmetica e logica. Input e output della ALU. Rappresentazione degli interi. Rappresentazione in modulo e segno. Aritmetica del calcolatore Unita aritmetica e logica Aritmetica del calcolatore Capitolo 9 Esegue le operazioni aritmetiche e logiche Ogni altra componente nel calcolatore serve questa unita Gestisce gli interi Puo gestire anche

Dettagli

Reti Logiche Combinatorie

Reti Logiche Combinatorie Testo di riferimento: [Congiu] - 2.4 (pagg. 37 57) Reti Logiche Combinatorie 00.b Analisi Minimizzazione booleana Sintesi Rete logica combinatoria: definizione 2 Una rete logica combinatoria èuna rete

Dettagli

Forme canoniche, circuiti notevoli, criteri di ottimizzazione

Forme canoniche, circuiti notevoli, criteri di ottimizzazione Architettura degli Elaboratori e delle Reti Lezione 5 Forme canoniche, circuiti notevoli, criteri di ottimizzazione Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università

Dettagli

Esercitazioni di Reti Logiche

Esercitazioni di Reti Logiche Esercitazioni di Reti Logiche Sintesi di Reti Combinatorie & Complementi sulle Reti Combinatorie Zeynep KIZILTAN Dipartimento di Scienze dell Informazione Universita degli Studi di Bologna Anno Academico

Dettagli

Progetto di Circuiti Aritmetici

Progetto di Circuiti Aritmetici Progetto di Circuiti Aritmetici Maurizio Palesi Maurizio Palesi 1 Introduzione Caratteristiche principali di valutazione Velocità Valutata per il caso peggiore Costo Precisione Es., operazioni in virgola

Dettagli

Aritmetica dei Calcolatori 2

Aritmetica dei Calcolatori 2 Laboratorio di Architettura 1 aprile 2011 1 Operazioni bit a bit 2 Rappresentazione binaria con segno 3 Esercitazione Operazioni logiche bit a bit AND OR XOR NOT IN OUT A B A AND B 0 0 0 0 1 0 1 0 0 1

Dettagli

Componenti di un sistema digitale

Componenti di un sistema digitale Componenti di un sistema digitale Il Multiplexer 2x a b Dispositivo che permette di selezionare uno degli n ingressi e presentarlo in uscita Con n linee di ingresso un multiplexer richiede un numero di

Dettagli

Es Soluzioni S = A B. R in. Full. Adder

Es Soluzioni S = A B. R in. Full. Adder Es. 5 - oluzioni 1) ddizionatore Half dder (senza riporto in ingresso): 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 1 1 1 1 1

Dettagli

Appunti di informatica. Lezione 3 anno accademico Mario Verdicchio

Appunti di informatica. Lezione 3 anno accademico Mario Verdicchio Appunti di informatica Lezione 3 anno accademico 2015-2016 Mario Verdicchio Numeri binari in memoria In un calcolatore, i numeri binari sono tipicamente memorizzati in sequenze di caselle (note anche come

Dettagli

Firmware Division & Floating gpointer adder

Firmware Division & Floating gpointer adder Firmware Division & Floating gpointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it it Università degli Studi di Milano Riferimenti sul Patterson: 3.4, 3.5

Dettagli

PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore

PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore PSPICE simulazione di circuiti digitali Flip Flop M/S, Moltiplicatore parallelo, Memoria SRAM, sommatore, comparatore Laboratorio di Architettura degli Elaboratori - A.A. 24/25 Il flip flop di tipo Master/Slave

Dettagli

Circuti AND, OR, NOT Porte logiche AND

Circuti AND, OR, NOT Porte logiche AND Circuti AND, OR, NOT Porte logiche AND OR NOT A B C Esempio E = ~((AB) + (~BC)) E NAND e NOR NAND (AND con uscita negata): ~(A B) NOR (OR con uscita negata): ~(A+B) Si può dimostrare che le operazioni

Dettagli

Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2)

Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) Architettura dei sistemi di elaborazione: La CPU: Architettura (parte 2) ALU L unità aritmetico logica o ALU rappresenta l apparato muscolare di un calcolatore, il dispositivo cioè che esegue le operazioni

Dettagli

Il Livello Logico-Digitale. Blocchi funzionali combinatori

Il Livello Logico-Digitale. Blocchi funzionali combinatori Il Livello Logico-Digitale Blocchi funzionali combinatori 21-10-2015 Blocchi funzionali combinatori Esiste una ben nota e ormai stabilizzata libreria di blocchi funzionali predefiniti di tipo combinatorio

Dettagli

Esercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT.

Esercizi svolti Y Z. 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari AND, OR, NOT. Esercizi svolti 1. Date le seguenti funzioni logiche ricavare le corrispondenti reti logiche realizzate con porte elementari ND, OR, NOT. a) F= b) F= F= 2. Date le seguenti funzioni logiche ricavare le

Dettagli

Es. 8 Moltiplicazione e divisione tra numeri interi (Firmware)

Es. 8 Moltiplicazione e divisione tra numeri interi (Firmware) Es. 8 Moltiplicazione e divisione tra numeri interi (Firmware) Circuito della moltiplicazione Moltiplicando (A), 32 bit 32 32 ALU 32 Operazione: P = A x B 32 add P Prodotto (P), 63 32 bit Moltiplicatore

Dettagli

I circuiti digitali: dalle funzioni logiche ai circuiti

I circuiti digitali: dalle funzioni logiche ai circuiti Architettura dei calcolatori e delle Reti Lezione 4 I circuiti digitali: dalle funzioni logiche ai circuiti Proff. A. Borghese, F. Pedersini Dipartimento di Scienze dell Informazione Università degli Studi

Dettagli

I sommatori S R. R in. Full. Adder

I sommatori S R. R in. Full. Adder I sommatori 1) ddizionatore Half dder (senza riporto in ingresso): 0 0 0 0 0 1 1 1 Half dder = = N.Porte = 2 Cammino Critico = 1, = 1 2) ddizionatore Full dder ( con riporto in ingresso ): in out 0 0 0

Dettagli

una rete combinatoria è un circuito logico avente n ingressi (x 1

una rete combinatoria è un circuito logico avente n ingressi (x 1 Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei quali assume valori binari (/), e tale che a ciascuna combinazione degli

Dettagli

I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP)

I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimento al testo:

Dettagli

Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche

Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche Università degli Studi di Roma Tor Vergata Facoltà di Ingegneria Corso di Laurea in Ingegneria Medica Operazioni logiche L algebra di oole Rev.1.1 of 2012-04-26 Componenti logiche di un elaboratore Possiamo

Dettagli

Architettura degli Elaboratori

Architettura degli Elaboratori circuiti combinatori: ALU slide a cura di Salvatore Orlando, Marta Simeoni, Andrea Torsello 1 ALU ALU (Arithmetic Logic Unit) circuito combinatorio all interno del processore per l esecuzione di istruzioni

Dettagli

senza stato una ed una sola

senza stato una ed una sola Reti Combinatorie Un calcolatore è costituito da circuiti digitali (hardware) che provvedono a realizzare fisicamente il calcolo. Tali circuiti digitali possono essere classificati in due classi dette

Dettagli

Università degli Studi di Cassino

Università degli Studi di Cassino Corso di Reti combinatorie Anno Accademico 27/28 Francesco Tortorella Reti combinatorie una rete combinatoria è un circuito logico avente n ingressi (x,x 2,,x n ) ed m uscite (y,y 2,,y m ), ciascuno dei

Dettagli

Architettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico

Architettura degli Elaboratori e Laboratorio. Matteo Manzali Università degli Studi di Ferrara Anno Accademico Architettura degli Elaboratori e Laboratorio Matteo Manzali Università degli Studi di Ferrara Anno Accademico 2016-2017 Algebra booleana L algebra booleana è un particolare tipo di algebra in cui le variabili

Dettagli

Aritmetica dei Calcolatori - Operazioni

Aritmetica dei Calcolatori - Operazioni Aritmetica dei Calcolatori - Operazioni Luca Abeni March 2, 2016 Implementazione di Operazioni su Numeri Interi Abbiamo visto come rappresentare numeri naturali ed interi in un computer... Sequenze di

Dettagli

Architettura degli Elaboratori A Modulo 2

Architettura degli Elaboratori A Modulo 2 ALU Architettura degli Elaboratori A Modulo 2 ALU slides a cura di Andrea Torsello e Salvatore Orlando ( Unit ALU (Arithmetic Logic circuito combinatorio all interno del processore per l esecuzione di

Dettagli

Moltiplicazione e ALU

Moltiplicazione e ALU Moltiplicazione e ALU Docente teoria: prof. Federico Pedersini (https://homes.di.unimi.it/pedersini/ae-inf.html) Docente laboratorio: Matteo Re (https://homes.di.unimi.it/re/arch1-lab-2017-2018.html) 1

Dettagli

Il livello logico digitale

Il livello logico digitale Il livello logico digitale porte logiche e moduli combinatori Algebra di commutazione Algebra booleana per un insieme di due valori Insieme di elementi A={,} Operazioni NOT (operatore unario) => = e =

Dettagli

Algebra e circuiti elettronici

Algebra e circuiti elettronici Algebra e circuiti elettronici I computer operano con segnali elettrici con valori di potenziale discreti Sono considerati significativi soltanto due potenziali (high/ low); i potenziali intermedi, che

Dettagli

Le memorie Cache n-associative

Le memorie Cache n-associative Le memorie Cache n-associative Prof. Alberto Borghese Dipartimento di Scienze dell Informazione alberto.borghese@unimi.it Università degli Studi di Milano Riferimento Patterson: 5.2, 5.3 1/30 Sommario

Dettagli

Addizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754

Addizionatori: metodo Carry-Lookahead. Costruzione di circuiti combinatori. Standard IEEE754 Addizionatori: metodo Carry-Lookahead Costruzione di circuiti combinatori Standard IEEE754 Addizionatori Il circuito combinatorio che implementa l addizionatore a n bit si basa su 1-bit adder collegati

Dettagli

Reti Combinatorie: sintesi

Reti Combinatorie: sintesi Reti Combinatorie: sintesi Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.

Dettagli

Logica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna

Logica binaria. Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna Logica binaria Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 Rappresentazione dell'informazione I calcolatori

Dettagli

I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP)

I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) I circuiti digitali: dalle funzioni logiche ai circuiti (le SOP) Prof. Alberto Borghese Dipartimento di Informatica borghese@di.unimi.it Università degli Studi di Milano Riferimento al testo: Sezione C.3;

Dettagli

Elementi di Informatica

Elementi di Informatica Elementi di Informatica Luigi Catuogno Operazioni aritmetiche in binario 1 omma e prodotto di cifre binarie + 0 1 0 0 1 1 1 10 0 1 0 0 0 1 0 1 omma tra numeri binari (senza segno) 1010 + 0011 = 1 1 10

Dettagli

Reti combinatorie. Reti combinatorie (segue)

Reti combinatorie. Reti combinatorie (segue) Reti combinatorie Sommatore Sottrattore Reti sequenziali Generatore di sequenze Riconoscitore di sequenze Reti combinatorie PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà

Dettagli

Reti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1

Reti combinatorie (segue) Reti combinatorie. Lezione 2. Architettura degli Elaboratori A. Sperduti 1 Reti combinatorie Reti sequenziali Sommatore Sottrattore Generatore di sequenze Riconoscitore di sequenze PROGRAMMAZIONE Il programmatore riporta le istruzioni che il calcolatore dovrà eseguire, in un

Dettagli

Circuiti di base e ALU. Lorenzo Dematte

Circuiti di base e ALU. Lorenzo Dematte Circuiti di base e ALU Lorenzo Dematte (dematte@ieee.org) Multiplexer Multiplexer Decodificatore demux CPU ALU: Arithmetic Logic Unit CU: Control Unit Aritmetica con reti logiche I circuiti realizzano

Dettagli

Esercitazione 02. Circuiti Aritmetici. Gianluca Brilli 09/04/19 ARCHITETTURA DEI CALCOLATORI 1

Esercitazione 02. Circuiti Aritmetici. Gianluca Brilli 09/04/19 ARCHITETTURA DEI CALCOLATORI 1 Esercitazione 02 Circuiti Aritmetici Gianluca Brilli gianluca.brilli@unimore.it 09/04/19 ARCHITETTURA DEI CALCOLATORI 1 Esercizio 01 Creare un nuovo sottocircuito chiamato "adder_1", e implementarvici

Dettagli

Caratteristiche Area/Ritardo

Caratteristiche Area/Ritardo Caratteristiche Area/Ritardo Maurizio Palesi Maurizio Palesi 1 Motivazioni L ottimizzazione di un circuito comporta normalmente un compromesso tra: Prestazioni (ritardo di propagazione) Area (o costo)

Dettagli

Memorie ROM (Read Only Memory)

Memorie ROM (Read Only Memory) Memorie ROM (Read Only Memory) Considerando la prima forma canonica, la realizzazione di qualsiasi funzione di m variabili richiede un numero di porte AND pari al numero dei suoi mintermini e di prolungare

Dettagli

Firmware Division, UC & Floating pointer adder

Firmware Division, UC & Floating pointer adder Firmware Division, UC & Floating pointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it Università degli Studi di Milano Riferimenti sul Patterson, 5a Ed.:

Dettagli

Moduli combinatori Barbara Masucci

Moduli combinatori Barbara Masucci Architettura degli Elaboratori Moduli combinatori Barbara Masucci Punto della situazione Ø Abbiamo studiato le reti logiche e la loro minimizzazione Ø Obiettivo di oggi: studio dei moduli combinatori di

Dettagli

Fondamenti di Informatica B

Fondamenti di Informatica B Fondamenti di Informatica B Lezione n.9 Alberto Broggi Gianni Conte A.A. 2005-2006 Fondamenti di Informatica B DESCRIZIONE E PROGETTO A LIVELLO RTL ESEMPIO DI SISTEMA A LIVELLO RTL: IL MOLTIPLICATORE BINARIO

Dettagli

Logica binaria. Cap. 1.1 e 2.1 dispensa

Logica binaria. Cap. 1.1 e 2.1 dispensa Logica binaria Cap.. e 2. dispensa Moreno Marzolla Dipartimento di Informatica Scienza e Ingegneria (DISI) Università di Bologna http://www.moreno.marzolla.name/ Logica binaria 2 / 24 Rappresentazione

Dettagli

Università degli Studi di Cassino

Università degli Studi di Cassino Corso di Rappresentazione dei dati numerici Aritmetica dei registri Anno Accademico Francesco Tortorella BIG IDEA: Bits can represent anything!! Caratteri 26 lettere 5 bits (2 5 = 32) Minuscole/maiuscole

Dettagli

Arithmetic and Logic Unit e moltiplicatore

Arithmetic and Logic Unit e moltiplicatore Arithmetic and Logic Unit e moltiplicatore M. Favalli Engineering Department in Ferrara (ENDIF) ALU - multiplier Analisiesintesideicircuitidigitali 1 / 34 Sommario 1 Arithmetic and Logic Unit - ALU 2 Moltiplicatore

Dettagli

Unità aritmetica e logica

Unità aritmetica e logica Aritmetica del calcolatore Capitolo 9 Unità aritmetica e logica n Esegue le operazioni aritmetiche e logiche n Ogni altra componente nel calcolatore serve questa unità n Gestisce gli interi n Può gestire

Dettagli

Es. 6 Moltiplicazione e divisione tra

Es. 6 Moltiplicazione e divisione tra Es. 6 Moltiplicazione e divisione tra numeri interi (Firmware) Circuito della moltiplicazione Moltiplicando (A), 32 bit 32 32 ALU 32 add Operazione: P = A x B 32 P Prodotto (P), 32 63 bit Moltiplicatore

Dettagli

Architettura dei Calcolatori Blocchi funzionali logici combinatori

Architettura dei Calcolatori Blocchi funzionali logici combinatori Architettura dei Calcolatori Blocchi funzionali logici combinatori Ing. Gestionale e delle Telecomunicazioni A.A. 2011/12 Gabriele Cecchetti Blocchi Funzionali Combinatori Esiste una ben nota e ormai stabilizzata

Dettagli

Mux X I 7..0 O 3 S 2..0 X 1 X 2

Mux X I 7..0 O 3 S 2..0 X 1 X 2 pprofondimento multiplexer Mi serve un multiplexer a 8 vie, ma dispongo solo di molti multiplexer a 2 vie X 0 X 1 X 2 X 3 X 4 X 5 X 6 X 7 S 0 S 0 S 0 S 0 S 0 =0 per indici pari ed 1 per indici dispari

Dettagli

Firmware Division, UC & Floating gpointer adder

Firmware Division, UC & Floating gpointer adder Firmware Division, UC & Floating gpointer adder Prof. Alberto Borghese Dipartimento di Scienze dell Informazione borghese@di.unimi.it it Università degli Studi di Milano Riferimenti sul Patterson, 5a Ed.:

Dettagli

Fondamenti di Informatica

Fondamenti di Informatica Fondamenti di Informatica Prof. Arcangelo Castiglione A.A. 2017/18 Outline Algebra di Boole Relazione con i Circuiti Logici Elementi Costitutivi Operatori Logici Elementari Funzioni Logiche (o Booleane)

Dettagli