Lezione 6. Lezione 6. Moltiplicatori a look-up table. Moltiplicatori a look-up table. Moltiplicatori veloci. Moltiplicatori a look-up table.

Transcript

1 Sommario Lezione 6 Moltiplicatori veloci a look-up table Moltiplicatori veloci a matrice Circuiti per aritmetica floating point Simone Buso - Microcontrollori e DSP - Lezione 6 1 Lezione 6 Materiale di riferimento 1. D. A. Patterson, J. L. Hennessy, Computer Organization and Design, Morgan Kaufmann, cap. 4 pagg A. Clements, "The principles of computer hardware", Oxford, 2000, cap. 4, pagg W. Kleitz, "Digital and microprocessor fundamentals", Pearson Education, 2003, cap. 3 e P. Lapsley, J. Bier, A. Shoham, E.A. Lee, "DSP Processor Fundamentals-Architecturesand Features", IEEE Press, New York, 1997, cap 3, cap. 4. Simone Buso - Microcontrollori e DSP - Lezione 6 2 Moltiplicatori veloci Il ritardo introdotto dalle implementazioni di moltiplicatore basate su iterazioni di somme e operazioni di shift è spesso inaccettabile per i processori che debbano essere dedicati al controllo real-time di processi. Nell ambito dei microcontrollori e DSP, è quindi molto comune trovare CPU dotate di moltiplicatori veloci, capaci di eseguire il prodotto di due numeri in un solo ciclo di clock del processore. Le soluzioni circuitali possibili sono molte. Simone Buso - Microcontrollori e DSP - Lezione 6 3 Questo tipo di moltiplicatori fa uso di circuiti di memoria dove sono immagazzinati i valori pre-calcolati di tutti i possibili prodotti di due numeri a n bit (unsigned). L esecuzione della moltiplicazione consiste quindi in un semplice accesso alla memoria in corrispondenza del valore cercato. Per identificare velocemente il valore cercato, si fa in modo che l indirizzo della sua cella di memoria corrisponda in modo semplice ai valori degli operandi di cui esso è il prodotto. Simone Buso - Microcontrollori e DSP - Lezione 6 4 La scelta più comune è quella di formare l indirizzo accostando i due operandi. Es: = Un circuito opportuno (decoder di indirizzo) identifica la locazione di memoria interessata e riversa il suo contenuto in un registro buffer. E interessante valutare la dimensione (in bit) della memoria necessaria a contenere i prodotti di due numeri a n bit. n bit indirizzo numero di righe bit memoria 2n 2 2n 2n 2 2n Simone Buso - Microcontrollori e DSP - Lezione 6 5 Simone Buso - Microcontrollori e DSP - Lezione 6 6

2 La crescita della dimensione della memoria è esponenziale con il numero di bit n degli operandi. Già con 8 bit è necessario 1Mbit di memoria. Questo è chiaramente inaccettabile (costo, area di Si richiesta). Con questa strategia è quindi ragionevole realizzare solo moltiplicatori a pochi bit (ad esempio 4). Questi però possono poi essere usati per costruire moltiplicatori con operandi rappresentati su un numero di bit maggiore. Si ricorre ancora una volta alla fattorizzazione del prodotto in prodotti parziali. Considerando due numeri A e B a 8 bit, suddivisi in due blocchi di, si ha la seguente situazione: A = A H 16 A L, B = B H 16 B L A B = A H B H 256 (A H B L A L B H ) 16 A L B L Il prodotto si può quindi ottenere sommando i quattro prodotti parziali, avendo cura di allineare correttamente le uscite dei moltiplicatori a. Simone Buso - Microcontrollori e DSP - Lezione 6 7 Simone Buso - Microcontrollori e DSP - Lezione 6 8 A H A H B H A L A L B H A H B H A H B L A L B H B H A H B L A L B L B L A L B L A H B H 256 (A H B L A L B H ) 16 A L B L Simone Buso - Microcontrollori e DSP - Lezione 6 9 Una soluzione molto usata consiste nella generalizzazione a n bit del circuito combinatorio che realizza la moltiplicazione di due numeri a 1 bit. 0 0=0 0 1=0 1 0=0 1 1=1 Dalla tabellina si vede che il moltiplicatore a un bit non è altro che una porta logica di tipo AND. A B A B Simone Buso - Microcontrollori e DSP - Lezione 6 10 Consideriamo il caso a 2 bit: A 1 A 0 C 1,0 C 0,0 C 0,1 P 2 P 0 P 1 B 0 B 1 P 0 = A 0 B 0 C 0,0 =0 P 1 = A 0 B 1 A 1 B 0 C 0,1 =0 oppure 1 P 2 = A 1 B 1 C 0,1 C 0,2 =0 oppure 1 P 3 = C 0,2 C 1,0 =0 P 3 = C 0,2 Simone Buso - Microcontrollori e DSP - Lezione 6 11 E possibile generalizzare a n bit: C 3,0 C 3,1 C 3,2 C 3,3 A 3 C 2,0 A 2 C 2,1 C 2,2 C 2,3 C 1,0 C 1,1 C 1,2 C 1,3 A 1 P 3 Simone Buso - Microcontrollori e DSP - Lezione 6 12 C 0,0 C 0,1 C 0,2 C 0,3 A 0 P 0 B 0 B 1 P 1 B 2 P 2 B 3

3 Si tratta di una matrice di n sommatori a n bit. La struttura è regolare quindi semplice da realizzare. Le prestazioni dipendono dai sommatori: se questi non sono veloci il prodotto può essere ottenuto solo dopo 2n (ordine di grandezza) ritardi elementari (2n per i sommatori, il contributo delle porte AND è trascurato). E possibile però utilizzare sommatori veloci, (CLA) riducendo i tempi di ritardo in modo molto significativo. Simone Buso - Microcontrollori e DSP - Lezione 6 13 Esistono numerosi altri approcci alla realizzazione di moltiplicatori combinatori. Si tratta sempre di matrici di circuiti logici semplici (porte AND, sommatori a 1 bit, contatori ) organizzati secondo varie strategie. Una delle più comuni è quella della somma per colonne. Il metodo è simile a quello che usiamo per eseguire la moltiplicazione a mano. Ne esistono diverse realizzazioni (ridotto, di Wallace ) Simone Buso - Microcontrollori e DSP - Lezione 6 14 A 2 A 1 A 0 x B 2 B 1 B 0 = A 2 B 0 A 1 B 0 A 0 B 0 A 2 B 1 A 1 B 1 A 0 B 1 A 2 B 2 A 1 B 2 A 0 B 2 P 5 P 4 P 3 P 2 P 1 P 0 - Somme per colonna M 0 è la matrice dei prodotti parziali. Ha n righe e 2n-1 colonne. M 0 Simone Buso - Microcontrollori e DSP - Lezione 6 15 Il ciruito combinatorio che realizza la somma per colonne è composto, nella sua versione più semplice, da una schiera di contatori parallelo che operano sulla matrice dei prodotti parziali (che è una matrice di porte AND). Ogni contatore riceve in ingresso una colonna della matrice M 0 e i riporti dei contatori precedenti. Esso conta gli 1 della colonna. In questo modo genera il bit di prodotto corrispondente e, eventualmente, i riporti per i contatori successivi (più a sinistra). Simone Buso - Microcontrollori e DSP - Lezione 6 16 P 9 P 8 P 7 non c è mai! P 6 P 5 P 4 P 3 P 2 P 1 Simone Buso - Microcontrollori e DSP - Lezione 6 17 P 0 prodotto parziale riporto prodotto Esempio a 5 bit. La struttura non è regolare. Il ritardo è dell ordine di 2n. La divisione è un operazione richiesta piuttosto raramente nelle applicazioni dei mc e dei DSP. Tuttavia, alcuni processori offrono una sua realizzazione a livello hardware, che comunque non è mai veloce (i.e. richiede molti cicli macchina). Le realizzazioni più comuni sono basate su sottrazioni successive del divisore dal dividendo, considerati entrambi positivi. Il segno viene sistemato solo alla fine del calcolo. Simone Buso - Microcontrollori e DSP - Lezione 6 18

4 Il più semplice algoritmo di divisione imita, ancora una volta, il modo in cui eseguiamo la divisione a mano. Ad ogni passo, il divisore è sottratto al dividendo corrente e viene controllato il segno del risultato. Se questo è positivo, il bit corrente del quoziente viene posto a 1, altrimenti a 0. In caso di 0, il valore corretto del dividendo viene ripristinato, ri-sommandogli il divisore. Questo viene poi spostato a destra di un bit e il ciclo si ripete. Simone Buso - Microcontrollori e DSP - Lezione 6 19 D divisore ALU R shift resto shift a dx /- sottrazione somma quoziente shift a sx controllo scrittura n bit Schema a blocchi di un divisore elementare per numeri unsigned a n bit Simone Buso - Microcontrollori e DSP - Lezione 6 20 Q segno shift bit corrente Il valore iniziale del resto (R) è il dividendo stesso. I bit più significativi (MSB) del divisore (D) e del dividendo devono essere pre-allineati. Ad esempio: 65:13 = : 1101 = 0101 _1101 > 1000, sposto a dx il divisore, scrivo 0 _ sposto a dx il divisore, scrivo > 110, sposto a dx il divisore, scrivo scrivo 1 e ho finito. Simone Buso - Microcontrollori e DSP - Lezione 6 21 Azione Quoziente Divisore Resto (Q) (D) (R) 0 valori iniziali a R=R-D b <0, shift sx Q, Q 0 = c ripristina R, shift dx D a R=R-D b >0, shift sx Q, Q 0 = c shift dx D a R=R-D b <0, shift sx Q, Q 0 = c ripristina R, shift dx D a R=R-D b =0, shift sx Q, Q 0 = c fine Simone Buso - Microcontrollori e DSP - Lezione 6 22 In modo simile a quanto fatto per la moltiplicazione, è possibile ridurre la complessità anche dell hardware richiesto dalla divisione. In primo luogo, si può sostituire lo shift a destra del divisore con uno shift a sinistra del dividendo, il che permette di usare una ALU a n bit anziché a. In secondo luogo, il quoziente può essere ospitato nella parte bassa del registro che contiene il resto; si risparmia così l uso di un registro apposito per il quoziente. Simone Buso - Microcontrollori e DSP - Lezione 6 23 Consideriamo un ulteriore esempio: : 6 10 = 6 10 con resto 1 Azioni Divisore (D) Resto (R) 0 valori iniziali a shift sx R, R 0 = a R=R-D, solo parte alta! b <0, ripristina R, shift sx R a R=R-D b shift sx R, R 0 = a R=R-D b shift sx R, R 0 = a R=R-D b <0, ripristina R, shift sx R Simone Buso - Microcontrollori e DSP - Lezione 6 24

5 Si nota che il primo passo porta sempre ad un risultato pari a 0, altrimenti il quoziente eccederebbe il massimo valore positivo. A tutto il primo passo viene allora sostituito uno shift a sinistra del dividendo con ingresso da sinistra di uno zero. La combinazione dei registri di quoziente e resto porta il resto a venire shiftato a sinistra una volta di troppo. Per recuperare il suo valore corretto, alla fine del calcolo la sola parte alta di R deve essere shiftata a destra di un bit. Simone Buso - Microcontrollori e DSP - Lezione 6 25 R D ALU divisore n bit /- sottrazione somma n bit resto shift shift a sx quoziente controllo shift a dx segno scrittura Schema a blocchi di un divisore elementare per numeri unsigned a n bit (semplificato) Simone Buso - Microcontrollori e DSP - Lezione 6 26 Come detto in precedenza, la gestione del segno degli operandi della divisione viene risolta alla fine del calcolo, imponendo che sia: Dividendo = Quoziente Divisore Resto Attenzione ad evitare errori, ad esempio: -13 : 4 = -3 con resto 1 NON -13 : 4 = -4 con resto 3 (che soddisfa la condizione di partenza ugualmente bene). Deve sempre essere: (x/y) = (-x)/y Simone Buso - Microcontrollori e DSP - Lezione 6 27 Aritmetica a virgola mobile L aritmetica a virgola mobile comporta notevoli complicazioni nei circuiti necessari a realizzare anche le operazioni più elementari. La somma, per esempio, richiede una preliminare normalizzazione degli operandi che renda gli esponenti dei due numeri uguali fra loro. Solo con esponenti uguali ha infatti senso sommare fra loro le mantisse. Dopo la somma, può rendersi necessaria una nuova normalizzazione. Simone Buso - Microcontrollori e DSP - Lezione 6 28 MU s exp Sommatore a virgola mobile - controllo mantissa MU inc/dec s exp MU shift a dx mantissa s exp ALU arrotondamento MU MU shift a dx/sx mantissa confronto esponenti allineamento mantisse somma normalizzazione Simone Buso - Microcontrollori e DSP - Lezione 6 29 Sommatore a virgola mobile Il sommatore a virgola mobile contiene numerosi circuiti aritmetici e logici: a) 2 ALU di dimensioni diverse: una per determinare l esponente maggiore e una per sommare le mantisse. b) 2 shifter: uno per allineare le mantisse (solo shift dx) e uno bidirezionale per la post-normalizzazione del risultato. c) Un circuito per incrementare o decrementare gli esponenti. d) Un circuito per la gestione dell arrotondamento. Simone Buso - Microcontrollori e DSP - Lezione 6 30

6 Aritmetica a virgola mobile I processori dotati di aritmetica a virgola mobile mantengono solitamente anche una sezione dedicata ai calcoli a virgola fissa. La complessità, l ingombro e il costo di quest ultima sono infatti del tutto trascurabili rispetto alla prima. Allo stato attuale (2004), non sono disponibili sul mercato mc con aritmetica a virgola mobile. Tra i DSP, quelli più orientati alle applicazioni di controllo real-time sono tutti a virgola fissa. Simone Buso - Microcontrollori e DSP - Lezione 6 31