Minimizzazione a più livelli di reti combinatorie Cristina Silvano

Transcript

1 Minimizzazione a più livelli di reti combinatorie Cristina Silvano Università degli Studi di Milano Dipartimento di Scienze dell Informazione Milano (Italy)

2 Sommario Modello booleano e modello algebrico Rappresentazione di reti logiche multi-livello. Metodi esatti ed approssimati. Ottimizzazioni basate su trasformazioni: Eliminazione Decomposizione Estrazione Semplificazione Sostituzione Cristina Silvano - Università degli Studi di Milano 2

3 Modelli di Rappresentazione Modello Booleano Modello Algebrico Cristina Silvano - Università degli Studi di Milano 3

4 Modello Booleano Sfrutta le proprietà della logica booleana. Utilizza le variabili complementate. Utilizza le condizioni di indifferenza (DC Conditions). Caratterizzato da elevata complessità computazionale. Cristina Silvano - Università degli Studi di Milano 4

5 Modello Algebrico Le funzioni sono viste come polinomi. Sfrutta le proprietà dell algebra polinomiale, mentre non utilizza le proprietà della logica booleana. In particolare, vale la proprietà distributiva: a ( b + c) = a b + a c ma risulta: a + (b c) (a + b) (a + c) Le variabili complementate sono viste come nuove variabili non correlate con le variabili non complementate non si possono sfruttare le proprietà di assorbimento, idempotenza, involuzione, De Morgan e le identità: a + a = 1, a a = 0. Le condizioni di indifferenza non sono utilizzate. Espressioni tipo somme di prodotti (cubi) vengono viste come polinomi (somme di monomi). Caratterizzato da semplicità e velocità. Cristina Silvano - Università degli Studi di Milano 5

6 Modello Booleano e Modello Algebrico Esempio di sostituzione Booleana: h = a + b c d + e q = a + c d h = a + b q + e poiché: a + b q + e = a + b ( a + c d) + e = a + b c d + e Esempio di sostituzione algebrica: t = k a + k b + e q = a + b t = k q + e poiché: k q + e = k ( a + b) + e = k a + k b + e Cristina Silvano - Università degli Studi di Milano 6

7 Divisione Algebrica Date due espressioni algebriche si ha che: f quoziente = f dividendo / f divisore quando sono soddisfatte le seguenti condizioni: f dividendo = f divisore f quoziente + f resto f divisore f quoziente 0 il supporto di f divisore e di f quoziente è disgiunto: supp (f divisore ) supp(f quoziente ) = Ø Un divisore algebrico è detto fattore quando il resto della divisione è vuoto: f dividendo = f divisore f quoziente Cristina Silvano - Università degli Studi di Milano 7

8 Esempio di Divisione Algebrica Date le due espressioni algebriche: f dividendo = a c + a d + b c + b d + e f divisore = a + b f quoziente = c + d f resto = e poiché sono soddisfatte le seguenti condizioni: f dividendo = f divisore f quoziente + f resto essendo: f dividendo = (a + b ) (c + d) + e f divisore f quoziente 0 il supporto di f divisore e di f quoziente è disgiunto: {a, b} {c, d}= Ø Cristina Silvano - Università degli Studi di Milano 8

9 Esempio di Divisione non Algebrica Date le due espressioni algebriche: f i = a + b c f j = a + b f j non è un divisore algebrico di f i perché la relazione: f i = f j f k con f k = a + c f i = (a + b ) (a + c) vale in ambito Booleano ma non in ambito algebrico f i f k 0 Inoltre il supporto di f j e di f k non è disgiunto: {a, b} {a, c} Ø f k non è il quoziente della divisione algebrica. Cristina Silvano - Università degli Studi di Milano 9

10 Modelli di Reti Logiche Il comportamento di un circuito combinatorio multi-livello a n-ingressi e m-uscite può essere espresso da una funzione booleana: f: B n {0, 1, -} m Tale funzione, che può essere non completamente specificata, rappresenta una corrispondenza esplicita tra lo spazio degli ingressi primari e lo spazio delle uscite primarie. La struttura di un circuito combinatorio multi-livello, in termini di interconnessione di porte logiche, può essere descritto da una rete logica. Una rete logica è una struttura che collega dei moduli (porte di I/O e porte logiche) attraverso reti di interconnessione. Cristina Silvano - Università degli Studi di Milano 10

11 Modelli di Reti Logiche (cont.) Una rete logica può essere rappresentata da un DAG (Directed Acyclic Graph) nel quale i vertici corrispondono ai moduli e i lati rappresentano reti a due terminali, nelle quali le reti originali a terminale multiplo sono state ridotte. Una rete logica i cui moduli interni corrispondano a porte logiche appartenenti ad una libreria viene chiamata rete logica mappata (bounded or mapped logic network). Il comportamento di un circuito può essere rappresentato attraverso strutture equivalenti. Al contrario, un unico comportamento può essere derivato dalla struttura di un circuito. Cristina Silvano - Università degli Studi di Milano 11

12 Esempio di Rete Logica Comportamento logico di I/O: x = ab y = c + ab Rete logica mappata: a b p x q y c Grafo di rete logica: v a v b v p v x v c v q v y Cristina Silvano - Università degli Studi di Milano 12

13 Modelli di Reti Logiche Una rete logica non gerarchica rappresentata dal grafo G n (V, E) è costituita da: Un insieme di vertici V partizionato in 3 sotto-insiemi: V I vertici relativi a ingressi primari e n i = V I numero degli ingressi primari V O vertici relativi a uscite primarie e n o = V o numero delle uscite primarie V G vertici interni e n g = V G numero dei vertici interni Ogni vertice è etichettato da una variabile. Un insieme di funzioni booleane combinatorie scalari associate ai vertici interni. Gli invertitori sono impliciti nel modello e non sono rappresentati. In pratica, ogni vertice può fornire segnali di entrambe le polarità Rete logica a doppia polarità. Cristina Silvano - Università degli Studi di Milano 13

14 Rete Logica di Riferimento Variabili di ingresso primarie: {a, b, c, d, e} Variabili di uscita primarie: {w, x, y, z} Rete logica descritta dalle seguenti equazioni: p = c e + d e q = a + b r = p + a s = r + b t = a c + a d + b c + b d + e u = q c + q c + q c v = a d + b d + c d + a e w = v x = s y = t z = u Cristina Silvano - Università degli Studi di Milano 14

15 Rappresentazione della Rete Logica di Riferimento a v = a d + b d + c d + a e w b p = c e + d e r = p + a s = r + b x c t = ac + ad + bc + bd +e y d q = a + b u = q c + qc + qc z e Costo associato alla rete logica di riferimento = ( ) letterali = 33 letterali Cristina Silvano - Università degli Studi di Milano 15

16 Grafo Associato alla Rete Logica di Riferimento v a v v v w v b v p v r v s v x v c v t v y v d v q v u v z v e Cristina Silvano - Università degli Studi di Milano 16

17 Comportamento di I/O della Rete Logica di Riferimento a d + b d + c d + a e f = a + b + c e + d e a c + a d + b c + b d + e a + b + c Cristina Silvano - Università degli Studi di Milano 17

18 Ottimizzazione di Reti Logiche Gli obiettivi dell ottimizzazione logica a due livelli e multi-livello sono differenti: Per logica a due livelli rappresentata come somma di prodotti Area e ritardo sono proporzionali alla dimensione della copertura Ottenere una copertura minima corrisponde ad ottimizzare sia area sia ritardo. Per logica multi-livello, implementazione ad area minima non corrisponde a implementazione a ritardo minimo e viceversa ad es. addizionatori Compromesso tra area e ritardo. Cristina Silvano - Università degli Studi di Milano 18

19 Ottimizzazione di Reti Logiche (cont.) Spazio di valutazione progettuale per logica a due livelli e multi-livello. area area ritardo ritardo Cristina Silvano - Università degli Studi di Milano 19

20 Problema di Stima dell Area L area occupata da una rete logica multi-livello è proporzionale al numero di porte logiche e alle interconnessioni. Nel caso di rete logica mappata su libreria di celle (bounded network), l area di ogni singola porta logica è nota. Altrimenti l area è stimata in base al numero di porte logiche equivalenti (NAND2) che implementano la corrispondente funzionalità logica e al numero di letterali. Cristina Silvano - Università degli Studi di Milano 20

21 Problema di Stima del Ritardo Ritardo proporzionale al numero di livelli logici e alle interconnessioni. Nel caso di bounded network, il ritardo di ogni singola porta logica è specificato. Altrimenti il ritardo è stimato in base al ritardo associato ad ogni vertice (ad es. ritardo unitario per ogni vertice). Modelli di ritardo più sofisticati tengono conto del fan-out e delle interconnessioni associati ai vertici. Ottimizzazione in timing = Ridurre il ritardo associato al percorso più lungo detto percorso critico. Cristina Silvano - Università degli Studi di Milano 21

22 Problema dell Ottimizzazione Multi-Livello Metodi esatti: Elevata complessità computazionale. Non applicabili ai casi reali. Metodi approssimati: Metodi euristici basati sull applicazione iterativa di trasformazioni che preservano il comportamento di I/O. L esecuzione di trasformazioni in qualunque sequenza salvaguarda l equivalenza della rete logica. Metodi che differiscono per: Tipo delle trasformazioni. Selezione e ordine delle trasformazioni. Cristina Silvano - Università degli Studi di Milano 22

23 Ottimizzazione Multi-Livello Problema della sintesi multi-livello: trovare un appropriata sequenza di trasformazioni da applicare alla rete logica. Una rete logica viene dichiarata ottima in area e ritardo rispetto ad un insieme di trasformazioni quando l aplicazione di queste non può più migliorare la funzione di costo. Cristina Silvano - Università degli Studi di Milano 23

24 Trasformazioni Eliminazione Decomposizione Estrazione Semplificazione Sostituzione Cristina Silvano - Università degli Studi di Milano 24

25 Eliminazione Eliminazione di una funzione associata ad un vertice interno della rete logica che viene sostituita dalla corrispondente espressione. In pratica corrisponde all eliminazione di un livello logico relativo ad una funzione semplice e all aggregazione ad altre funzioni. Esempio: Eliminazione di v r dove r = p + a e sostituzione della corrispondente espressione in s = r + b s = p + a + b Cristina Silvano - Università degli Studi di Milano 25

26 Eliminazione (cont.) a v = a d + b d + c d + a e w b p = c e + d e r = p + a s = r + b x c t = ac + ad + bc + bd +e y d q = a + b u = q c + qc + qc z e Cristina Silvano - Università degli Studi di Milano 26

27 Eliminazione (cont.) a v = a d + b d + a c + a e w b p = c e + d e s = p + a + b x c t = ac + ad + bc + bd +e y d q = a + b u = q c + qc + qc z e Cristina Silvano - Università degli Studi di Milano 27

28 Decomposizione Decomposizione della funzione associata ad un vertice interno della rete logica che viene fattorizzata introducendo uno o più vertici nuovi che formano una sotto-rete equivalente al vertice originale. In pratica vengono introdotti uno o più livelli logici che corrispondono ad una funzione complessa. Esempio: Decomposizione di v v dove v = a d + b d + c d + a e viene fattorizzato precalcolando l espressione (a + b + c ) nel nuovo vertice v j : j = a + b + c v = j d + a e Cristina Silvano - Università degli Studi di Milano 28

29 Esempio di Decomposizione Date le due espressioni algebriche: f v = a d + b d + c d + a e f j = a + b + c la divisione algebrica f v / f j ha quoziente f quoziente = d e resto f resto = a e f v = j d + a e Cristina Silvano - Università degli Studi di Milano 29

30 Decomposizione (cont.) a v = a d + b d + c d + a e w b p = c e + d e r = p + a s = r + b x c t = ac + ad + bc + bd +e y d q = a + b u = q c + qc + qc z e Cristina Silvano - Università degli Studi di Milano 30

31 Decomposizione (cont.) a j = a + b + c v = j d + a e w b p = c e + d e r = p + a s = r + b x c t = ac + ad + bc + bd + e y d q = a + b u = q c + qc + qc z e Cristina Silvano - Università degli Studi di Milano 31

32 Estrazione Estrazione di una sotto-espressione comune a due o più funzioni e introduzione di un nuovo vertice comune associato alla sotto-espressione. In pratica il nuovo vertice introdotto permette di semplificare la rappresentazione di due o più funzioni complesse sfruttando una sotto-espressione comune. Esempio: Estrazione della sotto-espressione comune (c + d) da p = c e + d e e da t = a c + a d + b c + b d + e fattorizzati come: p = (c + d) e t = (c + d) (a + b) + e Vengono creati il nuovo vertice comune v k e la variabile k associata all espressione comune estratta: k = c + d p = k e t = k a + k b + e Cristina Silvano - Università degli Studi di Milano 32

33 Esempio di Estrazione Le due espressioni algebriche: f p = c e + d e f t = a c+ a d + b c + b d + e possono essere semplificate estraendo il divisore comune f k = c + d associato alla variabile k = f k f p e f t possono essere sostituite da : (k f quoziente + f resto ) f p = k e f t = k ( a + b) + e Cristina Silvano - Università degli Studi di Milano 33

34 Estrazione (cont.) a v = a d + b d + c d + a e w b p = c e + d e r = p + a s = r + b x c t = ac + ad + bc + bd +e y d q = a + b u = q c + qc + qc z e Cristina Silvano - Università degli Studi di Milano 34

35 Estrazione (cont.) a v = a d + b d + c d + a e w b p = k e r = p + a s = r + b x c k = c + d t = k a + k b + e y d q = a + b u = q c + q c + q c z e Cristina Silvano - Università degli Studi di Milano 35

36 Semplificazione Semplificazione della complessità di una funzione sfruttando le proprietà della rappresentazione (cioè le proprietà dell algebra Booleana o le proprietà dell algebra polinomiale). In particolare, se la funzione è rappresentata in forma a due livelli Possono essere applicate tecniche di ottimizzazione a due livelli. Se il supporto della funzione non cambia La trasformazione è locale. Altrimenti è globale e corrisponde a cancellare una o più dipendenze da variabili. Esempio: Semplificazione booleana della funzione u = q c + q c + q c u = q + c Trasformazione locale perché non impatta il supporto della funzione. Cristina Silvano - Università degli Studi di Milano 36

37 Semplificazione (cont.) a v = a d + b d + c d + a e w b p = c e + d e r = p + a s = r + b x c t = ac + ad + bc + bd +e y d q = a + b u = q c + qc + qc z e Cristina Silvano - Università degli Studi di Milano 37

38 Semplificazione (cont.) a v = a d + b d + c d + a e w b p = c e + d e r = p + a s = r + b x c t = ac + ad + bc + bd +e y d q = a + b u = q + c z e Cristina Silvano - Università degli Studi di Milano 38

39 Sostituzione Semplificazione di una funzione locale che viene fattorizzata usando un ingresso addizionale non appartenente al supporto della funzione. In pratica richiede la creazione di una dipendenza da un vertice pre-esistente non appartenente al supporto della funzione. Esempio: Si consideri il vertice v t della rete di riferimento dopo aver effettuato l estrazione: t = k a + k b + e La sotto-espressione (a+ b) è pre-calcolata nel vertice v q pre-esistente e non appartenente al supporto di t. La funzione associata a v t può essere riscritta come: t = k q + e dove q = a + b Ciò richiede l aggiunta della dipendenza di v t da v q. La sostituzione è un applicazione diretta della divisione algebrica. Cristina Silvano - Università degli Studi di Milano 39

40 Esempio di Sostituzione Date le due espressioni algebriche: f t = k a + k b + e f q = a + b la divisione algebrica f t / f q ha quoziente f quoziente = k e resto f resto = e f t = k q + e Cristina Silvano - Università degli Studi di Milano 40

41 Sostituzione (cont.) a v = a d + b d + c d + a e w b p = k e r = p + a s = r + b x c k = c + d t = k a + k b + e y d q = a + b u = q c + q c + q c z e Cristina Silvano - Università degli Studi di Milano 41

42 Sostituzione (cont.) a v = a d + b d + c d + a e w b p = k e r = p + a s = r + b x c k = c + d t = k q + e y d q = a + b u = q c + qc + qc z e Cristina Silvano - Università degli Studi di Milano 42

43 Risultato delle Trasformazioni Algebriche a j = a + b + c v = j d + a e w b s = k e + a + b x c k = c + d t = k q + e y d e q = a + b u = q c + q c + q c z Oltre alle trasformazioni algebriche applicate sinora, è stata applicata l eliminazione del vertice p. Costo associato alla rete logica ottimizzata = ( ) letterali = 24 letterali Cristina Silvano - Università degli Studi di Milano 43

44 Risultato delle Trasformazioni Algebriche j = a + b + c k = c + d q = a + b s = k e + a + b t = k q + e u = q c + q c + q c v = j d + a e w = v x = s y = t z = u Rispetto alla rete logica di riferimento il numero totale dei letterali è stato ridotto da 33 a 24 Riduzione dell area stimata. Cristina Silvano - Università degli Studi di Milano 44

45 Esercizio 1: Utilizzando il modello algebrico, si consideri la rete logica definita dalle seguenti espressioni : p = a d + a b + a d + b c + b d + a c q = a + b r = a c + a d + b c + b d + e s = a c + a d + b d + e x = p y = q z = r u = s Siano {a, b, c, d, e} gli ingressi e {x, y, z, u} le uscite. Cristina Silvano - Università degli Studi di Milano 45

46 Esercizio 1 (cont.): Si disegni il grafo associato alla rete logica e si calcoli il costo associato in termini di letterali. Si esegua la sostituzione di q in p e si ridisegni il grafo. Si esegua una decomposizione di p introducendo un nuovo vertice j e si ridisegni il grafo. Si esegua l estrazione di una sotto-espressione k comune a r e s e si ridisegni il grafo. Si calcoli il costo associato alla rete logica ottimizzata in termini di letterali. Cristina Silvano - Università degli Studi di Milano 46

47 Esercizio 2: Utilizzando il modello algebrico, si consideri la rete logica definita dalle seguenti espressioni : p = a b + a b + a d + b c + c d + b c e q = a + c r = a b + a d + b c + c d + a c s = a b + b c + a d e + c d e x = p y = q z = r u = s Siano {a, b, c, d, e} gli ingressi e {x, y, z, u} le uscite. Cristina Silvano - Università degli Studi di Milano 47

48 Esercizio 2 (cont.): Si disegni il grafo associato alla rete logica e si calcoli il costo associato in termini di letterali. Si esegua la sostituzione di q in p e si ridisegni il grafo. Si esegua una decomposizione di p introducendo un nuovo vertice j e si ridisegni il grafo. Si esegua l estrazione di una sotto-espressione k comune a r e s e si ridisegni il grafo. Si esegua una decomposizione di s introducendo un nuovo vertice l e si ridisegni il grafo. Si calcoli il costo associato alla rete logica ottimizzata in termini di letterali Cristina Silvano - Università degli Studi di Milano 48

49 Esercizio 3: Utilizzando il modello algebrico, si consideri la rete logica definita dalle seguenti espressioni : p = a c + a d + b c + b d + e q = e b + e a r = c + d s = q + a b t = a b + a e + c b + d b + c e u = s + a c x = p y = q z = t w = u Siano {a, b, c, d, e} gli ingressi e {x, y, z, w} le uscite. Cristina Silvano - Università degli Studi di Milano 49

50 Esercizio 3 (cont.): Si disegni il grafo associato alla rete logica e si calcoli il costo associato in termini di letterali. Si esegua l estrazione di una sotto-espressione k comune a p e q e si ridisegni il grafo. Si esegua la sostituzione di r in p e si ridisegni il grafo. Si esegua l'eliminazione di s e si ridisegni il grafo. Si esegua una decomposizione di t introducendo due nuovi vertici (i, j) e si ridisegni il grafo. Si calcoli il costo associato alla rete logica ottimizzata in termini di letterali. Cristina Silvano - Università degli Studi di Milano 50