Elettronica dei Sistemi Digitali LA
|
|
- Gaspare Chiari
- 7 anni fa
- Visualizzazioni
Transcript
1 Elettronica dei Sistemi Digitali LA Università di Bologna, sede di Cesena Processi microelettronici A.a
2 Tecniche Litografiche per la Fabbricazione di Circuiti Integrati - Etching Il fotoresist viene spalmato sul wafer di silicio. Successivamente questo viene illuminato da luce ultravioletta attraverso la fotomaschera. Il fotoresist viene sviluppato, e la parte di resist esposta alla luce viene rimossa Mediante attacco acido è possibile rimuovere selettivamente porzioni di materiale non protette dal resist Il fotoresist viene infine rimosso
3 Deposizione Ossidazione Il materiale da deporre (es. Al, Cu) viene immesso nell atmosfera, ad alta temperatura, finchè non se ne forma uno strato dello spessore voluto sulla superficie. Alle temperature indicate il silicio ossida, dando luogo ad uno strato di ossido di silicio, utilizzato come gate dei transistori MOS, come ossido di isolamento tra strati diversi, per impedire l impiantazione ionica al di fuori delle giunzioni di source e drain dei transistori MOS.
4 Impiantazione Ionica Gli atomi di drogante vengono sparati ad alta energia verso il wafer di silicio. L impiantazione avviene solo nelle regioni non protette dall ossido di silicio. E un processo a bassa temperaatura. L impiantazione ionica crea un danno cristallografico che è necessario compensare riscaldando successivamente la fetta (annealing). Con questo procedimento vengono formate le giunzioni di source e drain dei transistori MOS.
5 Processo CMOS CMOS = Complementary Metal-Oxide-Semiconductor Vediamo i passi di processo necessari per realizzare un invertitore CMOS Si parte da una fetta di Si con drogaggio di tipo p (con Boro, ad esempio). Lo spessore è circa 500µm Il contatto di substrato viene realizzato con una metallizzazione. Un substrato p-si è adatto per nmos e non per pmos p-si Al
6 Realizzazione della N-well Per i transistori a canale p serve un substrato di tipo n Realizzo una isola con drogaggio n dove saranno collocati i pmos L area scura individua le zone sulla fetta in cui il fotoresist verrà rimosso, lasciando esposta la fetta. Atomi di drogante di tipo n (donatori, es. P) vengono impiantati attraverso la finestra, realizzando un substrato di tipo n adatto per i pmos. L area realizzata è detta n- well.
7 Channel Stop Successivamente vengono individuate le aree attive dei transistori p ed n le quali verranno ricoperte da nitruro di silicio (Si3N4). Tutte le altre zone saranno sottoposte ad un impianto ionico p+ (detto di channel stop, poiché serve a prevenire la formazione di canali/strati di inversione di carica. Quindi ha funzione di mantenere isolamento tra i 2 transistori.
8 Ossido di campo Uno strato di ossido di silicio spesso, detto field oxide viene accresciuto sulle porzioni non mascherate. Insieme all impianto di channel stop ha il compito di prevenire la formazione di transistori parassiti (si noti come nella regione in cui si trova l impianto di channel stop di abbia una struttura MOS: metallo (ancora non è disegnato, ossido (SiO2), semiconduttore (p+ Si)
9 Ossido di gate Successivamente viene accresciuto uno strato di ossido sottile sulle aree attive (circa qualche decina di Angstrom), che influirà pochissimo sullo spessore dell ossido di campo. L ossido di gate deve essere di ottima qualità: spessore uniforme, senza difetti.
10 Deposizione di Poly-Si Successivamente silicio policristallino viene depositato sulla fetta, e viene effettuato etching secondo la maschera a sinistra. In questa fase viene rimosso anche l ossido sottile dalle zone attive.
11 Impiantazione ionica n+ Viene effettuata ovunque la maschera è scura. Serve a realizzare le giunzioni di source e di drain del transistore nmos, nonché il contatto di substrato dei transistori pmos. La presenza del Poly-Si fa sì che le giunzioni siano auto-allineate con il canale del transistore.
12 Impiantazione ionica p+ La maschera è complementare alla precedente. Tutta l area non esposta all impianto n+ verrà sottoposta all impiantazione p+. La funzione di questo passo è realizzare le giunzioni di source e drain dei transistori pmos. Alla fine delle impiantazioni il silicio viene scaldato per riparare i danni cristallografici generati dai droganti iniettati ad alta energia.
13 Ossido intermedio Uno strato di ossido viene deposto su tutto il wafer (non è accresciuto termicamente!). Questo strato farà da supporto per i livelli di metallizzazione sovrastanti e dovrà essere il più possibile planare.
14 Contatti Vengono realizzati dei fori in corrispondenza delle giunzioni, i quali verranno riempiti con composti del tungsteno (conduttori) per realizzare contatti con gli strati sovrastanti. Vengono detti via s.
15 Deposizione ed etching del Metal Alluminio viene deposto su tutta la superficie e, tramite la maschera, rimosso selettivamente. In questo modo è possibile realizzare piste per connettere i transistori. In modo particolare vengono effettuati i contatti tra i D per realizzare l invertitore e i contatti di alimentazione e di n-well. Si realizzano più strati di metallizzazione depositando ossido, realizzando le vie, deponendo e rimuovendo selettivamente lo strato di metallo. Oggi il numero di livelli di metallizzazione è >6
16 Livelli di interconnessione
separazione dei wafer processo di integrazione CMOS singola fetta testing su fetta inserimento nel package
lingotto separazione dei wafer processo di integrazione CMOS singola fetta fette lavorate testing su fetta separazione dei dice inserimento nel package VENDITA testing sul dispositivo finito Figura 1.
DettagliMemorie a semiconduttore e tecnologia
Memorie a semiconduttore e tecnologia Memorie a semiconduttore e tecnologia Architettura di una memoria Memorie non volatili Memorie a scrittura e lettura Tecnologia dei semiconduttori Processi di base
DettagliPorte logiche in tecnologia CMOS
Porte logiche in tecnologia CMOS Transistore MOS = sovrapposizione di strati di materiale con proprietà elettriche diverse tra loro (conduttore, isolante, semiconduttore) organizzati in strutture particolari.
DettagliPROCESSO DI FABBRICAZIONE DISPOSITIVI CMOS. Ing. Marco Grossi Università di Bologna, DEI
PROCESSO DI FABBRICAZIONE DISPOSITIVI CMOS Ing. Marco Grossi Università di Bologna, DEI e-mail : marco.grossi8@unibo.it Il transistore MOS Modello 2D di un transistore nmos Modello 3D di un transistore
DettagliMOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da:
MOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da: - cariche positive presenti nell'ossido - presenza di stati superficiali nell'interfaccia
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliLaboratorio di Elettronica
Laboratorio di Elettronica a.a. 2008-2009 Come nasce un circuito integrato Ing. Carmine Abbate e-mail: c.abbate@unicas.it webuser.unicas.it/elettronica PROGETTISTA Fabbricazione di un circuito integrato:
DettagliFondamenti di Elettronica, Sez.3
Fondamenti di Elettronica, Sez.3 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
DettagliStruttura del condensatore MOS
Struttura del condensatore MOS Primo elettrodo - Gate: realizzato con materiali a bassa resistività come metallo o silicio policristallino Secondo elettrodo - Substrato o Body: semiconduttore di tipo n
DettagliDispositivi e Tecnologie Elettroniche. Il transistore MOS
Dispositivi e Tecnologie Elettroniche Il transistore MOS Il transistore MOS La struttura MOS a due terminali vista può venire utilizzata per costruire un condensatore integrato È la struttura base del
DettagliTecnologie fondamentali dei circuiti integrati:panoramica
Tecnologie fondamentali dei circuiti integrati:panoramica Riferimenti Bibliografici: Paolo Spirito Elettronica digitale, Mc Graw Hill Capitolo 2 Zs. M. Kovàcs Vajna Tecnologia planare del silicio I sistemi
DettagliEsercizio U4.1 - Diffusione gassosa
Esercizio U4.1 - Diffusione gassosa Si effettua una diffusione di fosforo della durata di 4 ore alla temperatura di 1 C entro un substrato di tipo p, drogato con boro con densità 2 1 15 cm 3. La concentrazione
DettagliDE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013
DE e DTE: PROVA SCRITTA DEL 7 Gennaio 013 ESERCIZIO 1 (DE,DTE) Un condensatore MOS è realizzato su substrato p, N A = 10 16 cm 3, t ox = 50 nm. A metà dell ossido (a t ox /) viene introdotto uno strato
DettagliDE e DTE: PROVA SCRITTA DEL 4 Giugno 2012
DE e DTE: PROA SCRITTA DEL 4 Giugno 2012 ESERCIZIO 1 (DE,DTE) Una giunzione pn (N A = N D = 10 16 cm 3, τ n = τ p = 10 6 s, µ n = 1000 cm 2 /s, µ p = 450 cm 2 /s, S = 1 mm 2 ) è polarizzata con = 0.5.
DettagliTecnologia Planare del silicio
Tecnologia Planare del silicio Tecnologia del silicio Perche il silicio Crescita del cristallo Preparazione del wafer La tecnologia planare Ossidazione termica Tecniche litografiche Diffusione dei droganti
Dettagli1) Il lato n è lungo (1 mm), mentre quello p è sicuramente corto (3 µm). Calcoliamo la regione di svuotamento per V = 0.5 V: = V.
ESERCIZIO 1 (DE,DTE) Una giunzione pn è caratterizzata da (W p e W n distanze tra il piano della giunzione e rispettivamente contatto p ed n): S = 1 mm, N D = 10 16 cm 3, W n = 1 mm, N A = 10 15 cm 3,
DettagliMicroelettronica. Anno Accademico 2008/2009 Massimo Barbaro. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Microelettronica Anno Accademico 2008/2009 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Programma dettagliato del Corso
DettagliDE e DTE: PROVA SCRITTA DEL 5 febbraio ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione
DE e DTE: PROVA SCRITTA DEL 5 febbraio 011 ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione del dispositivo di cui nella figura è mostrata la sezione; la
DettagliDispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET
Dispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET 1 Contatti metallo semiconduttore (1) La deposizione di uno strato metallico
DettagliCAPITOLO 9 TECNOLOGIE DI FABBRICAZIONE DEI CIRCUITI INTEGRATI
187 CAPITOLO 9 TECNOLOGIE DI FABBRICAZIONE DEI CIRCUITI INTEGRATI Gli stadi di fabbricazione di un circuito integrato ricordano in scala micrometrica, o submicrometrica, quelli di realizzazione di una
DettagliElettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliTREDI. Luciano Bosisio INFN Trieste. Maurizio Boscardin ITC-irst Trento
Luciano Bosisio INFN Trieste Maurizio Boscardin ITC-irst Trento Obiettivo: TREDI Sviluppo di tecnologie di fabbricazione e soluzioni progettuali per la realizzazione di rivelatori al silicio a struttura
DettagliDispositivi e Tecnologie Elettroniche
Dispositivi e Tecnologie Elettroniche Tecnologia Produzione di fette (wafer) di Si Dispositivi Elettronici Tecnologia 2 Crescita Czochralski Fusione nel crogiolo del policristallo per induzione Aggiunta
DettagliDispositivi e Tecnologie Elettroniche. Esercitazione Transistore MOS
Dispositivi e Tecnologie Elettroniche Esercitazione Transistore MOS Esercizio 1: testo Si consideri un sistema MOS costituito da un substrato di Si con drogaggio N A = 10 16 cm 3, uno strato di ossido
DettagliAnche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide
Il transistor MOSFET MOSFET enhancement mode Anche questo transistor è unipolare. Il suo nome è un acronimo per Metal Oxide Semiconductor Field Effect Transistor. La struttura di principio del dispositivo
DettagliElettronica I Porte logiche CMOS
Elettronica I Porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali Elettronica
DettagliTel: Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì
DEIS University of Bologna Italy Progetto di circuiti analogici L-A Luca De Marchi Email: l.demarchi@unibo.it Tel: 051 20 93777 Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì 15.00-17.00 DEIS University
DettagliDE e DTE: PROVA SCRITTA DEL 22 Gennaio 2012
DE e DTE: PROVA SCRITTA DEL Gennaio 01 ESERCIZIO 1 (DE,DTE) Un processo per la realizzazione di transistori n-mos è caratterizzato da: N A = 10 16 cm 3, µ n canale = 800 cm /Vs, µ n bulk = 1000 cm /Vs,
DettagliTecnologie di dispositivi, circuiti e sistemi elettronici
Tecnologie di dispositivi, circuiti e sistemi elettronici Schede elettroniche stampate Monostrato Multistrato Componenti attivi e passivi Transistori e diodi Resistori Condensatori Induttori Circuiti Integrati
DettagliMateriali dell elettronica allo stato solido
Materiali dell elettronica allo stato solido I materiali elettronici si suddividono in 3 categorie: Isolanti Resistenza () > 10 5 -cm Semiconduttori 10-3 < < 10 5 -cm Conduttori < 10-3 -cm I semiconduttori
DettagliRivelatori a semiconduttore
Rivelatori a semiconduttore Luca Poletto Istituto Nazionale per la Fisica della Materia CNR poletto@dei.unipd.it FOTODIODI 2 SEMICONDUTTORI I materiali si possono classificare in base al loro comportamento
DettagliL'INDUZIONE ELETTROSTATICA E IL COMANDO DI TENSIONE DEL GATE DEL MOSFET
STRUTTURA COSTRUTTIVA DEL MOSFET (Adattamento da http://users.unimi.it/metis/metis-3mkb/courseware/fet/indice%20mosfet.htm ) Il transistor MOS si presenta costruito fisicamente come nella figura accanto.
DettagliCAPITOLO IV TECNOLOGIE DEI MATERIALI SEMICONDUTTORI
CAPITOLO IV TECNOLOGIE DEI MATERIALI SEMICONDUTTORI (C. Arnone, G. Lullo, S. Riva Sanseverino) 4.1. - Evoluzione della semiconduttoristica. Nel Cap.I delle dispense del corso sono state analizzate le modificazioni
DettagliDeposizione chimica da fase vapore (CVD) G. Vozzi
Deposizione chimica da fase vapore (CVD) G. Vozzi Deposizione con metodi chimici I vapori di un composto vola8le, decompos8 termicamente o per reazione con altri gas o vapori, sono in grado di depositare
DettagliRiferimenti: Fundamentals of Semiconductor Fabrication. Elettronica digitale (cap.2) Paolo Spirito (McGraw Hill, 2002) (Wiley; 1st Ed.
Tecnologie di fabbricazione dei circuiti integrati Riferimenti: Elettronica digitale (cap.2) Paolo Spirito (McGraw Hill, 2002) Fundamentals of Semiconductor Fabrication by Gary S. May and Simon M. Sze
DettagliJ e:gi UNZI ONEBASEEMETTI TORE J c:gi UNZI ONEBASECOLLETTORE IL TRANSISTOR AD EFFETTO DI CAMPO A GIUNZIONE, j FET (Shockley, 1951) E un componente che ha una sola giunzione p n. Geometria didattica
DettagliSistemi e Tecnologie Elettroniche
Sistemi e Tecnologie Elettroniche 1) Descrivere l effetto della resistenza di ingresso di uno stadio amplificatore alimentato con (a) un ingresso in tensione: La resistenza di ingresso di uno stadio amplificatore
DettagliIl MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor). a figura 1 mostra la sezione di una porzione di fetta di silicio in corrispondenza di un dispositio MOSFET a canale n. In condizioni di funzionamento
DettagliImpiantazione Ionica. G. Vozzi
Impiantazione Ionica G. Vozzi Impiantazione Ionica Tecnica alterna3va alla diffusione Miglior controllo della dose Processo a bassa temperatura Possibilità di drogare anche l ossido di silicio Si possono
DettagliIl Sistema Metallo Ossido Semiconduttore (MOS)
Il Sistema Metallo Ossido Semiconduttore (MOS) E una struttura simile ad un condensatore, con queste differenze: A polarizzazione nulla la concentrazione dei portatori nel semiconduttore è assai minore
DettagliProduzione del Silicio per uso elettronico
Produzione del Silicio per uso elettronico 1 - Ottenimento del Silicio grezzo dalla quarzite (silice) SiO 2 + C Si + CO 2 (in forno elettrico a 1500 C) si ottiene Silicio impuro (purezza massima < 98%)
DettagliElettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
DettagliCome non fare un circuito integrato
BJT MOS Come non fare un circuito integrato I transistor non sarebbero isolati. Il substrato di Si con un certo tipo di drogaggio (o n o p) semplicemente cortocircuita tutte le parti di transistor con
DettagliLaboratorio II, modulo Elettronica digitale (2 a parte) (cfr.
Laboratorio II, modulo 2 2016-2017 Elettronica digitale (2 a parte) (cfr. http://physics.ucsd.edu/~tmurphy/phys121/phys121.html) Esempio (reale) di comparatore + V V in + R V out V ref - V out V ref V
DettagliDE e DTE: PROVA SCRITTA DEL 8 Febbraio 2012
DE e DTE: PROA SCRITTA DEL 8 Febbraio 01 ESERCIZIO 1 (DE,DTE) Una struttura n-mos ( = 10 16 cm 3, t ox = 30 nm) è realizzata con un processo polysilicon gate n +. La struttura è illuminata con luce rossa
DettagliRealizzazione dei circuiti integrati
Realizzazione dei circuiti integrati I circuiti integrati possono essere suddivisi in due grandi gruppi: Circuiti integrati monolitici in cui tutti i componenti vengono formati durante il procedimento
DettagliI dispositivi elettronici. Dispense del corso ELETTRONICA L
I dispositivi elettronici Dispense del corso ELETTRONICA L Sommario I semiconduttori La giunzione pn Il transistor MOS Cenni sul principio di funzionamento Modellizzazione Fenomeni reattivi parassiti Top-down
DettagliDE e DTE: PROVA SCRITTA DEL 28 Gennaio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn (N Abase = cm 3, N Dcollettore = cm 3, µ
DE e DTE: PROA SCRITTA DEL 28 Gennaio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn (N Abase = 10 16 cm 3, N Dcollettore = 10 15 cm 3, µ n = 0.1 m 2 /s, τ n = 10 6, S = 1 mm 2 ) è polarizzato
DettagliSEMICONDUTTORI ESTRINSECI: EFFETTO SULLA MOBILITÀ
SEMICONDUTTORI ESTRINSECI: EFFETTO SULLA MOBILITÀ Anche le mobilità di elettroni e lacune sono influenzate dal drogaggio 20/06/2007 Chimica e Scienza e Tecnologia dei Materiali Elettrici L15 1 SEMICONDUTTORI
DettagliElettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS
Elettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
DettagliDalla sabbia al silicio: ecco come nasce un processore Intel. Scritto da Administrator Lunedì 20 Luglio :00
La CPU è uno dei più complessi circuiti ad alta scala d'integrazione. Basti pensare che per la sua creazione sono necessarie centinaia di step. In questo articolo cercheremo di delineare, a grandissime
DettagliDE e DTE: PROVA SCRITTA DEL 16 Luglio 2012
000000000 111111111 000000000 111111111 DE e DTE: PROA SCRITTA DEL 16 Luglio 01 ESERCIZIO 1 (DE,DTE) Nella figura è mostrato lo schema di massima di un transistore n-mos (condensatore MOS ideale), con
DettagliTransistori MOS. Ing. Ivan Blunno 21 aprile 2005
Transistori MOS Ing. Ivan Blunno 1 aprile 005 1 Introduzione In questa dispensa verranno presentati i transistor MOS (Metal Oxide Semiconductor) di tipo N e P dal punto di vista del loro funzionamento
DettagliTecniche di Layout. Lucidi del Corso di Microelettronica. Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica
Tecniche di Layout Lucidi del Corso di Microelettronica Modulo 2 Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Layout Il Layout è una rappresentazione
DettagliDIAGRAMMI STICK. Sono una rappresentazione simbolica del layout dei circuiti integrati.
IGRMMI STIK Sono una rappresentazione simbolica del layout dei circuiti integrati. anno un informazione di massima sulla disposizione topologica dei transistori, dei collegamenti e dei contatti. Non danno
DettagliEsercizio U3.1 - Tensione di soglia del MOSFET a canale n
Esercizio U3. - Tensione di soglia del MOSFET a canale n Si ricavi dettagliatamente l espressione per la tensione di soglia di un MOSFET ad arricchimento a canale p e successivamente la si calcoli nel
DettagliProcesso CMOS. Lucidi del Corso di Circuiti Integrati Modulo 1A
Processo CMOS Lucidi del Corso di Circuiti Integrati Modulo 1A Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Transistor MOS Università di
DettagliTecnologie HW per TLC
Tecnologie HW per TLC Componenti e tecnologie nei circuiti a microonde Docente: Giuseppe Macchiarella Politecnico di Milano macchiar@elet.polimi.it http://www.elet.polimi.it/upload/macchiar/indice.html
DettagliDE e DTE: PROVA SCRITTA DEL 23 Luglio ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /Vs, µ p = 200 cm 2 /Vs,
DE e DTE: PROA SCRITTA DEL 23 Luglio 2015 ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /s, µ p = 200 cm 2 /s, τ n = τ p = 1 µs, N A = 10 19 cm 3, N D = 5 10 15 cm 3, S = 1 mm 2
DettagliMicroelettronica. Programma dettagliato del Corso (1)
Microelettronica Anno Accademico 2006/2007 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB) Programma dettagliato del Corso
DettagliProgramma dettagliato del Corso (1) Microelettronica. Programma dettagliato del Corso (2) Info. Anno Accademico 2004/2005 Massimo Barbaro
Programma dettagliato del Corso (1) Microelettronica Anno Accademico 2004/2005 Massimo Barbaro Università di Cagliari Dipartimento di Ingegneria Elettrica ed Elettronica Laboratorio di Elettronica (EOLAB)
DettagliTECNOLOGIE ELETTRONICHE 1 A.A / 2005
APPUNTI DEL CORSO DI TECNOLOGIE ELETTRONICHE 1 PROF. MAURIZIO VALLE A.A. 2004 / 2005 : 1. Tecnologie di fabbricazione 2. Integrazione e litografia 3. Legge di Moore. 4. Una fabbrica di circuiti integrati.
DettagliMemorie a semiconduttore e tecnologia
Memorie a semiconduttore e tecnologia Memorie a semiconduttore e tecnologia Architettura di una memoria Memorie non volatili Memorie a scrittura e lettura Processi di base Esempi 2 2005 Politecnico di
DettagliProcesso di Fabbricazione
Progettazione Microelettronica Processo di Fabbricazione 1 Processo CMOS tradizionale 2 Un moderno processo CMOS gate-oxide TiSi 2 AlCu Tungsten SiO 2 n+ p-well p-epi poly n-well p+ SiO 2 p+ Processo CMOS
DettagliFondamenti di Elettronica, Sez.2
Fondamenti di Elettronica, Sez.2 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2017-2018
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte A: Transistori in commutazione Lezione n. 3 - A - 3:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Parte A: Transistori in commutazione Lezione n. 3 - A - 3: Transistori MOS in commutazione Elettronica II - Dante Del Corso - Gruppo A - 8 n.
DettagliNote sul layout. di circuiti CMOS
Note sul layout di circuiti CMOS S. Salvatori - Microelettronica marzo 2017 (16 di 85) Nelle prossime slide vedremo qualche esempio di layout di dispotivi CMOS. Un layout è in pratica la rappresentazione
DettagliElettromagnetismo e circuiti
Elettromagnetismo e circuiti Corso tenuto da: Alessandro D Uffizi Massimiliano Bazzi Andrea Gennusa Emanuele Appolloni Francesco Rigoli Leonardo Marrone Lorenzo Di Bella Matteo Stirpe Stefano Mantini Verdiana
DettagliIL MOSFET.
IL MOSFET Il MOSFET è certamente il più comune transistor a effetto di campo sia nei circuiti digitali che in quelli analogici. Il MOSFET è composto da un substrato di materiale semiconduttore di tipo
DettagliLaboratorio II, modulo
Laboratorio II, modulo 2 2016-2017 Transistor (cfr. http://studenti.fisica.unifi.it/~carla/appunti/2008-9/cap.4.pdf http://ume.gatech.edu/mechatronics_course/transistor_f04.ppt) Storia del Transistor Inventati
Dettaglislides per cortesia di Prof. B. Bertucci
slides per cortesia di Prof. B. Bertucci Giunzione p-n in equilibrio: Densità di portatori maggiori maggioritari/ minoritari dai due lati della giunzione (lontano dalla zona di contatto): Nella zona di
DettagliDispositivi e Tecnologie Elettroniche. Introduzione alle Tecnologie Elettroniche
Dispositivi e Tecnologie Elettroniche Introduzione alle Tecnologie Elettroniche La pervasività delle tecnologie elettroniche è il risultato della crescita dei livelli di integrazione nei circuiti integrati:
DettagliProcessi fasi e osservazioni sulla produzione di C-MOS N-MOS BJT
Processi fasi e osservazioni sulla produzione di C-MOS N-MOS BJT metallo dielettr.intermed metallo metallo metallo metallo diel. Interm dielettr.inter diel. Inter ossido ossido ossido di campo di campo
DettagliINTEGRAZIONE DI UN CIRCUITO MICROFLUIDICO SUL RETRO DI UN MICROCHIP IN SILICIO
INTEGRAZIONE DI UN CIRCUITO MICROFLUIDICO SUL RETRO DI UN MICROCHIP IN SILICIO RICCARDO CALLEGARI 31/10/2018 Il CERN Acceleratore di particelle lungo 27 km che fa collidere particelle tra di loro oppure
Dettaglil evoluzione dell elettronica
1904 tubo a vuoto 1968 circuito integrato l evoluzione dell elettronica 1980 integrati VLSI 1947 transistor oggi integrati ULSI 1971 microprocessore diodi transistor tecnologie costruttive grafici, tabelle,
DettagliEFFETTO FOTOELETTRICO
EFFETTO FOTOELETTRICO Come funziona una cella solare TECHNOTOU R SEMICONDUTTORI 1 Materiali con una conducibilità intermedia tra quella di un buon conduttore e quella di un buon isolante. Possono essere
Dettagliwafer (100) wafer (110) wafer (111) y x
wafer (100) wafer (110) wafer (111) z z z y y y x x x Scanning Electron Microscope (SEM) image - Processi di deposizione di strati sottili di materiali i) Physical Vapor Deposition ii) sputtering A) PROCESSI
DettagliDE e DTE: PROVA SCRITTA DEL 9 Gennaio 2012
DE e DTE: PROVA SCRITTA DEL 9 Gennaio 01 ESERCIZIO 1 (DE,DTE) Un transistore n-mos (N A = 10 16 cm 3, µ n = 800 cm /Vs nel canale, W = L = 5 µm, t ox = 50 nm), realizzato con un processo polysilicon gate,
DettagliTecniche di Progettazione Digitale Richiami all algebra di Boole; domini di rappresentazione p. 2
Tecniche di Progettazione Digitale Richiami all algebra di Boole; domini di rappresentazione Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
DettagliDispositivi e Tecnologie Elettroniche. Il sistema MOS
Dispositivi e Tecnologie Elettroniche Il sistema MOS l ossido è SiO 2 l ossido è molto sottile ( 40 Å) il metallo è sostituito con silicio policristallino drograto n + (poly) Dispositivi e Tecnologie Elettroniche
DettagliGiunzione pn. Giunzione pn
Giunzione pn Giunzione pn Una giunzione pn viene realizzata creando all interno di un cristallo semiconduttore una regione drogata di tipo p e una di tipo n Alle estremità delle regioni p ed n vengono
DettagliDocumento scritto con OpenOffice ( su Mandrake Linux 10.1 (
Martire Settimio Classe IV B 1998/1999 La Tecnologia dei semiconduttori. Seminario svolto nell'anno Scolastico 98/99 per il corso di TDP (Tecnologie Disegno e Progettazione) 2000 2005 Settimio Site Web
DettagliProgettazione di circuiti integrati
Architetture e Reti logiche Esercitazioni VHDL a.a. 2003/04 Progettazione di circuiti integrati Stefano Ferrari Università degli Studi di Milano Dipartimento di Tecnologie dell Informazione Stefano Ferrari
DettagliDispositivi elettronici. Transistor (MOSFET)
ispositivi elettronici Metal-Oxide- emiconductor Field Effect Transistor (MOFET) ommario Come è fatto un MOFET a canale n Principi di funzionamento Canale di inversione Calcolo di I vs V Curve I vs V e
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Luglio 2019
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Luglio 2019 ESERCIZIO 1 Un diodo p + n è a base corta: W = 4 µm, N D = 10 16 cm 3, µ n = 0.1 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ p = τ n = 10 6 s, S=1 mm 2. 1)
DettagliCAPITOLO 8 DISPOSITIVI E CIRCUITI INTEGRATI
Mauro Mosca Fondamenti di Elettronica (corso di recupero) A.A. 2014-15 194 CAPITOLO 8 DISPOSITIVI E CIRCUITI INTEGRATI Con la microelettronica l'implementazione delle funzioni logiche ha avuto il suo sviluppo
DettagliTecnologia Planare del silicio
Tecnologia Planare del silicio Tecnologia del silicio Perche il silicio Crescita del cristallo Preparazione del wafer La tecnologia planare Ossidazione termica Tecniche litografiche Diffusione dei droganti
DettagliGas di elettroni in un metallo
Marco Alvisi, Antonio Licciulli Corso di scienza e ingegneria dei materiali Le proprietà elettriche dei materiali La microelettronica La microelettronica influenza l economia e il vivere sociale delle
DettagliTRANSISTOR DI POTENZA
TRANSISTOR DI POTENZA I transistor di potenza sono principalmente utilizzati nel controllo dei motori, in campo automobilistico, negli alimentatori, negli stadi finali degli amplificatori (audio, RF, ).
DettagliFisica di base dei semiconduttori
MODULO CAP 1 A Fisica di base dei semiconduttori GIUNZIONE PN 1 CONDIZIONI DI EQUILIBRIO DELLA GIUNZIONE Giunzione non in equilibrio 2 CARATTERISTICA CORRENTE-TENSIONE DELLA GIUNZIONE Influenza della temperatura
DettagliComponentistica elettronica: cenni
ERSONE 15.3.01 Componentistica elettronica: cenni Componenti e caratterizzazione del loro comportamento La tecnologia dei componenti a vuoto La tecnologia dei componenti a semiconduttori l comportamento
Dettaglizoom in ANTONIO GIANNICO dalle origini ai giorni nostri
zoom in indi ANTONIO GIANNICO dalle origini ai giorni nostri 18 Che la CMOS sia la principale tecnologia elettronica che consenta di realizzare circuiti integrati ad elevato livello di integrazione come
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2019
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2019 ESERCIZIO 1 In gura è rappresentato, a sinistra, un dispositivo costituito da una giunzione p + n e da un contatto metallico sulla parte n. Per
DettagliI transistor mosfet e jfet
Capitolo 7 I transistor mosfet e jfet 7.1 Struttura del transistor mosfet La sigla mosfet è un acronimo per Metal-Oxide-Semiconductor Field-Effect-Transistor (transistor ad effetto di campo di tipo metallo-ossido-semiconduttore).
DettagliI transistor mosfet e jfet
Capitolo 7 I transistor mosfet e jfet 7.1 Struttura del transistor mosfet La sigla mosfet è un acronimo per Metal-Oxide-Semiconductor Field-Effect-Transistor (transistor ad effetto di campo di tipo metallo-ossido-semiconduttore).
DettagliSemiconduttori. Bande di energia. Un cristallo è formato da atomi disposti in modo da costituire una struttura periodica regolare
Semiconduttori Bande di energia Un cristallo è formato da atomi disposti in modo da costituire una struttura periodica regolare Quando gli atomi formano un cristallo, il moto degli elettroni dello strato
DettagliDispositivi elettronici. Effect
ispositivi elettronici Metal-Oxide-emiconductoremiconductor Field Effect Transistor (MOFET) ommario Come è fatto un MOFET a canale n Principi di funzionamento Canale di inversione Calcolo di I vs V Curve
DettagliElettronica I Introduzione ai semiconduttori
Elettronica I Introduzione ai semiconduttori Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/ liberali
Dettagli