DE e DTE: PROVA SCRITTA DEL 28 Gennaio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn (N Abase = cm 3, N Dcollettore = cm 3, µ
|
|
- Jacopo Fabrizio Pasini
- 4 anni fa
- Visualizzazioni
Transcript
1 DE e DTE: PROA SCRITTA DEL 28 Gennaio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn (N Abase = cm 3, N Dcollettore = cm 3, µ n = 0.1 m 2 /s, τ n = 10 6, S = 1 mm 2 ) è polarizzato con un generatore di corrente in base I B = 10 µa, e con un generatore di tensione CE = 10. La corrente di collettore è risultata pari a 5 ma. 1) Calcolare la lunghezza eettiva della base.[3] 2) Calcolare le tensioni ai terminali e la lunghezza metallurgica della base.[3] 3) CE viene posto a 0. Calcolare le tensioni e le correnti ai terminali.[4] ESERCIZIO 2 (DE,DTE) Un transistore nmos, con N A = cm 3, t ox = 30 nm, µ n = 800 cm 2 /s =10 µm, L=1 µm, gate in Au (Φ Au = 5.1 ), è polarizzato con GBulk = 2 e DS = 0.1 (zona lineare). 1) Per SBulk = 0 calcolare la corrente I DS e le cariche sse e mobili nel canale.[3] 2) Per SBulk = 1 calcolare la corrente I DS nonché le cariche sse e mobili nel canale.[4] 3) Per SBulk = 0.6 calcolare le correnti ai terminali di Source e di Drain, sapendo che l'area di ciascuno dei pozzetti di Drain e di Source è pari a 50 µm 2 e che µ n bulk = 0.1 m 2 /s, τ n = 10 6 s.[3] ESERCIZIO 3 (DTE) 1) Descrivere il processo di impiantazione ionica. Illustrare lo schema e il funzionamento di un impiantatore ionico. [5] 2) Descrivere e discutere i parametri fondamentali del processo di impiantazione attraverso uno strato amorfo.[5] ESERCIZIO 4 (DE) Nel circuito in gura, Q ha un β fminimo = 300. Il pmos ha T H = 1, µ p = 0.08 m 2 /s, t ox = 30 nm, /L=10. L'nMOS (polysilicon gate con N A = cm 3, µ p = 0.08 m 2 /s,/l=10) ha una carica parassita all'interfaccia ossido-silicio, dovuta a ioni sodio carichi positivamente la cui concentrazione per unità di supercie è risultata pari a [N + A ] = cm 2 (la carica si ottiene moltiplicando per q). 1) Determinare lo spessore dell'ossido del nmos anché T H = 1.[3] 2) Determinare R 2 anché u = 6 (assumere BE = 0.7 ).[3] 3) Determinare il punto di riposo dei transistori.[4]
2 z cc 12 4 Mp u C Rg2 5 k R2 Mn Q s Rg1 5 k Rs 500 R1 2 k ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn (N Abase = cm 3, N Dcollettore = cm 3, µ n = 0.1 m 2 /s, τ n = 10 6, S = 1 mm 2 ) è polarizzato con un generatore di corrente in base I B = 10 µa, e con un generatore di tensione CE = 10. La corrente di collettore è risultata pari a 5 ma. 1) Calcolare la lunghezza eettiva della base. [3] 2) Calcolare le tensioni ai terminali e la lunghezza metallurgica della base.[3] 3) CE viene posto a 0. Calcolare le tensioni e le correnti ai terminali.[4] SOLUZIONE 1 1) Dai dati abbiamo subito: β f = I C I B = 500 (1)
3 Si può calcolare l'α f = α T (γ = 1) o scrivere direttamente: β f = τ n τ t τ t = 2 2D n 2 = 2τ nd n β f = 2τn D n β f D n = kt q µ n = m 2 /s = 3.22 µm 2) Possiamo calcolare BE dalla relazione: I B = Q B τ n I B = qs δ n(0) 2τ n I B = qs n p0e BE T 2τ n e BE T = 2I B qs n2 i N A BE = T ln 2I Bτ n qs n2 i N A = 0.55 Quindi avremo CB = CE BE = La regione di svuotamento base-collettore si calcola come: ( ) ND N A 0 BC = T ln = n 2 i ( 2ɛS 1 BC = + 1 q N A N D ) ( 0 + CB ) = 3.82 µm X BC = BC N Dcoll N Abase + N Dcoll = µm
4 Quindi, trascurando la regione di svuotamento della giunzione base-emettitore polarizzata in diretta (si può comunque calcolare), avremo: met = + X BC = 3.57 µm (2) 3) Avremo che BE = BC ed il transistore è in saturazione. Entrambe le giunzioni sono polarizzate in diretta, e l'eccesso dei portatori all'estremo della giunzione base-emettitore e base-collettore è lo stesso. Trascurando le regioni di svuotamento di entrambe le giunzioni (polarizzate in diretta) avremo: effettiva = metallurgica I B = qs n p0e BE T τ n BE BC = T ln I Bτ n = 0.53 qs n2 i N A Per quanto riguarda le correnti, possiamo assumere con un po' di approssimazione che I B sia entrante, e si divida equamente tra I C e I E. ESERCIZIO 2 (DE,DTE) Un transistore nmos, con N A = cm 3, t ox = 30 nm, µ n = 800 cm 2 /s =10µm, L=1 µm, gate in Au (Φ Au = 5.1 e), è polarizzato con GBulk = 2 e DS = 0.1 (zona lineare). 1) Per SBulk = 0 calcolare la corrente I DS e le cariche sse e mobili nel canale.[3] 2) Per SBulk = 1 calcolare la corrente I DS nonchè le cariche sse e mobili nel canale.[3] 3) Per SBulk = 0.6 calcolare le correnti ai terminali di Source e di Drain, sapendo che l'area di ciascuno dei pozzetti di Drain e di Source è pari a 50 µm 2 e che µ n bulk = 0.1 m 2 /s, τ n = 10 6 s.[4] SOLUZIONE 2
5 1) Calcoliamo innanzitutto la tensione di soglia. Con SBulk = 0, la tensione di inversione GBulk inv = T H si calcola come: Avremo: ψ B = kt ( ) q ln NA = n i = ɛ ox = t ox F/m 2 Φ MS = Φ M Φ S = Φ M (χ + E g 2q + ψ B) = T H = La corrente risulta (zona lineare): 2ɛs qn A 2ψ B + 2ψ B + Φ MS = 1.23 (3) I DS = µ n L ( GS T H ) DS = ma (4) Il transistore è in zona lineare, e quindi la carica è praticamente costante lungo il canale. La carica ssa è quella dovuta alla regione di svuotamento alla soglia (2ψ B ): Q = 2ɛ s qn A 2ψ B = C/m 2 (5) La carica mobile si può calcolare con la formula: Q n = c ox ( GS T H ) = C/m 2 (6) 2) Per risolvere il caso di SBulk = 1 possiamo far riferimento all'eetto body, calcolando la T H rispetto al Source, o considerare la T Hbulk sapendo che la caduta di tensione nel silicio all'inversione è pari a Si inv = 2ψ B + SBulk = Avremo dunque: 2ɛ s qn A (v SBulk + 2ψ B ) T H bulk = + SBulk + 2ψ B + Φ MS = 2.46 (7) Oppure possiamo calcolare la T H, che per denizione è riferita al Source: 2ɛ s qn A ( SBulk + 2ψ B ) T H = + 2ψ B + Φ MS = 2.46 = 1.46
6 ediamo che GBulk = 2 < T H bulk, oppure che GS = GBulk SBulk = 1 < T H = Il condensatore MOS non è in inversione, quindi la carica mobile nel canale è 0, e I DS = 0. La carica ssa è quella dovuta alla regione di svuotamento (ψ S ). Per il calcolo della caduta di tensione nel silicio ψ S dobbiamo scrivere l'equazione: GBulk = 2 = 2ɛs qn A ψ S + ψ S + Φ MS (8) la cui soluzione accettabile è ψ S = Dunque: Q = 2ɛ s qn A ψ S = C/m 2 (9) 3) Per SBulk < 0 le giunzioni n + p Source-Bulk e Drain-Bulk entrano in conduzione. In modo particolare avremo SBulk = 0.6 e DBulk = DS + SBulk = 0.5. Quindi avremo: D n = kt q µ n bulk = m 2 /s L n = D n τ n = µm n 2 i I 0 n + Sub = qs D n = A L n N ( A ) I bulk S = I 0 e bulk S T 1 = 105 na ( ) I bulk D = I 0 e bulk D T 1 = 2.22 na Data la piccola supercie dei pozzetti, le correnti dovute alle giunzioni sono piccole. Calcoliamo la corrente nel canale. Dobbiamo considerare adesso una T H pari a: T H = 2ɛ s qn A ( SBulk + 2ψ B ) Inoltre GS = Gbulk + Sbulk = 2.6, e quindi: + 2ψ B + Φ MS = 2.46 = I DS = µ n L ( GS T H ) DS = 0.21 ma
7 ESERCIZIO 3 (DTE) 1) Descrivere il processo di impiantazione ionica. Illustrare lo schema e il funzionamento di un impiantatore ionico. [5] 2) Descrivere e discutere i parametri fondamentali del processo di impiantazione attraverso uno strato amorfo.[5] SOLUZIONE 3 1) e 2) Si rimanda alla dispensa del Prof. Diligenti. ESERCIZIO 4 (DE) Nel circuito in gura, Q ha un β fminimo = 300. Il pmos ha T H = 1, µ p = 0.08 m 2 /s, t ox = 30 nm, /L=10. L'nMOS (polysilicon gate con N A = cm 3, µ p = 0.08 m 2 /s,/l=10) ha una carica parassita all'interfaccia ossido-silicio, dovuta a ioni sodio carichi positivamente la cui concentrazione per unità di supercie è risultata pari a [N + A ] = cm 2 (la carica si ottiene moltiplicando per q). 1) Determinare lo spessore dell'ossido del nmos anchè T H = 1.[3] 2) Determinare R 2 anchè u = 6 (assumere BE = 0.7 ).[3] 3) Determinare il punto di riposo dei transistori.[4] SOLUZIONE 4 1) La carica parassita nell'ossido è pari a Q ox = q = C/m 2. La tensione di soglia si scrive come: T H = 2ɛs qn A 2ψ B + 2ψ B + Φ MS Q ox (10) e quindi: = Calcolando i vari parametri: 2ɛs qn A 2ψ B Q ox T H 2ψ B Φ MS (11) ψ B = kt ( ) q ln NA = n i Φ MS = E g 2q + ψ B = 0.887
8 z cc 12 4 Mp u C Rg2 5 k R2 Mn Q s Rg1 5 k Rs 500 R1 2 k = F/m 2 t ox = ɛ ox = 127 nm 2) Avremo: u = γ R 1 + R 2 R 1 = 6 R 2 = 15 kω 3) Per il transistore Mp avremo GS = 8 12 = 4, che in valore assoluto risulta più grande di T H = 1, e quindi il transistore conduce. Avremo ( = ɛ ox /t ox = F/m 2 ): SD = µ p 2 L ( GS T H ) 2 = 4.1 ma (12)
9 E D = u = 6, quindi SD = 6, in valore assoluto maggiore di GS T H. Per Mn avremo: R g1 G = 8 = 4 R g2 + R g1 I DS = S = µ n R S 2 L ( G S T H ) 2 Risolvendo l'ultima equazione otteniamo S = 0.5, e quindi I DS = 1 ma. Poichè D = u = 6 avremo DS = > GS T H. La corrente nel bipolare sarà data da: Dunque: 6 I R1 R2 = = 0.35 ma R 1 + R 2 I C = I SDp I DSn I R1 R2 = 2.75 ma I B = I C β f = 9.2 µa << I R1 R2 B = 0.7 I E I C = 2.7 ma BE = 0.7 CE = 6 I SDp = 4.1 ma GS = 4 SD = 6 I DSn = 1 ma GSn = 3.5 DSn = 5.5
DE e DTE: PROVA SCRITTA DEL 8 Giugno 2015
DE e DTE: PROVA SCRITTA DEL 8 Giugno 2015 ESERCIZIO 1 (DE,DTE) Il transistore in gura è un n + pn + con base = 10 16 cm 3, τ n = 1 µs, µ n = 0.1 m 2 /Vs, S = 1mm 2. La resistenza R C = 1 kω, e V CC = 12
DettagliDE e DTE: PROVA SCRITTA DEL 16 Febbraio 2016
DE e DTE: PROVA SCRITTA DEL 16 Febbraio 2016 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (N Demettitore = N Abase = 10 16 cm 3, N Dcollettore = 5 10 15 cm 3, µ n = 0.1 m 2 /Vs, τ n = τ p = 10 6, µ
DettagliDE e DTE: PROVA SCRITTA DEL 14 Febbraio 2015
DE e DTE: PROVA SCRTTA DEL 14 Febbraio 2015 ESERCZO 1 (DE,DTE) due diodi in gura sono uno a base lunga (diodo A: p + n, N D = 5 10 15 cm 3, τ n = τ p = 1 µs, µ p = 0.04 m 2 /Vs, S = 1mm 2 ) e uno a base
DettagliDE e DTE: PROVA SCRITTA DEL 29 Giugno 2015
DE e DTE: PROVA SCRITTA DEL 29 Giugno 2015 ESERCIZIO 1 (DE,DTE) Un transistore (emettitore n + ) è caratterizzato da base = 5 10 15 cm 3, lunghezza metallurgica W met = 4 µm, τ n = 1 µs, µ n = 0.1 m 2
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 13 Giugno 2018
POVA SCITTA di DISPOSITIVI ELETTONICI del 13 Giugno 2018 ESECIZIO 1 In gura è rappresentato un circuito, basato su un transistore bipolare n + pn +, = 2 kω. Per il transistore abbiamo N Abase = 10 16 cm
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 10 Giugno 2016
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 0 Giugno 206 ESERCIZIO Il transistore bipolare npn nelle gure ha N Demettitore = N Dcollettore = 0 7 cm 3, N Abase = 0 6 cm 3, µ n = 0. m 2 /Vs, τ n = τ p =
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 27 Gennaio 2017
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 27 Gennaio 2017 ESERCIZIO 1 Un transistore n + pn + (N Abase = 10 16 cm 3, W = 4 µm, S = 1 mm 2,µ n = 0.11 m 2 /Vs, τ n = 10 6 s) è polarizzato come in gura
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2019
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2019 ESERCIZIO 1 In gura è rappresentato, a sinistra, un dispositivo costituito da una giunzione p + n e da un contatto metallico sulla parte n. Per
DettagliDE e DTE: PROVA SCRITTA DEL 16 Settembre 2014
DE e DTE: PROVA SCRITTA DEL 16 Settembre 2014 ESERCIZIO 1 (DE,DTE) Un transistore n + pn (N A = N D = 10 16 cm 3, µ n = 0.1 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ n = τ p = 10 6 s, = 3 µm, S=1 mm 2 ), è polarizzato
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 19 Settembre 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 19 Settembre 2018 ESERCIZIO 1 Nel circuito in gura (V CC = 8 V, R = 1 kω), il transistore npn ha N Demettitore = 10 17 cm 3 (emettitore lungo), N Abase = 10
DettagliESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (W met = 3 µm, N Abase = 10 16, N Dcollettore = , µ n = 0.12 m 2 /Vs, µ p = 0.
DE e DTE: PROVA SCRITTA DEL 6 Giugno 2013 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (W met = 3 µm, N Abase = 10 16, N Dcollettore = 2 10 15, µ n = 0.12 m 2 /Vs, µ p = 0.045 m 2 /Vs, τ n = τ p =
DettagliESERCIZIO 1 Il transistore bipolare in gura è caratterizzato da N Abase = cm 3,
POVA SCITTA di DISPOSITIVI ELETTONICI del 17 Luglio 017 ESECIZIO 1 Il transistore bipolare in gura è caratterizzato da base = 5 10 15 cm 3, µ n = 0.11 m /Vs, µ p = 0.04 m /Vs, = τ p = 10 6 s, = 3 µm, S
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 30 Giugno 2016
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 30 Giugno 2016 ESERCIZIO 1 Considerare delle giunzioni p + n, con N D = 10 15 cm 3, µ n = 0.12 m 2 /Vs, S=1 mm 2. Il campo elettrico di break- down a valanga
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Febbraio ESERCIZIO 1 Una giunzione pn è caratterizzata da N A = cm 3, N D = cm 3,
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Febbraio 2017 ESERCIZIO 1 Una giunzione pn è caratterizzata da N A = 5 10 15 cm 3, N D = 10 16 cm 3, µ n = 0.10 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ n = τ p =
DettagliDE e DTE: PROVA SCRITTA DEL 23 Luglio ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /Vs, µ p = 200 cm 2 /Vs,
DE e DTE: PROA SCRITTA DEL 23 Luglio 2015 ESERCIZIO 1 (DE,DTE) Un diodo p + n a base lunga, con µ n = 1100 cm 2 /s, µ p = 200 cm 2 /s, τ n = τ p = 1 µs, N A = 10 19 cm 3, N D = 5 10 15 cm 3, S = 1 mm 2
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Febbraio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Febbraio 2018 ESERCIZIO 1 In gura è rappresentato un pezzo di silicio, drogato da una parte n + (N D = 10 19 cm 3, µ n+ = 0.015 m 3 ) e dall'altra n (N D
DettagliESERCIZIO 3 Nel circuito in gura, il transistore bipolare è un n + pn +, con N A = cm 3, τ n = 10 6 s, µ n = 0.09 m 2 /Vs, S = 1 mm 2.
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 16 Gennaio 2019 ESERCIZIO 1 Un transistore bipolare n + pn (N Abase = 10 16 cm 3, N Dcollettore = 2 10 16 cm 3, τ n = 10 6 s, µ n = 0.1 m 2 /Vs, S=1 mm 2 )
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 8 Gennaio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 8 Gennaio 2018 ESERCIZIO 1 Un transistore n + pn, con N ABase = N DCollettore = 5 10 15 cm 3, µ n = 0.11 m 2 /Vs, τ n = 10 6 s, S = 1 mm 2, è polarizzato con
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 9 Luglio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 9 Luglio 2018 ESERCIZIO 1 Nel circuito in gura, il diodo p + n è illuminato alla supercie. La base p + è corta, W p = 5 µm, la base n è lunga. Abbiamo: N A
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 24 Luglio 2019
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 24 Luglio 2019 ESERCIZIO 1 Un transistore npn a base corta è caratterizzato da: N Dem = 10 15 cm 3 (emettitore lungo), N Abase = 10 16 cm 3, N Dcoll = 10 15
DettagliESERCIZIO 1 In gura è rappresentata una giunzione p + n (S=1 mm 2, µ n = 0.1 m 2 /Vs,
PROVA SCRTTA di DSPOSTV ELETTRONC del 22 Febbraio 2019 ESERCZO 1 n gura è rappresentata una giunzione p + n (S=1 mm 2, µ n = 0.1 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ p = τ n = 10 6 s). La parte n è drogata N
DettagliDE e DTE: PROVA SCRITTA DEL 7 Gennaio 2013
DE e DTE: PROVA SCRITTA DEL 7 Gennaio 013 ESERCIZIO 1 (DE,DTE) Un condensatore MOS è realizzato su substrato p, N A = 10 16 cm 3, t ox = 50 nm. A metà dell ossido (a t ox /) viene introdotto uno strato
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 9 Gennaio ESERCIZIO 1 Si consideri un diodo pn con W n = W p = 500 µm, N A = N D = cm 3,
PROVA SCRTTA di DSPOSTV ELETTRONC del 9 Gennaio 2016 ESERCZO 1 Si consideri un diodo pn con W n = W p = 500 µm, N A = = 10 15 cm 3, τ n = τ p = 1 µs, µ n = 1500 cm 2 /Vs, µ p = 400 cm 2 /Vs, S = 1 mm 2.
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 6 Febbraio 2019
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 6 Febbraio 2019 ESERCIZIO 1 In gura sono rappresentati due diodi identici: N A = 10 16 cm 3, N D = 10 15 cm 3, µ n = 0.1 m 2 /Vs, µ p = 0.03 m 2 /Vs, τ n =
DettagliESERCIZIO 1 Il transistore in gura è un n + pn +, con W = 3 µm, N Abase = cm 3,
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 8 Settembre 2016 ESERCIZIO 1 Il transistore in gura è un n + pn +, con W = 3 µm, N Abase = 10 16 cm 3, µ n = 0.1 m 2 /V s, τ n = 10 6 s, S = 1 mm 2. Trascurare
Dettagli3) Determinare il campo elettrico per x = 50 µm (trascurare l'ampiezza
DE e DTE: PROVA SCRITTA DEL 8 Gennaio 2016 ESERCIZIO 1 (DE,DTE) Un diodo pn è caratterizzato da: S = 1 mm 2, N A = 10 16 cm 3, N D = 10 16 cm 3, µ n = 0.1 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ n = 10 5 S (nella
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 22 Novembre 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 22 Novembre 2018 ESERCIZIO 1 Nel circuito in gura il diodo A è una giunzione Schottky a base corta, substrato n = N D = 10 15 cm 3 e W n = 5 µm. Il metallo
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Settembre 2017
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 15 Settembre 2017 ESERCIZIO 1 Una giunzione pn, con entrambe le basi lunghe, è caratterizzata da N A = N D = 5 10 15 cm 3, µ n = 0.11 m 2 /Vs, µ p = 0.04 m
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2017
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 12 Giugno 2017 ESERCIZIO 1 Una giunzione p + n è caratterizzata da N D = 5 10 15 cm 3, µ p = 0.04 m 2 /Vs, τ p = 10 6 s, S = 1 mm 2. Questa giunzione è polarizzata
DettagliDE e DTE: PROVA SCRITTA DEL 4 Giugno 2012
DE e DTE: PROA SCRITTA DEL 4 Giugno 2012 ESERCIZIO 1 (DE,DTE) Una giunzione pn (N A = N D = 10 16 cm 3, τ n = τ p = 10 6 s, µ n = 1000 cm 2 /s, µ p = 450 cm 2 /s, S = 1 mm 2 ) è polarizzata con = 0.5.
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 25 Luglio 2018
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 25 Luglio 2018 ESERCIZIO 1 Nel circuito in gura, il diodo p + n a destra è a base lunga con N D = 10 16 cm 3, S = 10 cm 2. Il diodo p + n a sinistra ha N D
DettagliDE e DTE: PROVA SCRITTA DEL 22 Gennaio 2012
DE e DTE: PROVA SCRITTA DEL Gennaio 01 ESERCIZIO 1 (DE,DTE) Un processo per la realizzazione di transistori n-mos è caratterizzato da: N A = 10 16 cm 3, µ n canale = 800 cm /Vs, µ n bulk = 1000 cm /Vs,
DettagliPROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Luglio 2019
PROVA SCRITTA di DISPOSITIVI ELETTRONICI del 3 Luglio 2019 ESERCIZIO 1 Un diodo p + n è a base corta: W = 4 µm, N D = 10 16 cm 3, µ n = 0.1 m 2 /Vs, µ p = 0.04 m 2 /Vs, τ p = τ n = 10 6 s, S=1 mm 2. 1)
DettagliDE e DTE: PROVA SCRITTA DEL 8 Febbraio 2012
DE e DTE: PROA SCRITTA DEL 8 Febbraio 01 ESERCIZIO 1 (DE,DTE) Una struttura n-mos ( = 10 16 cm 3, t ox = 30 nm) è realizzata con un processo polysilicon gate n +. La struttura è illuminata con luce rossa
DettagliDE e DTE: PROVA SCRITTA DEL 16 Luglio 2012
000000000 111111111 000000000 111111111 DE e DTE: PROA SCRITTA DEL 16 Luglio 01 ESERCIZIO 1 (DE,DTE) Nella figura è mostrato lo schema di massima di un transistore n-mos (condensatore MOS ideale), con
Dettagli1) Il lato n è lungo (1 mm), mentre quello p è sicuramente corto (3 µm). Calcoliamo la regione di svuotamento per V = 0.5 V: = V.
ESERCIZIO 1 (DE,DTE) Una giunzione pn è caratterizzata da (W p e W n distanze tra il piano della giunzione e rispettivamente contatto p ed n): S = 1 mm, N D = 10 16 cm 3, W n = 1 mm, N A = 10 15 cm 3,
DettagliDE e DTE: PROVA SCRITTA DEL 10 Settembre 2012
DE e DTE: PROVA SCRITTA DEL 10 Settembre 2012 ESERCIZIO 1 (DE,DTE) Una giunzione pn è polarizzata con V = 0.5 V. I dati della giunzione sono: N D = 10 16 cm 3, N A = 10 15 cm 3, µ n = 1100 cm 2 /Vs, µ
DettagliDE e DTE: PROVA SCRITTA DEL 23 Giugno 2012
DE e DTE: PROA SCRITTA DEL 23 Giugno 2012 ESERCIZIO 1 (DE,DTE) Un transistore bipolare npn (N D emettitore = 10 16 cm 3, N A base = 10 16 cm 3, N D collettore = 10 15 cm 3, τ n = τ p = 10 6 s, µ n = 1000
DettagliDE e DTE: PROVA SCRITTA DEL 5 febbraio ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione
DE e DTE: PROVA SCRITTA DEL 5 febbraio 011 ESERCIZIO 1 (DTE) 1) Descrivere i processi e disegnare le maschere necessarie alla realizzazione del dispositivo di cui nella figura è mostrata la sezione; la
DettagliDE e DTE: PROVA SCRITTA DEL 26 Gennaio 2015
DE e DTE: PROVA SCRITTA DEL 26 Gennaio 2015 ESERCIZIO 1 (DE,DTE) Un transistore bipolare n + pn con N Abase = N Dcollettore = 10 16 cm 3, µ n = 0.09 m 2 /Vs, µ p = 0.035 m 2 /Vs, τ n = τ p = 10 6 s, S=1
DettagliDispositivi e Tecnologie Elettroniche. Esercitazione Transistore MOS
Dispositivi e Tecnologie Elettroniche Esercitazione Transistore MOS Esercizio 1: testo Si consideri un sistema MOS costituito da un substrato di Si con drogaggio N A = 10 16 cm 3, uno strato di ossido
DettagliDE e DTE: PROVA SCRITTA DEL 9 Gennaio 2012
DE e DTE: PROVA SCRITTA DEL 9 Gennaio 01 ESERCIZIO 1 (DE,DTE) Un transistore n-mos (N A = 10 16 cm 3, µ n = 800 cm /Vs nel canale, W = L = 5 µm, t ox = 50 nm), realizzato con un processo polysilicon gate,
DettagliEsercizio U3.1 - Tensione di soglia del MOSFET a canale n
Esercizio U3. - Tensione di soglia del MOSFET a canale n Si ricavi dettagliatamente l espressione per la tensione di soglia di un MOSFET ad arricchimento a canale p e successivamente la si calcoli nel
DettagliFondamenti di Elettronica, Sez.3
Fondamenti di Elettronica, Sez.3 Alessandra Flammini alessandra.flammini@unibs.it Ufficio 24 Dip. Ingegneria dell Informazione 030-3715627 Lunedì 16:30-18:30 Fondamenti di elettronica, A. Flammini, AA2018-2019
DettagliTransistori MOS. Ing. Ivan Blunno 21 aprile 2005
Transistori MOS Ing. Ivan Blunno 1 aprile 005 1 Introduzione In questa dispensa verranno presentati i transistor MOS (Metal Oxide Semiconductor) di tipo N e P dal punto di vista del loro funzionamento
DettagliIl Sistema Metallo Ossido Semiconduttore (MOS)
Il Sistema Metallo Ossido Semiconduttore (MOS) E una struttura simile ad un condensatore, con queste differenze: A polarizzazione nulla la concentrazione dei portatori nel semiconduttore è assai minore
DettagliDispositivi e Tecnologie Elettroniche. Il transistore MOS
Dispositivi e Tecnologie Elettroniche Il transistore MOS Il transistore MOS La struttura MOS a due terminali vista può venire utilizzata per costruire un condensatore integrato È la struttura base del
DettagliEsercizio U2.1 - Giunzione non brusca
Esercizio U2.1 - Giunzione non brusca Si consideri una giunzione p + -n con drogaggio uniforme nel lato p (N A = 10 19 cm 3 ) e giunzione metallurgica situata in x = 0. Il drogaggio del lato n, definito
DettagliESERCIZIO 1. Soluzione. Per risolvere il problema utilizzo il modello di Ebers-Moll, grazie al quale potrò calcolare L E, W, L C, infatti so che
ESERCIZIO Su un transistor BJT pnp caratterizzato da N E = 0 8 cm 3 N B = 0 6 cm 3 N C = 0 5 cm 3 A = mm 2 vengono effettuate le seguenti misure: Tensione V CB negativa, emettitore aperto: I C = 0nA Tensione
DettagliStruttura del condensatore MOS
Struttura del condensatore MOS Primo elettrodo - Gate: realizzato con materiali a bassa resistività come metallo o silicio policristallino Secondo elettrodo - Substrato o Body: semiconduttore di tipo n
DettagliEsercizio 1.3 Il percorso con maggiore tempo di propagazione è quello del segnale A
Copyright 006 he McGraw-Hill Companies srl SOLUZIONI DI ESERCIZI - Elettronica Digitale III ed. Capitolo Esercizio. V OH 5 V, V OL 0.5 V; NM H V OH - V IH V; NM L V IH - V IL.5 V. Esercizio.3 Il percorso
DettagliEsercitazione n 2: Circuiti di polarizzazione (2/2)
Esercitazione n 2: Circuiti di polarizzazione (2/2) 1) Per il circuito di in Fig. 1 dimensionare R in modo tale che la corrente di collettore di Q 1 sia 5 ma. Siano noti: V CC = 15 V; β = 150; Q1 = Q2
DettagliEsercizio : calcolo della conducibilita in un conduttore metallico.
Esercizio : calcolo della conducibilita in un conduttore metallico. Si consideri una striscia di metallo in un circuito integrato, con dimensioni:lunghezza L =.8 [mm], Area della sezione A = 4 [µm²] (micrometri
DettagliEsercitazione del 21 Maggio 2008
Esercitazione del 1 Maggio 008 Es. 1 - pmos in configurazione drain comune 1) Con riferimento al circuito in Fig. 1, determinare le regioni di funzionamento del transistore Mp nel piano V out (V in ).
DettagliStadi Amplificatori di Base
Stadi Amplificatori di Base Biagio Provinzano Marzo 2005 Ipotesi di lavoro: i) Transistor npn acceso ed in zona attiva v BE 1 0.7V e v C >v B ii) Consideriamo un classico schema di polarizzazione con quattro
DettagliInver&tore CMOS. V DD > 0 l altra alimentazione è a massa (0 V) 0 V O V DD
Inver&tore CMOS S p > 0 l altra alimentazione è a massa (0 V) - = V GSp G n = G p VDSp = - D n = D p 0 Il potenziale più basso nel circuito coincide con la massa il Source del nmos coincide con la massa
DettagliDispositivi e Tecnologie Elettroniche. Esercitazione Giunzione pn
Dispositivi e Tecnologie Elettroniche Esercitazione Giunzione pn Esercizio 1: testo Si consideri una giunzione brusca e simmetrica con drogaggio N A N D 10 17 cm 3 sezione trasversale A 0.5 mm 2 e lati
DettagliTransistor ad Effetto Campo: FET
Transistor ad Effetto Campo: FET I transistor ad effetto campo sono basati sul controllo della corrente tra source e drain modulando la larghezza delle zone di svuotamento (e quindi la larghezza del canale)
DettagliModello di Ebers-Moll del transistore bipolare a giunzione
D Modello di Ebers-Moll del transistore bipolare a giunzione Un transistore bipolare è un dispositivo non lineare che può essere modellato facendo ricorso alle caratteristiche non lineari dei diodi. Il
DettagliMOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da:
MOS a canale N a Svuotamento La tensione di soglia V T di un MOS può variare fra (1-5) volt, il valore dipende da: - cariche positive presenti nell'ossido - presenza di stati superficiali nell'interfaccia
DettagliDispositivi e Tecnologie Elettroniche. Il transistore bipolare
Dispositivi e Tecnologie Elettroniche l transistore bipolare Struttura di principio l transistore bipolare è fondamentalmente composto da due giunzioni pn, realizzate sul medesimo substrato a formare una
DettagliI dispositivi elettronici. Dispense del corso ELETTRONICA L
I dispositivi elettronici Dispense del corso ELETTRONICA L Sommario I semiconduttori La giunzione pn Il transistor MOS Cenni sul principio di funzionamento Modellizzazione Fenomeni reattivi parassiti Top-down
DettagliNella seguente foto, possiamo vedere l'esterno di alcuni transistor:
IL BJT Il transistor BJT è un componente che viene utilizzato come amplificatore. Si dice amplificatore di tensione un circuito che dà in uscita una tensione più grande di quella di ingresso. Si dice amplificatore
DettagliPOLITECNICO DI MILANO
POLITECNICO DI MILANO www.polimi.it ELETTRONICA per ingegneria BIOMEDICA prof. Alberto TOSI Sommario Transistore MOSFET Struttura Equazioni caratteristiche Curve caratteristiche Funzionamento come amplificatore
DettagliElettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS
Elettronica dei Sistemi Digitali Calcolo degli elementi parassiti in tecnologia CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it
Dettagliν S R B2 Prova n 1: V CC R C R B1 C C R S C S C L out R L Prove d'esame
Prova n 1: Per il seguente circuito determinare: 1. R B1, R E tali che: I C = 0,5 ma; V E = 5 V; 2. Guadagno di tensione a piccolo segnale v out /v s alle medie frequenze; 3. Frequenza di taglio inferiore;
DettagliSoluzione del compito di Elettronica e di Elettronica Digitale del 15 gennaio 2003
Soluzione del compito di Elettronica e di Elettronica Digitale del 5 gennaio 2003 Esercizio Calcolo di R 5, R 6 e del punto di lavoro dei transistori Per l analisi del punto di riposo prendiamo in considerazione
Dettaglislides per cortesia di Prof. B. Bertucci
slides per cortesia di Prof. B. Bertucci Giunzione p-n in equilibrio: Densità di portatori maggiori maggioritari/ minoritari dai due lati della giunzione (lontano dalla zona di contatto): Nella zona di
DettagliESERCIZIO 5 1) VALUTAZIONE DELLE CAPACITÁ PARASSITE DI UN INVERTER CMOS:
ESERIZIO 5 Si valutino le capacità parassite al nodo di uscita dovute ai transistori di un inverter MOS, e si verifichi l accuratezza dei risultati confrontando il ritardo di propagazione teorico e quello
DettagliDispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET
Dispositivi unipolari Il contatto metallo-semiconduttore Il transistor JFET Il transistor MESFET Il diodo MOS Il transistor MOSFET 1 Contatti metallo semiconduttore (1) La deposizione di uno strato metallico
DettagliEsercizio U4.1 - Diffusione gassosa
Esercizio U4.1 - Diffusione gassosa Si effettua una diffusione di fosforo della durata di 4 ore alla temperatura di 1 C entro un substrato di tipo p, drogato con boro con densità 2 1 15 cm 3. La concentrazione
DettagliElettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS
Elettronica Inverter con transistore MOS; tecnologia CMOS e porte logiche combinatorie CMOS Valentino Liberali Dipartimento di Fisica Università degli Studi di Milano valentino.liberali@unimi.it Elettronica
Dettaglir> 0 p< 0 stabile; r< 0 p> 0 instabile
Circuiti dinamici del primo ordine I i V p. s. r C v V( s) 1 1 scv( s) + = 0; s+ V( s) = 0; p= r rc rc r> 0 p< 0 stabile; r< 0 p> 0 instabile 101 Compito a casa: dimostrare che il seguente circuito ha
DettagliESERCIZIO 1. γ = 1 + D EN B W D B N E L E
ESERCIZIO 1 In un un bjt npn in cui il fattore di trasporto in base è pari a 0.9995, l efficienza di emettitore è pari a 0.99938, è noto che la tensione di breakdown per valanga ha modulo pari a BV CE0
Dettagli4 STRUTTURE CMOS. 4.1 I componenti CMOS
4.1 4 STRUTTURE CMOS 4.1 I componenti CMOS Un componente MOS (Metal-Oxide-Silicon) transistor è realizzato sovrapponendo vari strati di materiale conduttore, isolante, semiconduttore su un cristallo di
DettagliGeneratori di Corrente Continua
Generatori di Corrente Continua Maurizio Monteduro Siamo abituati a considerare i generatori come qualcosa di ideale, come un aggeggio perfetto che attinge o eroga corrente non interessandosi di come possa
DettagliCross section and top view
The nmos Transistor Polysilicon Aluminum nmosfet VBS 0 and VBD 0 VB = 0 Cross section and top view Polysilicon gate Source n + L W Drain n + Bulk p+ L Top view Gate-bulk overlap t ox Gate oxide n + L n
DettagliESERCIZIO 1. Dati due diodi a giunzione pn aventi le seguenti caratteristiche:
ESERCIZIO 1 Dati due diodi a giunzione pn aventi le seguenti caratteristiche: DIODO A: Si, 10 18 cm 3,N D 10 15 cm 3 DIODO B: Ge, 10 18 cm 3,N D 10 15 cm 3 Valutare, giustificando quantitativamente le
DettagliTensione di soglia Q C. x d. x d
ensione di soglia In presenza di cariche nell ossido e/o di φms 0, la tensione di soglia viene odificata a causa del contributo di FB, che rappresenta la tensione che occorre applicare al gate per portare
DettagliELETTRONICA II. Prof. Dante Del Corso - Politecnico di Torino. Parte A: Transistori in commutazione Lezione n. 3 - A - 3:
ELETTRONICA II Prof. Dante Del Corso - Politecnico di Torino Parte A: Transistori in commutazione Lezione n. 3 - A - 3: Transistori MOS in commutazione Elettronica II - Dante Del Corso - Gruppo A - 8 n.
Dettagli3.1 Verifica qualitativa del funzionamento di un FET
Esercitazione n. 3 Circuiti con Transistori Rilevamento delle curve caratteristiche Questa esercitazione prevede il rilevamento di caratteristiche V(I) o V2(V1). In entrambi i casi conviene eseguire la
DettagliEsercitazione del 13 Maggio 2009
Esercitazione del 3 Maggio 2009 Calcolo dei tempi di propagazione - riepilogo. Ipotesi semplificative: commutazione ingressi con fronti istantanei capacità di carico costante rispetto alla polarizzazione
DettagliEsonero del Corso di Elettronica I 23 aprile 2001
Esonero del Corso di Elettronica I 23 aprile 2001 1) Nell amplificatore MO di figura k=5.10-4 A/V 2, V T = 2 V, = 10K Ω, =10V, =3V. eterminare il guadagno di tensione per un segnale applicato tra gate
DettagliIl transistore bipolare a giunzione (BJT)
Il transistore bipolare a giunzione (BJT) Il funzionamento da transistore, cioè l'interazione fra le due giunzioni pn connesse back to back, è dovuto allo spessore ridotto dell'area di base (tipicamente
DettagliCircuiti con diodi e resistenze: Analisi e Progetto
Circuiti con diodi e resistenze: Analisi e Progetto Esercizio 1: Calcolare e descrivere graficamente la caratteristica di trasferimento del seguente circuito: 1 D 3 110 KΩ 5 KΩ 35 KΩ V z3 5 V Svolgimento
DettagliESERCIZIO Punto di riposo
1/8 ESERCIZIO 1 1.1 - Punto di riposo Selatensioned uscita ènulla, ènullaanchelacorrentenellaresistenza dicaricor L edunque le correnti di canale dei transistor sono uguali tra loro; pertanto, nell ipotesi
DettagliIl MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
Il MOSFET (Metal Oxide Semiconductor Field Effect Transistor). a figura 1 mostra la sezione di una porzione di fetta di silicio in corrispondenza di un dispositio MOSFET a canale n. In condizioni di funzionamento
DettagliELETTROTECNICA ED ELETTRONICA (C.I.) Modulo di Elettronica. Lezione 7. a.a
32586 - ELETTROTENIA ED ELETTRONIA (.I.) Modulo di Elettronica Lezione 7 a.a. 2010-2011 Bipolar Junction Transistor (BJT) Il BJT è realizzato come una coppia di giunzioni PN affiancate. Esistono due categorie
DettagliIl BJT Bipolar Junction Transistor: comportamento statico
Dispositivi Elettronici La il transistore giunzione bipolare PN (BJ) Il BJ Bipolar Junction ransistor: comportamento statico E costituito da due giunzioni PN polarizzate in modo diretto od inverso: Interdizione:
DettagliRicavo della formula
Dispositivi e Circuiti Elettronici Ricavo della formula E F i E F = k B T ln N A n i Si consideri la relazione di Shockey: ( ) EFi E F p = n i exp k B T Si osservi anche che per x = il semiconduttore è
DettagliElettronica digitale
Elettronica digitale Componenti per circuiti logici (Cap. 3, App. A) Dispositivi elettronici per circuiti logici Diodo Transistore bipolare Transistore a effetto di campo Bipoli Componenti a 2 terminali
DettagliEsercitazione del 27 Maggio 2009
Esercitazione del 7 Maggio 009 Es. 1 - pmos in configurazione drain comune 1) Con riferimento al circuito in Fig. 1, determinare le regioni di funzionamento del transistore Mp nel piano V out (V in ).
DettagliI transistor mosfet e jfet
Capitolo 7 I transistor mosfet e jfet 7.1 Struttura del transistor mosfet La sigla mosfet è un acronimo per Metal-Oxide-Semiconductor Field-Effect-Transistor (transistor ad effetto di campo di tipo metallo-ossido-semiconduttore).
DettagliMOSFET o semplicemente MOS
MOSFET o semplicemente MOS Sono dei transistor e come tali si possono usare come dispositivi amplificatori e come interruttori (switch), proprio come i BJT. Rispetto ai BJT hanno però i seguenti vantaggi:
DettagliElettronica dei Sistemi Digitali Le porte logiche CMOS
Elettronica dei Sistemi Digitali Le porte logiche CMOS Valentino Liberali Dipartimento di Tecnologie dell Informazione Università di Milano, 26013 Crema e-mail: liberali@dti.unimi.it http://www.dti.unimi.it/
DettagliEsercizio 1 Grandezze tipiche delle caratteristiche dei MOS
Esercizio Grandezze tipiche delle caratteristiche dei MOS Supponiamo di avere una tecnologia MOS con: ensione di alimentazione, dd 5 ensione di soglia, t Dimensione minima minlminfµm. I file di tecnologia
DettagliTel: Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì
DEIS University of Bologna Italy Progetto di circuiti analogici L-A Luca De Marchi Email: l.demarchi@unibo.it Tel: 051 20 93777 Laboratorio Micro (Ex Aula 3.2) Ricevimento: Giovedì 15.00-17.00 DEIS University
DettagliCircuiti Integrati Analogici
Circuiti Integrati Analogici prof.irace a.a.007/008 Circuiti Integrati Analogici Prof. Irace a.a.007/008 1 - Il MOSFET come interruttore In figura è riportato un transistore MOS a canale n Sappiamo che
Dettagli